JPS6337519B2 - - Google Patents

Info

Publication number
JPS6337519B2
JPS6337519B2 JP57058342A JP5834282A JPS6337519B2 JP S6337519 B2 JPS6337519 B2 JP S6337519B2 JP 57058342 A JP57058342 A JP 57058342A JP 5834282 A JP5834282 A JP 5834282A JP S6337519 B2 JPS6337519 B2 JP S6337519B2
Authority
JP
Japan
Prior art keywords
specimen
electron
testing
electrons
green sheets
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57058342A
Other languages
English (en)
Other versions
JPS57196594A (en
Inventor
Richaado Jingaa Aasaa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS57196594A publication Critical patent/JPS57196594A/ja
Publication of JPS6337519B2 publication Critical patent/JPS6337519B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67288Monitoring of warpage, curvature, damage, defects or the like
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67276Production flow monitoring, e.g. for increasing throughput
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/14Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00Stock material or miscellaneous articles
    • Y10S428/901Printed circuit
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases

Description

【発明の詳細な説明】
本発明は、集積回路チツプ用キヤリア、さらに
具体的にいえば、結合剤及び導電性ないし金属性
粒子から構成されるパターニング・ペーストで被
覆された、未焼成グリーンシートを検査すること
を含む、グリーンシート形からかかるキヤリアま
たはパツケージを製造するためのシステムに関す
るものである。 多層セラミツク回路パツケージ・モジユールは
現在大規模集積回路チツプの支持体として電子工
業で使用されている。グリーンシートとして知ら
れている未焼成セラミツク材料の多重層を作成
し、所望のパターンに穴あけする。その製造に
は、“パターニング・ペースト”と呼ばれる金属
有機ペーストが使用される。当初これは、絶縁材
とみなせるほど極めて大きな電気抵抗をもつてい
る。このペーストを、セラミツク層上にスクリー
ン付着する。パターニング・ペーストでスクリー
ン付着された各グリーンシートについて、光学的
に欠陥を検査する。次に各層にあらかじめ定めた
位置合せされた形に組み立て、積層し、焼成す
る。ペースト中の絶縁材は、焼成中に駆除されて
(通常は金属性の)材料が残り、それが導電性パ
ターンを形成する。このペーストは、その導電性
が加工中に絶縁体から導体に移るものの“導電性
ペースト”とも呼ばれる。 第7図は、完成した多層セラミツク(MLC)
パツケージ基板の一部を示したものである。基板
を構成している各層は最初は軟質セラミツク材料
の可撓性未焼成シート(グリーンシート)であ
る。グリーンシート中に既知のパターンでバイア
穴(経路)があけられる。 次に金属マスクを通してパターニング・ペース
トをプリントないしスクリーン印刷して、グリー
ンシート上にあらかじめ定めた配線パターンを形
成し、その経路穴を充填する。複数のグリーンシ
ート層を積み重ねて、互いに圧縮し半硬質のスタ
ツクないし積層物を形成し、それを焼成すること
によつて、完成基板を製造する。結果として信頼
性が向上し、製造コストが低下した、VLSIチツ
プ用高性能基板が得られる。 多くのVLSIチツプは、チツプへの及びチツプ
間の電気接続が全て確立された基板の上面に組み
立てられる。基板の上面で各チツプ部位72は1
個ないし複数個の技術変更(EC)パツド73の
フレームによつて取り囲まれた、中央のチツプ接
続経路71(C4パツドないしマイクロソケツト)
の配列から構成されている。このECパツドは、
内部配線をなくして、個別的表面配線をその代り
に使用することにより、配線欠陥の訂正を可能に
する。 基板は、層の三つの主領域、即ち信号再分配領
域74、信号分配(パーソナリゼーシヨン)領域
75、電力分配領域76から構成される。基板上
部の数層は、中央のチツプ接続経路穴の配列から
の信号回路を、先ず周囲のECパツドに、次いで
下方の信号分配層に再分配する。基板中央の信号
分配層は、チツプ同志の間及び入出力線との間で
信号を運ぶ。これはまた基準信号レベルをチツプ
に与える。下部の電力層は、電力を分配し、底部
表面のピン・パツドに信号を再分配する。 信号再分配層及び電力分配層は、固定配線パタ
ーンを含むが、信号分配層の配線は基板の部品番
号によつて変わる。 グリーンシートは互いに圧縮されて積層物を形
成する。製造プロセス中のこの時点で、経路接続
中の開放回路、水平線接続中の開放回路及び線間
の短絡などの欠陥が生じることがある。積層に続
いて、グリーンシートのスタツクが焼成釡で焼成
されて、タイル形の多層セラミツク(MLC)基
板を生成する。 これらの各加工ステツプを利用する場合、焼成
後(材料を簡単に扱うことができるようになつた
状態で)検査した時は、かなりの費用をかけた後
に、欠陥をもつモジユールを廃棄することにな
る。焼成前の検査は、コスト的には有利である
が、既存の検査技術が不充分なために、光学的検
査のみに限られていた。 集積回路半導体パツケージ製造の際のコスト及
び収率上の理由から、製造プロセス中の早期の時
点で欠陥を検査するシステムを使用することが重
要である。これらの装置及び使用される導体のサ
イズが極めて小形化されてきたために、導体の末
端に接触子を使用する、従来の電気的検査及び試
験技術は、ますます困難になつてきた。導体末端
の密度が高いこと、表面がデコボコなこと、及び
それらが互いに近接していることがすべてこの困
難さの原因となつている。その上、このような検
査は通常、製造プロセス中の、一般に、焼成後の
ある時点で行われその時には既に多くの層の作
成、メツキ、熱処理などに相当のコストがかかつ
ている。その製造時点でモジユールを廃棄するの
は、コスト的に効率的ではない。その上、多層パ
ツケージ、MLC装置の導入により、もはや通常
の光学的検査を導線の連続性決定のために実施出
来なくなつてきた。かかる光学的技術は、分解能
並びにある種の線及びマイクロソケツト(経路)
の欠陥を一般に検出できない事の故に限界をもつ
ている。 これらの装置を検査する際の困難さは、パター
ニング・ペーストに固有の性質によつて倍加す
る。未焼成セラミツク基板(グリーンシート)上
に付着したパターニング・ペーストは、ペースト
様の粘稠度をもつており、物理的接触によつて最
初材料中になかつた表面欠陥が導入されるために
試験中に標本が破壊される危険がある。このため
グリーンシート材料の表面欠陥を検出するため
に、単一グリーンシートの肉眼検査及び自動的光
学検査が使用されてきた。これらの欠陥には、誤
つて穿孔された経路穴や欠落した経路穴、充填の
不完全な経路穴及びスクリーン印刷された接続線
中の欠陥が含まれる。このような検査は、短絡
や、開放回路などの電気的欠陥を充分な率で決定
するには、充分有効ではない。 積層する前に肉眼検査やレーザーなどの光学検
査技術を利用して、パターニング・ペースト構造
中の肉眼または光学的に識別できる欠陥を識別す
るのが通例であつた。しかしこのプロセスは、使
用するパターニング・ペーストが焼成されるまで
は絶縁材であるためにモジユールの焼成前に電気
的検査を使用できない点で不充分であつた。有機
物である結合材料及び極性溶媒などの液体である
溶媒及び脂肪族インキ・オイルを含む、パターニ
ング・ペースト中の有機成分は、焼成中にパター
ニング・ペーストから飛び去り、導電性ないし金
属性粒子だけがパターニング・ペースト中に残
る。ほとんどの場合、上記プロセスでつくられる
金属化導体には、不完全な導線及び経路が高い比
率で含まれている。これらの導線及び経路は、セ
ラミツク層の上または、中にあり、また上面から
底面へと貫通し、また線の末端以外は、埋設され
ており、またそれらを組合わせたものや、入れ換
えたものがある。光学的検査技術では欠陥を完全
に見つけ出すことができず、結果として製造コス
トは非常に高くついており、この様なコストを減
らすことが、本発明の一目的である。 L.F.Millerは、IBM Technical Disclosure
Bulletin第20巻第8号(1978年1月)3071頁の
“E.H.E.C.in MLC Pastes”と題する論文で、
MLCパツケージングの際にセラミツク材料をグ
リーンシート上にスクリーン付着するのに適し
た、パターニング・ペーストを記載している。こ
のペーストは、インキ・オイル極性溶媒及び有機
結合材ならびに金属性粒子を含んでいる。 B.Kaplan等は、上記刊行物1978年10月号1864
頁の“Thick Film Conductive Paste System”
中で、ニツケル粉末、エチル・セルロース結合材
(誘電体)、2,2,4―トリメチル・ペンタジオ
ール―1,3モノイソブチラート(非導電体)を
使用した、MLC基板用の別のパターニング・ペ
ーストを記載している。 “Method of Testing an Electronic Device
by use of an Electron Beam”と題する、
Tarui等の米国特許第3531716号では、試験すべ
き電子装置の一部に電位を与えるために第一の電
子ビームを使用することを記載している。電位が
発生すると、第二の弱い電子ビームを導体の第二
の端末に向けることによつて生成する二次電子を
感知することによつて、それを検出することが出
来る。導体の第一の端末は、第一の電子ビームに
当つて電荷を受け取り、それが電位を発生させ
る。二つの端末の間には導体が伸びるが、該特許
では、導体は先行技術の多層構造配線プレートの
下を通つている。 IBM Technical Disclosure Bulletin第12巻第
7号(1969年12月)998頁所載のLancasterの
“Dual Electron Beam Testing Probe”は、電
子ビームAを回路配列中の遠隔点に印加し、二次
電子を電子ビームBによりある一点で発生させる
回路配列を示している。ビームA及びBは、回路
配列を横切つて帰引する。 米国特許第3763425号及び第3764898号もまた、
電子ビームによる電気導体の電気的連続性試験の
一形態を目的としたものである。 米国特許第3763425号及び第3764898号は、どち
らも電子ビームを用いた、導体の非接触式連続性
試験に関するものである。どちらでも配線マトリ
ツクス上の、またはその中に埋設された導体の抵
抗を測定する。一対の個別に制御される電子ビー
ムが使用されるが、それを同時に試験中の導体の
両端に向けなければならない。どちらの特許で
も、試験中の標本の導体構造に合わせて個別に作
つた、特別のマスクを使用している。例えば、米
国特許第3764898号の第3図に示されているよう
に、マスクは複合構造とすることができるが、そ
うすると標本の挿入及び輩出が困難となり、製造
ラインにおけるスループツトが阻害される。どち
らの特許でもマスクが標本表面上の電位を安定化
し、集電極兼測定電極として働く。 米国特許第3763425号の場合ではマスクを使用
してターゲツト励振のための二次電子を発生させ
ている。しかし、システムの動作パラメータの最
適化は達成できるものの、かかるマスクの使用に
起因する標本変更の際の干渉によつて生じるスル
ープツトの損失を伴なわざるを得ない。マスク技
術を利用した他のシステムには米国特許第
3678384号及び第4164658号が含まれている。 “Electron Beam Scanning System for
Quality Control of Materials”と題する、
Harrisの米国特許第3373353号は、電子ビームを
フイルムを横切つて走査し、次に感知手段を利用
して、試験中の誘電性フイルム中を流れる電流を
検出する、薄い誘電性フイルム上での電子ビーム
走査システムの使用を記載している。 “Defect Inspection of Objects such as
Electronic Circuits”と題するBaxter等の米国
特許第4056716号は、飛点走査装置から飛点走査
線を通つてセラミツク・グリーンシートを走査
し、汎用デイジタル・コンピユータなどの装置を
用いて、検出された像を記憶装置に記憶されてい
るマスクーパターンの像と比較することを記載し
ている。グリーンシート上の導電性ランドは、感
知されて“X”マークで表示され、空白スペース
は絶縁性セラミツク・バツクグラウンドを表す。
ここで言及されている検査は光学的検査であると
思われ、電気的特性の欠陥を検出できないと考え
られる。 Gill等は、The International Journal for
Hybrid Electronics誌第2巻第2号(1979年秋)
54〜58頁の“Contactless Probing of Hybrid
Substrates”で多層厚膜基板などの混成基板を非
接触的に探針するために二次電子を使用すること
を記載している。「基板との接触を要しないこの
技術は、いくつかの異なる厚膜基板にうまく応用
された。加速電圧、一次ビーム電流及びビーム探
針時間といつたパラメータを制御することによ
り、金属化パターンのための表面電位を制御する
ことができる。」と述べている。 その他の特許としては、Nortonの第3549999
号、Varkerの第3772520号、Namaeの第4071759
号、Plowsの第4169244号、Migitake等の第
4219731号、Okumura等の第4037101号、Ballard
等の第4068381号、Frosch等の第4172228号、
“Probe and Determining Location of
Conductive Features”と題するConley等の第
3684960号、Feuerbaum等の第4220853号及び第
4220854号、ならびに下記のようなIBM
Technical Disclosure Bulletin誌での発表論文
が含まれる。 DeGroat等“Finding Shorts in Printed
Circuit Boards”第12巻第5号655頁(1969年10
月) Dodd等“Printed―Circuit Tester”第16巻第
9号2848―9頁(1974年2月) Redzik、“Circuit Net Detector Module”第
19巻第8号3123―4頁(1977年1月) Cukier等“Test Unit for Printed―Circuit
Cards”第21巻第9号3657―8頁(1979年2月) Morrissey“Scanning Electron Microscope
Stage for Testing Integrated Circuits”第23
巻第7A号2803―4頁(1980年12月) 先行技術には、電子回路の診断分析に電子ビー
ム技術を使用する多数の提案が含まれている。米
国特許第4139774号は、真空ポンプ中での汚染に
よつておこる標本のしみをなくするための電子ビ
ーム装置に関するものである。このシステムで
は、電気的試験用ではなくて標本の表面分析用に
設計されたものである。米国特許第4172228号は、
走査電子顕微鏡を利用して欠陥に行き当るまで、
集積回路の選択された領域を照射するものであ
る。米国特許第4169244号は、特に電子ネツトワ
ーク試験用の電子探針(プローブ)に関するもの
である。このシステムでは、試験中のユニツトを
外部電子装置によつて励起することが必要であ
る。 IBM Technical Disclosure Bulletin第12巻第
7号(1969年12月)には、別々に制御され、かつ
同時に活動する2本の走査電子ビームの使用が非
常に一般的に記述されている。従つてこのシステ
ムは、米国特許第3763425号及び第3764898号に記
述されているものと類似している。電子ビームが
配列中の異なる2点に集束され、そしてビツクア
ツプ測定装置で散乱した二次電子を捕獲すること
によつて、一つ付勢点に存在する電位が測定され
る。 IBM Technical Disclosure Bulletin第23巻第
5号(1980年10月)には、走査オーガ微小探針
(SAM)又は走査式電子顕微鏡(SEM)を利用
した標本にバイアスをかけることにより、標本の
試験点で電圧コントラストを発生させるシステム
が記述されている。ICチツプの試験は、バイア
スが2進0及び1の論理レベルに対応する所で行
われる。 このシステムは、非接触式であり、市販の電子
ビーム装置を使用したものであるが、誘電マトリ
ツクスを備えた大面積標本の試験や標本に対する
物理的電気接続が存在しない場合には適していな
い。ICチツプの試験用のもう一つのSEM技術が、
IBM Technical Disclosure Bulletin誌第23巻第
7A号(1980年12月)に記述されている。このシ
ステムは、モジユール上のチツプに対してそれら
を励振するために多数の接続を使用しており、非
接触式ではない。従つて、このシステムは、軟質
の未焼成多層セラミツク材料には適していない。 本発明の一目的は、焼成前にグリーンシートを
検査して、モジユール上及びモジユール内部の不
充分な電気経路(バイア)及び導線の比率を減ら
すことによつてチツプ用多層セラミツク・モジユ
ール及びパツケージの低収率の問題を克服するこ
とである。 本発明の第二の目的は、最終組立て及び焼成に
伴なうコストのかかる工程を実施する前に必要な
検査時間の量が最小限になるように計算したやり
方で、グリーンシートの試験を実施することであ
る。 本発明の第三の目的はグリーンシート積層物中
でのパターニング・ペースト線及びパターニン
グ・ペースト経路列の中断による問題を克服する
ことである。この中断は光学的検査では検出され
ずに、材料費及び製造コストがほぼ最大となる、
MLCキヤリア・パツケージ組立てプロセスの非
常に遅い時期に検出されるために、この問題は非
常に厄介なものになつている。 本発明の第四の目的は、かかる製品の製造をサ
プアセンブリー・プロセスに分解することであ
る。こうして各サプアセンブリーを独立に確実に
製造し、検査して貯蔵し、最後に組立てて完成品
にすることができる。このサプアセンブリー製品
では、製造の補給関係及び信頼性が非常に改善さ
れる。焼成済みキヤリアの廃棄数を減らすよう
な、早期検査技術の使用が望まれている。最終製
品の品質の向上ならびに収率の改善も目的であ
る。 また、光学的検査技術では、MLCスタツクの
各層間での経路の連続性の欠如をもたらす、パタ
ーニング・ペーストの経路列中の不充分な接触を
検出できないことを指摘しておく。現在行われて
いるものでは、組立て及び焼成工程の終了時に、
焼成タイルの電気メツキの後に行われる電気的検
査技術が信頼性のある方法として用いられてい
る。しかし検査が行われるのが非常に遅い時期な
ので、廃棄が高くつき、可能な修理の範囲も限ら
れ、そのためその段階で極めて高価な製品全体が
失われるという危険がある。経済的なやり方で焼
成前にかかる欠陥を検出するのが、第五の目的で
ある。 未積層のパターニング・ペーストは、軟かく抵
抗率が極めて大きいので、標本を傷つけず、かつ
大量生産において経済的に使用できるパターニン
グ・ペーストの試験方法をもたらすことが望まれ
る。 パツケージが複雑な場合、所与の数のMLC基
板を製造するのに必要な製造容量を大きく減らす
ことのできる部分積層技術が提唱されている。部
分積層とは、完成基板を製造するのに必要なグリ
ーンシートのスタツクをいくつかのサブスタツク
に分割するものである。典型的なものは、電力/
電圧サブスタツク、パーソナリゼーシヨン(個性
化)サブスタツク及び再分配サブスタツクであ
る。場合によつては数十のオーダーの層を含むこ
れらのサブスタツクを製造し、部分積層物を形成
すべく圧縮し、個別に試験する。次に検査済みの
1組の部分積層物を圧縮して完成した未焼成スタ
ツクまたは積層物を形成する。これらの製造ステ
ツプによる場合、各種の異なる接続通路に開放回
路または短絡回路が存在するかどうかを、電気的
検査で決定できることが重要である。この試験
は、欠陥のある部分積層物を積層物の完成前に廃
棄できるように、積層物の焼成前に実施できるも
のでなければならない。試験速度が基板の製造速
度と釣り合つていて、「オンライン」試験を行な
えることが、極めて重要である。 未焼成状態の部分積層物は、軟かく傷つきやす
い材料から形成されている。従つて先行技術によ
る、ある種の形態の機械的接点を使用した試験技
術を適当な修正なしにそのままこれらの物質に用
いることはできない。軟かい部分積層物構造上に
機械的接点を設けると、へこみがあつてはならな
いマイクロソケツト中に、容易に凹凸ができてし
まう。その上、経路が部分的にしかパターニン
グ・ペーストで充填されていない場合が生じうる
が、経路の部分的充填はランダムに起こり、その
結果として機械的接触を使用する場合には、相矛
盾する要件が要求されることになる。かかる技術
は、高さ数ミルの線だけでなく、過剰充填、充填
及び一部充填された経路をも同時に接続できるも
のでなければならない。 もう一つの問題は、パターニング・ペーストの
電気抵抗がこの段階では極めて大きいことであ
る。完成MLC製品に用いられる大部分の電気的
検査技術と比べると、これらのパターンは絶縁材
に見まちがえられる。真に中断した回路を高イン
ビーダンスの中断していない回路と区別するに
は、特に高インビーダンス用の技術が必要であ
る。 オペレータの人手を用いた検査は、現在の製造
速度とは両立しない。しかしコンピユータ制御に
よる取扱い技術は充分に確立されている。 本発明によれば、多数の未焼成セラミツク・シ
ートにペーストをプリントして最終的に導電性に
なるプリント・パターンを形成し、少なくとも一
つの未焼成シートを電気的に検査することを含む
セラミツク電子基板の製造方法がもたらされる。 このセラミツク積層電子パツケージ基板の製造
方法は、多数の未焼成セラミツクシートに、導電
性粒子及び絶縁材を含む電気抵抗が約105オーム
以上のペーストをプリントし、少くとも一つの未
焼成シートを装置中に置いて、ペーストによつて
形成されたシート上のプリント・パターンを電気
的に検査し、こうして測定されたパターンのパラ
メータを予め定められた1組のパラメータと比較
し、不適当な電気的パラメータをもつシートを廃
棄し、正しい一組のパラメータをもつシートを組
立てて完全なアセンブリーにし、つぎにそれを圧
縮積層し、焼成し、メツキして完成基板を形成
し、もつて不適当な電気的パラメータをもつシー
トを使用した場合に伴なう浪費を回避する。 上記の方法は、電気的検査の前にサブセツトの
シートを積重ね積層して部分積層物を形成するこ
とを含むことができる。それによつて最終積層物
の焼成前に欠陥をより効果的に検出することがで
きる。部分積層物を電気的に検査してその少くと
も一つの電気的パラメータを決定し、部分積層物
を組み立てて複合スタツクにし、複合スタツクを
積層して完全ユニツトにすることができる。 本発明に基づく積層電子基板の製造方法は、導
電性のより小さい絶縁性マトリツクス中の絶縁材
ペースト・パターンによつて実現される電気接続
を試験するために、 インジウム球接点を使用し、1MHzで50Vを印加
した。長さ約250milのパターニング・ペースト
信号線の両端の間で、約3megohmの位相内抵抗
があつた。線を精密メスで注意深く切断すると、
この電気抵抗は100倍以上増大した。直交位相抵
抗は大きく、切断によつて変化しなかつた。
100milの信号線の両端の間で数ボルトの直流を
使用した場合、切断前には0.7megohmであつた
が、切断後は20megohmをずつて上回つた、こう
して、私は直流抵抗についての従来の知識が、抵
抗が単に極めて高いだけであつたという点で正し
くないことを見出した。その後の実験室での研究
から、切断回路が1011ohmを越えることがわかつ
た。 これらの予備的観測結果から、修理及び廃棄が
比較的安くつく個別のグリーンシート上のパター
ニング・ペーストから構成される線および経路に
ついて、機械的微小探針列または走査電子ビーム
乃至イオン・ビーム探針を用いて行なう連続性試
験が示唆された。製造検査では損傷を与えない、
信頼できる接点が重要である。接続線と経路とで
は異なる探針の幾何形状が必要となるが、どちら
も検査できる。 インジウム球接点を用いた場合、高インビーダ
ンスのオーム計は、1Vの直流を印加すると、中
断のない全ての標本でmegohmオーダーの導電性
を示した。この測定路は、経路と再分配線、分離
した再分配シートと信号シート、及び接地面、な
らびにEC及びC4パツドを含むものであつた。あ
る場合には、更に数megohm高い抵抗が発生し
た。場合によつては、それが、不完全なひび割れ
を示唆する、既知のシートたわみに対応している
ことがあつた。インジウム球なしの鈍頭(blunt)
タングステン線探針を用いて、積層したサンプル
中の経路列に沿つて導電度を測定した。探針をサ
ンプル中に打ち込まない限り、低倍率の顕微鏡で
は目に見える損傷は見られなかつた。 その結果、焼成前にグリーンシート中、シート
上のまたはシートを貫通するパターニング・ペー
ストを検査する目的で、第1図に示したプロセス
の修正に着手した。 より具体的に第1図を参照すると、先行技術の
プロセスのステツプA及び修正プロセスのステツ
プAで、予め定めたパターンに従つて1組のグリ
ーンシートが穴あけされ、その中を通る導体用の
穴が作られる。次に金属スクリーン・プリント・
プロセス、即ちステツプAに続くステツプBでパ
ツケージ中に導体を作るためにパターニング・ペ
ーストを使用し、プリントされたパターニング・
ペーストとして塗布する。次にステツプCで、パ
ターニング・ペーストでプリントしたグリーンシ
ートを光学的に検査する。このプロセスを修正し
たものが、ステツプHに示してあるが、このステ
ツプは新しいプロセスではステツプCの後に続
く。ステツプHは、複数のグリーンシートを積み
重ねて、焼成前に積層すべき最終的なグリーンシ
ートのセツトのサブセツトにすることに関するも
のである。次に、積み重ねたシートをかなりの圧
力をかけながら積層してサブセツトから今後「部
分積層物」と呼ぶものを形成する。次に、ステツ
プC及びHの後に続くステツプIで、本発明の電
気的試験を利用して、部分積層物として知られる
積層サブセツト上またはサブセツト中にプリント
されたパターンの導電性を調べる。実際には、試
験される通路が完全に中断している場合には、こ
れが連続性試験となる。 線Jが、第1図のステツプIから、先行技術に
よる積層グリーンシート製造プロセスのステツプ
Dに引いてある。ステツプDでは、ステツプCか
らのグリーンシートまたはステツプIからの部分
積層物を積み重ねて積層する。積み重ねたグリー
ンシートまたは部分積層物を次に現在の技術に従
つて圧縮して積層し、最終的積層物を形成する。
次にステツプEで最終的積層物を焼成して、積層
スタツクを、導体及び経路を形成する導電材料が
組み込まれたセラミツク・タイルに変える。次
に、ステツプFでこのタイルをメツキする。最後
にステツプGで、こうして作られたセラミツク・
タイルを現在の技術に従つて電気的に検査し、パ
ツケージ中の新たに製造された導体及び経路の抵
抗または電気的連続性を判定する。 本発明に基いて、未焼成の導電性ペーストによ
るいくつかの形の電気的接触または探針法を考案
した。そのいくつかを以下に列挙し、その他のも
のは後半で説明する。 機械的接触法 1 配列状に並べた、個別に関節式に曲がる微小
探針 2 球形先端付きのねこひげ線IC探針 3 導電性スポンジ 4 グリーンシート上に空気圧で押し付けられる
可撓性 シート乃至膜上の球接点配列、又は導電性スポ
ンジ上の球接点 非機械的探針法 標本特有の幾何学的配置で又は標本に無関係な
幾何学的配置で、以下の探針を利用できる。 1A マイナス(負)電荷をターゲツトに直接付
着させる電子ビーム 1B.及び1C ターゲツトから二次電子を分離する
電子ビーム。これらの二次電子は、ターゲツト
をプラス(正)に帯電させ、またそれらの数と
エネルギ分布によつて、その電圧を示す 1D ビームがターゲツトによつて方向を変える
か否かによつて、ビデイコンのように、ターゲ
ツトの相対電圧を測定する電子ビーム、 2 マイナスの電子ビームと反対にプラスの流れ
を起こさせるイオン・ビーム探針。両方を一緒
に電気的に完全な回路用に使用できる。化学的
活性の低いイオンを使用する。 3 空気圧式イオン噴射(減圧なしで大気圧で動
作) 4 電気的に活性な光ビーム。ターゲツトから電
子を光電的に分離する。(上記1B.,C.を参照の
こと。) 経路即ち両側(両面)に接点を持つ導電性ペー
ストの試験の場合は、線即ち片側(片面)に両方
の接点を持つ導電性ペーストの場合とは異なる機
械的要件がある。ときによつては、回路が片側で
始まつて片側で終わる場合、片側接点で回路と経
路を同時に試験できることもある。一番上側のシ
ートの場合がそうである。また、経路試験では、
部分的に充填された経路穴に侵入して、穴中に充
分な量のペーストが詰まつてない場合でも、肯定
的読み取りをもたらすことがないような、はつき
り画定された末端をもつ探針が必要である。この
試験は、上記の第2項及び第4項のような球によ
つて行なうことができるが、上記の第3項のスポ
ンジや上記の電子ビームは伸びて経路穴に入り、
経路中に導電性ペーストが充分に詰まつていると
の誤つた読み取りを与えるので、使えない。しか
し隣接する回線上で試験を行なえる場合には、こ
の制限はなくなる。もう一つのさらに重大ともな
り得る問題は、接触による導電性ペーストの損傷
である。電子ビームは、機械的接触がないので、
この点についての優れた解決策である。 市販の集積回路試験機を、上記に述べたような
球形先端をもつねこひげ線探針の配列を用いて改
造する。 グリーンシート構造の片側では低分解能の機械
接点を使用し、反対側では高分解能の電子ビーム
などを使用することも可能である。 第2,1図は、導電性ペーストCPを含むグリ
ーンシート部分積層物SL、及びリード線Lを備
えたオーム計OMを示したものである。部分積層
物SL内の導電性ペーストCP中に、光学的検査で
は検出できない、潜在的中断BKが示してある。
本発明の方法を接触方式で使用して、電流をオー
ム計から導電性ペースト中に流し、連続性または
固有抵抗がしかるべき状態であるかどうかを決定
する。 第2,2図は、一対の電子ビームSB及びWB
を使用して、導電性ペーストCPの両端T1及び
T2に当てる、別のやり方を示したものである。
ビームSBは、強力なビームであり端末T1を帯
電させる。連続性がある場合、端末T2に電荷が
存在することになり、それが弱いビームWB及び
その二次電子SEに影響を与える。 第2,3図は、導電性ペーストCP2からなる
導体が部分積層物の頂部から底部へと伸びてお
り、その連続性の中に中断BK2が存在するかも
しれない、第2の部分積層物SL2を示したもの
である。端末T3は、部分積層物の上面に露出し
ており、第2,1図や第2,2図の場合と同様
に、リード線Lと直接、あるいはビームSBと直
接接触する。導電性ペースト回線CP2の下側端
末はT4であり、感知回路への帰路となる導電性
表面をもつ接地面GPと接触している。 第2,4図は、中に潜在的中断BK3を含む導
電性ペースト線CPLが上面にプリントされてい
るグリーンシートGSを示したものである。オー
ム計OMは、リード線Lによつて、線CPLの端末
T5及びT6に接続されている。第2,5図は、
オーム計OMで感知すべき、導電性ペースト・パ
ターンCPPを備えたグリーンシートGSを示して
ある。 第2,6図では、上側端末T7をもつ部分積層
物SL3に弱いビームWBが向かい、二次電子SE
が電極ELへと叩き出される。導電性ペーストCP
3中の潜在的中断BK4が検出される。強いビー
ムSBLが下側方向から部分積層物SL3の下側表
面に向い、端末T8に当る。 第2,7図では、部分積層物SL4に、潜在的
中断BK5を含む導電性ペースト導体CP4が組み
込まれている。CP4の上側端末T9を、電子ビ
ームSB2で試験すするが、これは強いビームで
あり、その線を帯電させる。線CP4の下側端末
T10は、機械接触ボールMCBに接続され、後
者には出力増幅器が接続されていて、ビームSB
2からそこに伝導された電流を出力部に送つて処
理させる。 第3,1図は、MLC上側レベル部分積層物SL
5の透視図を示したものであるが、チツプ用のハ
ンダ・ボールのためのC4パツドの1つと、フア
ンアウトパツドFPの一つが、オーム計OM及び
リード線Lによつて検出されるべき中断BK6を
含む導電性ペーストCP5によつて接続されてい
る。 第3,2図では、同じ部分積層物SL5で、強
いビームSB3と弱いビームWB3をそれぞれフ
アンアウトパツドFPとC4に向け、またC4端末か
らの二次電子を感知するように電極EL2を配置
してある。 第4図は、左側のグリーンシートのスタツクを
現在の技術に従つて圧縮して積層する、先行技術
のプロセス・ステツプを示したものである。積層
の後それを完全な積層物FLの形で示してある。
次にそれを焼成してチツプ・キヤリヤ・タイル
CCを形成し、それを試験すると試験済みタイル
CCTとなる。 第5図は、第4図の下にあり、二つのプロセス
を比較しやすくするために、そのアセンブリー及
び加工ステツプを第4図の対応ステツプの下側に
並べてある。 左側には、3枚のグリーンシートGSからなる
4組のセツトのグループを示してある。それら
は、(第4図のグリーンシートと同様に)予め穴
をあけ、導電性ペーストでプリントしてある。グ
リーンシートの4つのグループを別々に積層して
再分配用部分積層物SLR、上側信号用部分積層
物SLU、下側信号用部分積層物SLL及び電力用
部分積層物SLPを形成する。次に本発明に基いて
各部分積層物を電気的に試験し、続いて積層して
完全な積層物FLを形成し、それを焼成してチツ
プ・キヤリヤ・タイルCCとする。 次にこのチツプ・キヤリヤ・タイルを現在の技
術による通常の工業上の方法に従つて、電気的に
試験する。 試験技術:試験で標本をどう探針すべきか。標本
両側での探針は、複雑さが増大するが、こ
れを用いる必要性がどれだけあるか。探針
は、機械的接触にすべきかそれとも電子ビ
ームにすべきか。 探針は、標本に損傷を与えずに、信頼で
きるやり方で迅速に電気的接触を確定する
ものとすべきである。機械的接触技術につ
いて考察する。未積層の導電性ペースト
は、軟かくて抵抗が大きく、その形に合つ
た導電性先端を必要とする。インジウム・
ボールは、接点として数回使用すると、変
形し取り換えなければならなくなる。より
優れた案は、加圧後元の形に戻る、金属を
詰めたエラストマー製先端である。標本の
抵抗が大きいので、先端の抵抗は中位のも
のがよい。積層ペーストはずつと堅く、堅
い導電性先端に耐えることができる。例え
ば、「ねこひげ線」状の屈曲部及び丸くな
つた先端、或いは個別に関節式に曲がる接
点を備えた、10milの弾性線を使用する。 次に、機械的接点配列の作り方を考察す
る。任意のシートに対して必要な試験点よ
りも多くの潜在的経路部位が存在する。従
つて、試験すべきパターンとぴつたり合
う、相互交換可能な接点配列を使用すべき
である。また、あるシート(再分配及び電
力など)では繰り返しがあるので、配列が
一つの「単位セル」だけをカバーするよう
にし、試験は「ステツプ・アンド・リピー
ト」方式で行なうことができる。完成
MLCタイルの試験用に開発された装置を
改造したり、ICチツプの試験用に開発さ
れた微小探針カードを使用することもでき
る。別のやり方では、全てが空気圧によつ
て標本に対しやわらかく押しつけられる、
埋没された多数の軟かい金属接点球を備え
た可撓性絶縁膜を使用することもできる。
これは密度が大きく平らで精密な試験位置
に適しており、機械的にはより簡単かもし
れない。 第6図は、直接接触法による導電性ペー
スト線または経路の抵抗測定用のオーム計
と一緒に使用するのに適した、二方向高速
度広範囲多重チヤネル対数抵抗測定カード
を示したものである。なお第6図に於い
て、61は測定回路、62は切換可能な電
源、63は出力マルチプレクサ、64は出
力増幅器、65はA/Dコンバータ、66
は測定回路、67は対数電流―電圧コンバ
ータを示す。 試験段階:ここで、導電性試験のための最良の段
階を示すことにする。これは個別グリーン
シート、または部分積層物(例えば、一緒
に積層される一番上の5枚の再分配シー
ト)または焼成前の完全な積層物、または
焼成済みだが未メツキのタイル、または完
成したメツキ済みタイルの何れでも試験す
ることができる。早期に試験を行うとそれ
だけ標本の修理可能性が大きくなり、廃棄
されるユニツトについてのコストが低くな
る点が有利である。遅い時期に試験を行う
とそれだけ試験の決定性(良否の判別性)
が大きくなり、試験にかける労力が減り、
試験によつて損傷を受ける危険性が減る点
で有利である。第表にこれらの比較をま
とめてある。 部分積層物の試験は、あらゆる項目で第
二位であり、他の全ての試験は少なくとも
2つの項目でそれより劣る。部分積層物
は、経路列の連続性が試験でき、しかも標
本が機械的堅持性をもつ最も早い段階であ
る。しかしそれには製造を、1積層段階か
ら2積層段階に変更する必要があり、それ
に伴なつて位置合せの問題がでてくる。数
ダースのシートからなる積層物を製造して
完全積層物を形成するには、数枚のシート
を積層して部分積層物とし、次に数枚の積
層物を積層して完全な積層物とする。 グリーンシートの光学的試験は、短路の
検出には優れており、(中断が光学的分解
閾値を上回る場合)中断回路の検出にはま
ずまずであり、(経路の縁が被覆されてい
ない場合)充填が不適当な経路の検出には
まずまずである。この段階ではシートは積
み重ねられていないので、これによつて経
路列や経路の連続性を試験することはでき
ない。製造のもう一つの最後の時点では、
電気メツキして焼成したタイルについての
電気的試験が決定的であるが、それは非常
に時期が遅くて、廃棄が高くつき、修理も
限られてくる。部分積層部の試験がその試
験を補なう適当な補足案であると思われ
る。 第表は、各段階での試験を比較したも
のである。これは試験の相対的決定性、修
理及び廃棄コスト、標本の修理可能性、試
験の量、標本の損傷可能性、及び必要とさ
れる製造の変更を列挙してある。最も好ま
しい段階が「A」であり、続いて「B」,
「C」…と段々好ましくなくなる。
【表】 部分積層物の試験が、全ての試験項目で
「B」即ち第二位であることに注意された
い。他の全ての試験段階は、少くとも2つ
の試験項目で「C」またはそれ以下であ
る。 積層物:MLC製品が、完全積層物中に、積層済
みであるが未焼成の数ダースの連続するグ
リーンシートを含んでいるものと仮定す
る。それとは対照的に、部分積層物は、積
層済みであるが未焼成の、それよりは少な
い数の連続するグリーンシートである。全
ての部分積層物が準備でき、検査が済む
と、次にそれらを再積層して超積層物とす
る。 特に、3乃至4個の部分積層物:例えば
分配用、電力用及び信号用部分積層物とし
て部分積層物を製造するのが便利である。 補給上の利益:再分配回路及び電力回路は、固定
的である。これらは、スクリーニングの後
すぐに部分積層し、次に抵抗を検査して貯
蔵する。部分積層物はグリーンシートより
もずつと貯蔵及び取り扱いの際の耐久性が
大きい。信号線回路は、パーソナライズさ
れるため個別的であり、バツチ毎に変わ
る。固定した部分積層物だけを貯蔵し、信
号バツチが準備できると、すぐにそれらを
再積層する。こうして、既知の品質のスト
ツクから、製造予見性の点で改良された超
積層物が製造される。 これとは対照的に、部分積層物を使用し
ない場合は、各層を、数ダースも、全体的
積層に充分な量になるまで、グリーンシー
トとして貯蔵できるが、貯蔵期間が数ケ月
に及ぶことも多い。製造に関しては、全シ
ートのストツクを合致させるという補給及
び調整上の要件がある。製造収率が不規則
なこと、グリーンシートが損傷する可能性
のあること、及び貯蔵寿命が限られている
ことのために、さらに厄介になつている。 収率上の利益:部分積層物を使用しないで実施し
た製造プロセスでは、光学的検査でつかま
らない欠陥は、焼成及びメツキ後まで捕捉
できない。従つてその欠陥のために全ての
シートを含め、その後の焼成やメツキ処理
にかかる労力を含めて、MLCモジユール
全体が駄目になることがある。また、不適
当なグリーンシートがあつた場合のフイー
ドバツクが遅くなる。 未焼成のMLCパターン・ペーストは、
グリーンシートよりも僅かに導電性が大き
い。各部分積層物について、再積層の前に
抵抗を検査することができる。こうすれ
ば、1枚のグリーンシートに欠陥があつて
も、せいぜい1個の部分積層物が駄目にな
るだけで済む。 再分配シートまたは電力シート中の欠陥
は、一般に修理不能であるが、信号シート
中の欠陥は一般に修理可能である。再分配
の欠陥は、全最終収量損失の約半分を占め
ることがある。従つて、部分積層物の製造
及び抵抗検査は、収量損失及び修理可能性
を改善する点で有利である。また多重シー
ト経路列の連続性が、部分積層物の段階で
検査できる。 検査方針:いかなる製造検査も信頼できるもので
なければならず、配列当り多くの試験点が
なければならない。接触に欠陥があれば偽
りの開放回路が生じる。従つて、連続的に
試験し、最初の試験で開放回路を示せば再
試験し、各試験点について最低の読み取り
抵抗値を採る。単一接触の信頼性が充分で
あれば、この手続きは急速に収束するはず
である。 標本の受入れ、廃棄または修理について
の方針は、試験技術及び製造の経済性と合
致すべきである。どのような部分積層物抵
抗ならば受入れることができるか。部分的
回路中断のために、いくらか過剰の抵抗を
示す標本はどうすべきか。中断がグリーン
シートから積層物、焼成の段階に至るまで
の間にどれだけなおることがあるか。信頼
性の低い「弱いリンク」が断線するように
かなり大きな電流で試験すべきか。 検査の利点:電気抵抗検査は、グリーンシート、
部分積層物、超積層物または完全積層物で
行なうことができる。グリーンシートは注
意深い取り扱いを要し、非接触検査がより
有利であり、検査速度が非常に速くなけれ
ばならない。(多分、電子ビームによる抵
抗検査で、この検査及び経路検査を実施で
きる)三種のどの積層物も、電気機械的検
査または電子ビームによる抵抗検査のどち
らかが可能である。 積層物中の圧縮ペーストは、グリーンシ
ート中の未圧縮ペーストよりも導電性がず
つとよい。これにはそれほどの高インビー
ダンス技術は必要でなく、従つてより容易
な電子装置でよく、漏れ電流に対する感受
性もより小さくてよい。 また、グリーンシート接触試験では、多
くの探針幾何形状が必要である。部分積層
物では、少数の固定した探針幾何形状を使
用できる。 その上、再分配用及び電力用部分積層物
は、長く狭い信号線よりも検査に対して小
さな抵抗を示す。この場合も、抵抗がより
小さいと、抵抗検査がより容易になる。従
つて、抵抗検査の最も困難な回路は、一般
に修理可能な部品として隔離される。 同じ検査装置を用いて僅かに変更するだ
けで、現在の完全積層物及び部分積層物を
検査することができる。この互換性のため
に、部分積層化と抵抗検査の実施を調整す
る際の柔軟さが得られる。その上、積層物
の抵抗検査に、これまで最終的電気検査に
使用されていた機械システムを大幅に採用
することができる。 部分積層物は、機械的には硬い靴革と似
ている。一番上の表面には、多数のチツプ
部位があり、それぞれ何ダースものC4端
末とEC端末がついている。最も密度の高
い間隔は、C4端末の中心間方形格子であ
る。一番下の表面金属化体には、広い間隔
を置いて配置された端末パツドが何百も付
いている。他の部分積層物表面には他の各
種のパターンがついているが、経路は端末
パツドと同様に直径が僅か数milである。
部分積層物ペースト回路の抵抗は、焼成済
みペーストの抵抗よりもずつと大きい。測
定速度は1チツプ部位当り1秒よりも速く
なければならない。これには、数百の端末
間での開放試験及び短絡試験が必要であ
る。抵抗性欠陥についての試験は、可撓性
探針先端及び高域オーム計を備えたマイク
ロマニピユレータで行なうことができる。
ある優れたシステムは、可撓性の丸い先端
を備えた市販のIC探針ステーシヨンを使
用するもので、1チツプ部位中で約16個の
端末を探針し、MLC標本上でチツプ部位
をステツプさせる。センサーの出力は、16
チヤンネルの広いダイナミツク・レンジの
高抵抗測定用カードを通過し、駆動装置及
び読取りボツクスでこのカードを操作す
る。 実験室での充分な測定には、チツプ部位
全体をカバーできる必要がある。従つて、
数百の接点を備えた、バツクリング・ビー
ム探針ヘツドが必要である。探針を、標本
を移動させるためのXY送りならびに多数
の測定カード及びそれを駆動して読取るた
めのマイクロコンピユータ・システムを備
えた、ボール盤様のアーム中に取付ける。 非損傷性ヘツドには、盛上つた導電性ボ
タン付きのプリント回路、或いは、丸い先
端を備えた接触圧の小さいバツクリング・
ビーム配列、或いは標本端末にクツシヨン
作用を与える異方性導電性エラストマ・シ
ート付きの硬質ヘツドなどの付属機構が必
要である。 PC探針ヘツド:未焼成の多層セラミツク部分積
層物(MLC USBL)の接点の電気的検査
には、高密度で配置された多くの接点をも
つ探針ヘツドが必要である。パターンの最
も密度の大きい部分は、C4パツドの配列
である。一つの魅力的な手段は、プリント
回路(PC)式探針ヘツドである。これは、
接点、「空間変換器(space
transformer)」、及びケーブルコネクター
を与えることができる。PCの各接点位置
に、盛上つた小さな金属ボタンがついてい
る。高密度のボタン配列は、PC「空間変換
器」フアンアウト・パターンによつて密度
のより小さい出力配列に接続される。これ
は多ピン・コネクターに取付けられ試験装
置に接続される。 機械装置:探針ヘツドは、標本に過度の損傷を与
えることなく信頼できるやり方で革様の
MLC USBLと接触しなければならない。
理想的な標本は平面状であるが、実際の標
本は幾分曲がつていることがある。どんな
接触用機械装置が必要か。接点ボタンは短
かく、できれば鈍頭で、限られた圧力をか
けるものとすべきである。PCシート自体
には、局所バネ作用のため各ボタンの下に
小さなくぼみを設けることができる。非平
面状の標本を補償するため、様々なPC取
付けを使用することができる。剛性のPC
取付けを用いると、標本を押し付けて接触
しやすい平面にすることができる。別のや
り方として、スポンジ様の裏当て板を使用
して、或いは圧縮空気の裏当てを用いる可
撓性膜取付けを使用して、可撓性のある
PCシートを標本の形状にコンフオーマル
に合わせることができる。 TFMは、非常に高密度の可撓性プリン
ト回路であり、典型的な場合、薄いポリイ
ミド・フイルム上に薄く銅をスパツタした
ものである。TFM技術によれば、ICパツ
ドから多ピン・コネクターへとフアンアウ
トする、安価で高密度の可撓性プリント回
路が得られる。TFMに縮みを与えると、
特に大きな弾性がもたらされる。接触ボタ
ンは、以前に開発されたハンダ・ボールあ
るいはメツキ式微小ピンとすることができ
る。TFM技術によれば、フアンアウト構
成を容易にできる多層の可撓性PCがもた
らされる。 臨界パラメータ:C4配列は、経路間スペースの
周囲に多くの接点部位を含んでいる。
MLC USBLの抵抗は焼成済み回路の値よ
りもずつと大きい。従つて、探針ヘツドの
抵抗はクリチカルではなく、それによつて
線断面積は制限されない。フアンアウト密
度が限界に達している場合は、2層TFM
PCを使用できる。 その他の応用:ある種の電気的検査機では、バツ
クリング・ビーム探針ヘツドを使用する
が、これは製造が難しい。TFM PC探針
ヘツドは、それに代わる魅力的な代案であ
る。多層TFM PCは、MLCの高密度な構
造を探針することができる。半導体ウエハ
の探針には、それと関連する設計が有用で
ある。より一般的に言うと、高密度プリン
ト回路は、多くの電気的探針システム用の
改良された空間変換器(フアンアウト装
置)である。 走査式電子顕微鏡(SEM)が、動作中
のICの電圧を探針するために使用されて
きた。ビームは標本の直前で減速グリツド
によつてほとんど停止され、局部標本電圧
がビームに影響を与えることができる。連
続性試験では、2本のビームまたは1本の
高速に多重化動作されるビームを使用し
て、標本導体の一端に電荷をかけ、他端で
電圧を測定する。電子ビーム及びイオン・
ビームを共に使用して、プラス及びマイナ
スの両方のビーム電流を与えることができ
る。 ビーム探針:各回路の複数端末を探針するため
に、電子的に活性な複数のビームを使用す
ることが、新規な改良である。これらのビ
ームは、電子、イオンまたは光とすること
ができる。それらは、物理的に別個のビー
ム、または複数端末の間で多重化される単
一ビームとすることができる。例えば電子
ビームで一方の端末に電荷を注入しつつ、
これと多重化しながら、他方の端末の電圧
を測定することができる。これにより、連
続性または不連続性、抵抗、容量、または
インダクタンスなどの介在する回路パラメ
ータについて試験することができる。両方
の探針の電子ビームの方向を制御できるか
ら、融通性のある試験を行なうことができ
る。 電子的測定を電子的刺激から切離す探針
を作ることが有用である。その場合、電荷
定義式、電流定義式及び電圧定義式探針を
区別するのが有用である。従つて、多重ビ
ームは、継続時間、強度、電圧または性質
の異なるものにすることができる。標本室
中の標本付近の装置及び電極も、電圧また
は幾何形状を変えることができる。 場合によつては、複数の端末に同時に接
触させることが必要なこともある。例え
ば、電荷、電圧測定の前に標本全体を接地
電位に放電することである。その場合、低
電圧の電子、イオンまたは紫外線の幅広い
スプレーによつて、標本電圧が全体的に均
一化する傾向がある。 単一の多重化ビーム:ベクトル式電子顕微鏡
(VEM)は、ビームを複数端末間で迅速に
多重化して、多重探針を効果的につくるこ
とができる。モジユール中の回路連続性を
試験したいものと具体的に仮定してみる。
最初に、後節で述べるようにして標本を放
電させる。次にビームの方向を第一の端末
に向け、低電流ビームをかけて、二次電子
を励起させる。それらのエネルギー分布を
適当な電子分光計で測定する。この分布を
端末と電子分光計の間の電圧差、及び局部
標本の仕事関数だけシフトさせる。次に、
ビームを第二の端末に当て、比較的強い及
び/もしくは長時間のビームで電荷を注入
する。最後に、第一の端末に方向を向け、
二次電子のエネルギー分布からその電圧を
再測定する。二つの測定の差は、二つの端
末間の導電率の度合を示している。この測
定では、電圧変化の(注入した電荷と比較
した)大きさ及びその時間依存性から各種
の回路特性を決定することができる。時間
測定は電流及び電圧の絶対的較正を要せ
ず、特に便利である。明らかに、電圧測定
時間及びビーム方向制御時間の両方によつ
て、ゼロとは区別できる最小回路RC値が
限定される。測定の信号/雑音比は、二次
電子エネルギーの固有の広がりと比較して
大きな電圧変化で操作することによつて、
改良できる。 物理的に分離しているビーム及び定常状態での測
定:物理的に分離した複数のビームの方が多重化
ビームよりも有利な用途は多い。そのため
にいくつかの新しい測定技術及び探針技術
が可能になる。 いくつかの標本では、端末が両面につい
ている。これらでは片面に1本ずつ少くと
も2本のビームが必要である。ある種の測
定では、マイナスの電子とプラスイオン、
或いは運動エネルギーの大きな電子と小さ
な電子、或いは電子と紫外線など、多数の
異なる種類のビームが必要である。これら
の場合も分離したビームが必要である。 ある種の用途では定常状態での測定、従
つて定常的な分離ビームが必要となる。そ
の重要な一例は、探針対が釣り合つたプラ
スとマイナスの電流を与えるような直流平
衡測定である。交流定常状態測定は、1本
乃至数本のビームを変調することによつて
行なえる。もちろん、これらの単極交流測
定では、直流偏差がある。 各種の探針型式:標準的な電子技術は、充分に調
節された電圧源及び電流源、高インビーダ
ンスの電圧計及び低インビーダンスの電流
計を含んでいる。それに対応する各種の電
子的に活性なビームが有用である。 電子は最も古くからあるビームである。
局部標本電圧に比べてビーム電圧が充分に
高い場合、(典型的な場合数keV以上)、二
次電子放出は比較的少なく、正味でマイナ
スに帯電する電流定義式ソース(current
―defined source)となる。中程度のビー
ム電圧の場合(典型的な場合数10ボルト以
上)、二次電子の放出は一次電子の吸収を
上回り、正味でプラスに帯電した電流定義
式ソースとなる。さらに低いビーム電圧で
は、この場合も二次電子の放出は少なく、
正味でマイナスに帯電した電流定義式ソー
スとなる。あるビーム電圧では、一次電流
と二次電流が打ち消し合つて、電流は正味
ゼロとなる(第10図)。 一つの電圧測定技術は、標本電圧とビー
ムの全エネルギーを静電気に比較するもの
である。標本の方がよりマイナスの場合、
ビームは反発される。標本の方がよりプラ
スの場合、ビームは標本に到達する。この
二つの条件は、二次電子の存在または不在
を検出することにより、あるいは静電的に
反発された高エネルギー電子の不在または
存在を検出することによつて区別できる。 この電圧測定には、ビームの全エネルギ
ーを変化させることが必要な場合が多い。
一つの方法は、電子列の電圧を変えるもの
であるが、これはビームの光学系と相互作
用する。もう一つの方法は、ビーム光学系
の大部分よりも下流に補助電極を追加し、
電圧をかけて正味ビーム・エネルギーを変
調するものである。 関連技術によつて電圧定義式ソース
(voltage―defined source)が与えられ
る。正味電流対ビーム電圧についての前記
の考察は、固定ビーム・エネルギーの場合
の正味電流対標本電圧として再解釈でき
る。打ち消し点では正味電流はゼロであ
る。ある場合には、よりマイナスの標本電
圧に対して正味プラスの電流が流れ、より
プラスの標本電圧に対して正味マイナスの
電流が流れる。正味電流は、局部標本電圧
を変化させることができる。従つて、ネガ
テイブ・フイードバツクができその平衡が
電圧定義式ソースを形成する。標本付近の
電極にバイアスをかけて、二次電子からみ
た外部電界を変化させることによつて、こ
の平衡をシフトさせることができる。 ある場合には、標本の残りの部分を二次
電子、特に比較的多数の低エネルギー二次
電子から遮蔽することが望ましいこともあ
る。これらの二次電子は、比較的弱い電界
によつて、コレクター電極に一掃すること
ができる。これは、また二次電子検出器ま
たはエネルギー分析器でもよい。追加的な
遮蔽技術は、ビーム方向に対して平行に、
弱い磁界をかけることである。これはラセ
ン形経路中で低エネルギー二次電子を捕捉
し、標本から離してコレクターに運ぶ。磁
界は弱く、またビームに対して平行なの
で、ビーム光学系に対する影響は比較的小
さい。 二次電子を用いて、もう一つの電圧測定
技術が実現される。二次電子のエネルギー
分布は局部標本電圧によつて変位する。従
つて、二次電子エネルギーを測定すること
によつて、局部標本電圧を決定できる。二
次電子エネルギーの測定は、電子分光計か
ら電子エネルギー窓式検出器まで広範囲の
ものがある。 高インビーダンスの電圧計を作るには、
効率の高い二次電子コレクター及び敏感な
電子検出器を使用することができる。しか
し、達成可能な電圧計のインビーダンス及
び応答時間には、実践的及び理論的限界が
ある。別のやり方は、一次電流と二次電流
が打ち消し合うようなビーム・エネルギー
で操作するものである。そうすれば大きな
二次電流でも高インビーダンスの電圧測定
を行なうことができ、これらの限界を部分
的に越えることができる。 電圧測定と電流注入を区別する別のやり
方もある。ある種の用途では、接続された
回路と切断された回路を区別するだけの試
験がある。標本によつてある正準形電圧ま
たは電流スケールが強制されない場合、試
験が最適になるようにそれらを選抜するこ
とができる。従つて、強いビームを使用し
て電荷を注入し、弱いビームを使用して電
圧を測定すべきである。 後退性粒子の種類:「二次電子」の代りにこれら
の測定に使用できる粒子には多くの種類が
ある。その第一は後方散乱した一次電子、
例えば核との正面弾性衝突から反跳するも
のである。また一次電子を局部標本電圧に
よつて静電的に方向を変えることができ
る。この2種のものは、ビーム・エネルギ
ーに匹敵するエネルギーをもつ後退性粒子
を生成することができる。 次は二次電子である。後方散乱される一
次電子が標本から離れるとき、それによつ
て二次電子を叩き出すことができる。また
二次電子が一次電子によつて叩き出され、
標本から拡散して出るまで再散乱すること
ができる。さらに、二次電子によつて叩き
出される三次電子もある。これらの種類の
ものは、広範囲のエネルギーをもつことが
できる。 次は、前の電子によつてポンピングされ
た高レベル量子状態の脱励起化によつて放
出される電子である。これらの電子は、エ
ネルギーの広がりが比較的狭く、比較的数
が多く、比較的電圧測定には特に有用であ
る。 これらの標本電子は、そのエネルギー分
布が局部標本の仕事関係及び材料に依存し
ている。このことは、大きな電圧を測定す
る際には重要でなく、1点での電圧変化を
測定する際には打ち消され、あるいは局部
材料及び仕事関係が既知の場合には、測定
後に訂正できる。 最後に、電子によつて励起されるX線及
び光子がある。これらは、中性なので、一
次ビームのエネルギーの到着を示すが、標
本電圧によつて加速されず、また仕事関係
及び表面効果の影響を受けない。 非電子ビーム:光、特に紫外線及び遠紫外線は、
探針のもう一つのグループである。局部標
本の仕事関数、及び標本内部と付近の真空
との間の電圧差、ならびに光電効率に応じ
て二次電子の放出が起こる。平衡付近で
は、これは上記の電子ビームの場合と類似
の、電圧定義式ソースを形成する。平衡電
圧は、標本付近の電極にバイアスをかける
ことによつて及び/もしくは光子エネルギ
ーを変化させることによつて調節すること
ができる。標本を固定電圧にクランプする
には、局部的に過剰光束をかける。 特に便利な1つの2ビーム・システムで
は、光線及び電子またはイオン・ビームを
使用する。光は帯電ビームを制御するため
の電界及び磁界によつて直接影響されない
ことを指摘しておく。光は独立のレンズ系
またはミラー系によつて集束させ、照準さ
せることができる。すなわち真空室に光学
窓を設けると共に室外光学系を付け加える
だけで、電子ビーム・システムを2ビー
ム・システムにすることができる。 探針の第三のグループはイオン・ビーム
を使用するものである。これは、多くの点
で電子ビームに類似しているが、常に標本
に正味プラスの電流をかける。これらは、
精密な二次放出率に強く依存しないプラス
の電流をかけるためには有用となり得る。
一つの用途は、標本上のマイナス電荷を中
和するための低エネルギー・イオン・スプ
レーであり、もう一つはプラス電流ソース
である。そのもう一つの潜在的価値は、電
圧―二次放出特性が異なることである。 希ガス・イオン特にヘリウムが有用であ
る。第一にそれらは標本との間で比較的小
さな化学的相互作用しか起さない。第二
に、それらを停止させて中和した後、極め
て急速に拡散することができる。こうして
望んでいないイオン注入を避けることがで
きる。 配線接点:ある種の用途には、ある配線接続が望
ましい。集積回路などの能動的電気アツセ
ンブリーでは、各種の電力、バイアス及び
信号接続が必要である。これらは、少数の
配線された接点によつて実現できるが、ビ
ームは一層融通のきく探針動作を与える。 標本の放電:上記の電圧定義式ソースは、標本を
放電させることができる。標本の広い領域
を放電するのが望ましい場合、光またはイ
オンまたは電子の広い溢流(フラツド)を
使用することができる。 ここで第8図を参照すると、試験すべき標本の
典型的構造を図示してある。誘電体から形成され
るマトリツクス1は、単一グリーンシートあるい
は部分積層構造を画定する多数のグリーンシート
からなる積層物、または完成した多層セラミツク
積層物とすることがでる。この誘電体のマトリツ
クスは多数の導電性素子2を含んでいるが、これ
は通常は前面3から層中を貫通して後面4に伸び
ている。これらの標本中にある重要な欠陥は、中
断が生じて導体の上側部分10と下側部分9に分
割している。導体2′中の「開放」状態である。
導体2中に存在する連続性と導体2′中に存在す
る開放状態の識別は、この装置によつて実施され
る。 第8図は、走査式電子ビームを、標本を電気的
特性を測定する際の探針として使用した応用を示
したものである。SEM技術は、それ自体走査ビ
ームとして先行技術の範囲内で使用されてきた。
第二のビーム、即ち溢流ビーム(フラツド・ビー
ム)7は、後面4に対する位置にある。前面3上
の走査ビームは、典型的なSEM方式で標本上の
様々な位置からの信号を読み取るために利用され
る。これらの領域は、領域5,6,8として示し
てある。 後面溢流ビーム7は、エネルギー・レベルが前
面上のSEMビームと異つている。典型的な場合、
後面溢流ビームを高エネルギー・レベルとするこ
とができる。しかし、このシステムは、通常の
SEM操作の場合よりもかなり低い、約2kVのエ
ネルギー・レベルで動作する。標本に貫通接続す
なわち接点の2のような無傷の経路(バイア)が
ある場合、後方電子による帯電によつて生じる電
位は、オーム伝導によつて前面でも維持される。
この電位は、中断を含む開放経路(導体2′)の
場合に存在する電位よりもマイナスである。ま
た、この電位はマトリツクス1内に存在する電位
よりもマイナスであり、それによつて生じるより
高レベルの信号がビデオ・スクリーン上に輝点と
して現われる。コントラスト機構の生成、特にマ
イナス電位の生成は、二次電子の放出を伴なうの
で、ここでより詳しく説明する。 第8図に示すように、標本1上の試験位置は、
別々の異なる領域に集束する走査ビームによつて
決定される。しかし、後面では、角度の広い方向
制御されないビームが使用されるが、これはいわ
ゆる溢流ガンによつて発生される。第8図でエレ
メント7として示した溢流ビーム電子を、方向制
御されたビームの代りに用いると、より簡単なシ
ステムが可能となる。溢流ガンそれ自身は、
CRT及び記憶管装置で周知のものである。標本
の後面全体を広角照射するガンを使用することが
できる。 溢流ガンから出る溢流ビームは、溢流ガンとタ
ーゲツト後面の間に電子レンズ、磁気レンズまた
は電気レンズを配置することによつて、さらに広
い角度に拡散させることができる。このレンズ
は、レンズからターゲツトまでの距離と比べて焦
点距離が短くなるように励振される。 次に第9図を参照すると、本発明を実施するた
めに使用される電子ビーム装置全体の概略図が示
してある。試験中の標本18を支持フレーム19
上に置く。標本の上方には標本室12′と一体の
走査電子顕微鏡筒12が置いてある。鏡筒12と
標本室12′は真空にしてある。電子ガン13が
光学鏡筒12の一端に配置されており電子ビーム
14を放出する。ビーム14は、多数の集束コイ
ルからなるレンズ15によつて縮小され集束され
る。レンズ機構15は、ガン中のクロスオーバー
を縮小して標本18の表面上に集束させる。電子
ビームはまた、好ましくはレンズ15内に置かれ
る第二の一連のコイルからなる偏向ヨーク16に
よつて偏向される、すなわち方向制御される。当
然のことながら、ヨーク16は、レンズ15の外
側に配置することもできる。必要な場合、第二の
レンズを追加して、偏向が起こる前にビームの収
束を高めることができる。かかる電子ビームの集
束及び方向制御は、大規模集積回路リソグラフイ
で知られている。典型的なシステムが、文献で報
告されている。J.Vac.Sei.Technol.誌第12巻
(1975年)1170頁所蔵のH.C.Pfeifferの“New
Imaging and Deflection Concept for Probe
Forming Microfabrication Systems”を参照の
こと。これらの装置により、所与のフイールド・
サイズ及びガン13から標本までの使用距離に対
する分解能が可能となる。抽出グリツド21が標
本18の表面上方に配置されている。 二次電子放出用検出器24が光学鏡筒12中で
標本18に対して電子ビームの偏向を妨げないよ
うに配置されている。かかる検出器は、SEM技
術でよく知られている。一つの検出器が図示して
あるが、当然のことながら、走査フイールドのす
ぐ近くに配置された多数の検出器を使用すること
もできる。入口メツシユ23の背後に配置された
減速電極25は、エネルギーの異なる電子を識別
する。この技術も、いわゆる「電圧コントラス
ト」を生成するものとしてSEM技術でよく知ら
れている。電子の帯電または放電によつて起こさ
れた二次電子放出の変化は、強い電圧コントラス
トとして検出され、それによつて開放条件と連続
条件をはつきり識別することができる。文献中の
適当な検出器及び電子装置の報告は、J.Sei.
Instrum誌第37巻(1960年)246―248頁所載の
Everhart及びThornleyの“Wide―Band
Detector for Micro―Microampere Low
Energy Electron Currents”に出ている。 第9図に示すように溢流ガン20が標本18の
後に配置されている。これは広角ビーム22を発
生させ、支持フレーム19中の充分に大きな窓2
6を通して標本の後面全体を照射して、標本を帯
電させる。電子ガン11と標本の間の距離を大き
くとらずに、標本の大きな面積または全部を照射
するため溢流ガンの前方にビームの角度を拡大す
る電子レンズを使用することができる。 第9図は、電子ビームを動作させるための電
源、信号生成装置及び増幅器をも含んでいる。二
次電子検出器の一部は、高電圧電源29と連動す
る光電子増倍管27である。出力信号は、映像増
幅器30によつて増幅され、さらに処理されまた
もしくはモニター31上に表示される。二次電子
検出器はさらにシンチレーシヨン検出器24に加
速電位を与えるための別の高電圧電源28を必要
としている。偏向ヨーク16は、励振器32から
与えられる信号によつて励振される。同期ソース
33が、ビームの偏向とTV表示装置31を同期
化する。 投射レンズ15及び必要ならば追加的レンズを
励振するために、もう一つの電源34が必要であ
る。四角形35及び36はそれぞれ電子ガン11
及び13用の高電圧電源を示している。減速電極
25及び抽出グリツド21における電圧をセツト
できるようにするため、さらに別の制御可能な電
源37及び38が組み込まれている。上記に示し
た各補助装置は、それぞれ当技術で知られてい
る。 励振器32及び同期ソースを使用したビーム走
査は、従来のラスタ走査またはベクトル走査のど
ちらかにすることができる。後者の場合、ビーム
は導体経路のみを照射するように、予め定められ
た特定の位置、すなわち第8図の点5に向けられ
ることになる。 動作パラメータ、加速電位及び電子ガンへの電
流、走査ビームの滞在時間及び二次電子検出器の
閾値電位を適当に選択することにより、生成され
る信号による識別を利用して標本中の経路の電気
伝導を決定することができる。走査中、溢流ガン
で帯電された走査領域で二次電子が発生する。高
伝導という許容可能なレベルから開放状態の存
在、すなわち完全な中断までの範囲で判定を行う
ことができる。このシステムは、標本18に対す
る物理的電気接触なしで動作する。 このことは、検出器24で拾われる二次電子及
び後方散乱電子によつて信号を発生させることに
より実現される。これらの電子エネルギーは減速
グリツド25に印加される閾値電位に充分打ち勝
てるだけの高さのものでなければならず、その出
力が、例えば、CRT表示装置を変調するのに使
用される自動試験システムでは、出力がさらに処
理されることになる。コンピユータが標本のオン
ライン処理に使用され、走査を含むカラム操作を
指令して標本中の欠陥位置の座標をもたらす。 次に第10図を参照すると、溢流ガンビームに
よつて標本上の電位を制御する技術が示してあ
る。制御は、標本表面の各導電性素子から放出さ
れる二次電子のエネルギーによつて標本の前面―
後面間の連続性または開放回路を明確に指示でき
るように実施される。第10図は、二次電子と一
次電子の数の比を示す、二次電子放出収率(二次
電子放出比)曲線を示したものである。収率曲線
31,31′及び32,32′はこれらの素子に使
用される材料にとつて典型的なものである。これ
らの曲線は文献で周知の単位値における各材料間
の関係を定量的に示している。曲線31,31′
は導体用ペースト中で典型的に使用されるモリブ
デンを表し、曲線32,32′はグリーンシート
材料中に使用されるAl2O3などの典型的絶縁体に
ついてのものである。上側の組31,32は走査
ビームの加速電位V1に、また下側の組31′,3
2′は後方溢流ビームの加速電位V2に対応してい
る。二次電子放出及び収率曲線に関する詳細は、
本技術では、周知のものであり、例えば、
Encycl.of Phys.、第21巻(1956年)232〜303頁
所載のKollathの“Sekundarelektronen―
Emission Fester Korper Bei Bestrahlung mit
Elektronen”を参照することができる。 第10図に示した曲線の重要な点は、いわゆる
“二次クロスオーバー点”における一次電子のエ
ネルギーである。これらは上の組の曲線におい
て、点A1及びBで示されている。このエネルギ
ーにおいて、二次電子放出収率は単位元である。
従つて、電子衝撃を受けるターゲツトが絶縁され
ているか、またはそれ自体が絶縁体である場合、
一次電子ビーム電流と二次電子放出電流の差によ
つて起こる帯電の結果、表面電位がこの二次クロ
スオーバー点に向つてシフトする。このことが起
こるのは、クロスオーバー点ではその差がゼロで
あるためである。 これらの単位収率点A1,Bは安定電位点であ
る。二次電子を集める環境が、二次クロスオーバ
ー点に付随する電位よりも低い電位である場合、
この環境の電位が二次クロスオーバー点の代りに
安定平衡電位となる。 第10図は、見てわかるように走査ビーム14
を発生するガン13の加速電位V1と対応させた
曲線を示している。曲線31及び32は、標本1
8の前面3に関するものである。下側の組の曲線
31′及び32′のエネルギーは、広角ビーム12
を発生させる溢流ガン20の加速電位V2に対応
している。従つて曲線31′及び32′は、標本の
後面4に関するものである。第10図には、両曲
線の共通の基準を接地電位として示してある。 試験条件では、最初前面及び後面は接地電位で
あり、溢流ガンはオフになつている。走査ビー
ム・ガン13の加速電位を導体の二次クロスオー
バー点A1に近くなるように選ぶ。この開始点を
第10図にA0として示してある。加速電位V1は、
A1より少し低くすることができるが、必ず単位
点BよりもA1に近くなければならない。 第10図には、点B0を一次電子エネルギーに
対応する曲線32上の点として示してある。走査
中、すなわち第8図の位置5から位置8までの間
に、電位は点A0からA1にシフトする。これは曲
線31上で右側の矢印によつて示してある。同様
に、第8図に位置6として示した誘電体表面上の
走査で、電位はBに向つてシフトする。しかし環
境すなわち抽出グリツド21の電位のために、点
B1にまでしか達しない。 直接結合、すなわち経路2として示した伝導の
場合、または、中断経路9,10として示した開
放状態による、もしくは後面からマトリクス中を
通つて前面へ至る容量性結合の場合、後面上の電
位は厳密にまたはほぼ同一である。従つて、第1
0図の下側の組の曲線で示した、溢流ガンのエネ
ルギー・スケールでは、A1は点A1′になり、点B1
はB1′になる。 後方溢流ビームの加速電位V2は、典型的な場
合、V1よりも数百ボルト高くなるように選ぶ。
従つて溢流ガンがオンになると、溢流ガン電子す
なわち第8図のエレメント7は、導体素子2及び
9の表面を二次クロスオーバー点A2′に達するま
で帯電させる。 また、第8図のマトリクス後面4もやはりその
二次クロスオーバー点B2′に達するまで帯電され
る。走査ビームが不在の場合、前面は、厳密に、
またはほぼ同一の電位をとる。第8図に経路2と
して示した貫通接続の場合は正確に同一の電位に
なり、表面3,4間を横切る容量性結合または開
放状態9,10の場合はほぼ同一の電位をとる。
これは、上側の組の曲線で点A2及びB2として示
してある。 ガン13からの走査ビームがある位置に衝突し
た瞬間、その点で二次電子の放出が起こる。同時
に走査ビームは放電して電位をプラス方向にシフ
トさせる。第10図に示すように閾値電位VT
マトリクス表面B2よりもマイナスのA2導体表面
からの二次電子が検出されるように選ぶ。しかし
マトリクス表面からの二次電子は検出されない。 貫通接続すなわち無傷の経路2が存在する場合
走査ビームによる放電は後方溢流ガン電子による
帯電の巻数として起こる。従つて電位は第10図
の曲線31上に実線矢印で示したように点A3
向つてシフトする。ただし依然として閾値電位
VTより下である。 それとは対照的に開放状態9―10のような中
断点では走査ビームが急速に放電して、電位は急
速に閾値電位VTを越える。もはやこれらの位置
から放出される二次電子は検出されない。この技
術によつて、貫通接続を開放状態から区別するこ
とができる。この2つの回路状態の明確な表示が
得られる。 溢流ビーム12及び走査ビーム14の電流を走
査速度と共に注意深く調節することにより、信号
は貫通接続の抵抗の連続関数となる。抵抗が大き
いほど試験中の素子の表面に滞在中の走査ビーム
の放電作用によつて電位はそれだけ急速にシフト
して閾値電位VTを越える。その結果二次電子検
出器には、それだけ小さな積分信号が発生する。
検出器の出力をモニタ上に表示して二次電子放出
のパターンを見えるようにすることができる。次
に欠陥のあるモジユールを、走査を行ないながら
検討して欠陥のあるものは、廃棄することができ
る。自動システムでは標本の入力及び出力がコン
ピユータ制御され、また、試験され欠陥のみつか
つた標本のリストがプリントアウトされる。 従つて、本発明にもとづくシステムは2本のビ
ームを用いたグリーンシート材料の非接触式試験
を可能にするものである。要するに標本の後方に
向う溢流ビームによつて「書き込み」が行なわれ
走査ビームを使用して「読み取り」が行なわれ
る。この技術は、従来の記憶管システムとは正反
対である。それらのシステムでは書込みに高エネ
ルギービームが使用され、均一な帯電レベルを維
持するために低エネルギー溢流ガンが使用されて
いる。 次に第11図ないし第14図を参照すると本発
明を実施するために使用できるように改造された
別のSEMシステムが示してある。電子ビーム真
空筒110の一端に、電子ビーム探針ガン112
が配置されている。探針ガン112から放射する
ビームを集束させるために、環状コイルからなる
集束レンズ系114が使用される。偏向生成装置
118によつて励起される偏向コイル116が、
ビームの方向制御に使われる。この電子光学装置
は、当技術で周知の走査式電子顕微鏡システムの
ものと類似している。 処理真空室120には、試験用標本を自動的に
取り扱うためのロツクポート124付き装入ロツ
ク122がついている。装入機構126が装入ロ
ツク122のキヤリア上に取付けられた標本を受
け取つて転送台130に移動させるために使用さ
れる。押出し機、空気圧技術などによつて標本は
転送台130から標本台132上に移動される。
標本台132は、標本の予め定めた部分をビーム
偏向フイールド内に位置決めするためビーム11
2の軸に垂直な、X―Y方向に選択的に移動する
ことができる。台132には、標本136の底面
を露出するのに充分な大きさのポート134がつ
いている。試験が完了すると標本は、逆向きに装
入ロツクへ返送され、装入ポート124が上昇す
ると、先に試験済みの標本は室120から取り出
され試験すべき新しい標本が導入される。装入、
排出及び台の移動はシステム制御装置138によ
つて制御され、それが標本取り扱い制御装置14
0に命令を与える。試験手順全体と整合したやり
方で転送運動及びポートアクセスの電子的制御を
行なう方法はこの技術では、よく知られている。
この技術は半導体リソグラフイ技術でもよく知ら
れている。システム制御装置138及び装入/排
出/台制御装置140の詳細は本発明の一部を構
成しない。 この発明は一対の溢流ガン、すなわち上側溢流
ガン142と下側溢流ガン144を使用する点で
第8図乃至第10図のものと相違している。ガン
142及び144はここで述べるやり方で選択的
に作動されて各試験手順中に標本136の頂面及
び底面を帯電させる。これから述べるように他の
ビーム配置も使用することができる。 筒110内には、二次電子検出器145が配置
されている。二次電子放出はガン112からの探
針ビーム即ち「読み取り」ビーム131(第13
図)による、走査の結果であり、検出器145が
それを検出してプロセツサ(信号処理装置)14
6に出力信号を送る。出力信号は、デイジタル形
に変換されて欠陥検出のためシステム制御装置1
38に送られリアルタイム・モニタ(図示せず)
上に表示及び/または記憶させることができる。 次に第12図には、第11図に示したシステム
の操作を図示してある。図の試験用標本は頂面上
に、対象となる6個のアドレス位置を有する。端
点1′,4′,6′などいくつかの位置は頂面から
底面へ延びた配線パターンをもつている。端点
2′,3′,5′など他の位置は、頂部間接続しか
もたない。 入力デーたはシステム制御装置138に送ら
れ、標本点のアドレスが与えられる。制御装置1
38は、偏向生成装置及びビーム・オンオフ制御
装置に信号を与えて探針ないし「読み取り」ビー
ムの露出(オンオフ)及び偏向(ビーム方向制
御)を制御する。第11図に示すように、システ
ム制御装置はどちらの溢流ガン142または14
4を作動させるかを決定する。かかる制御装置の
機能は、リソグラフイ技術でよく知られている。 ここで説明するやり方で、溢流ガン142また
は144が活動化されて標本の一表面を帯電さ
せ、次にそれは、オフにされるかまたはオフにさ
れない。「読み取り」ビームは、次に標本を横切
つて制御装置によつて与えられたアドレスへステ
ツプする。「読み取り」ビームによつて標本表面
から二次電子が発生し、それが二次電子検出器1
45で感知される。出力は、増幅され、デイジタ
ル化されて、信号処理装置146中で期待値と比
較される。 実際のデイジタル・パルスと期待値の比較は搜
査される各アドレスについて行なわれる。この比
較から下記の表に示した結果が得られる。点1′
と底面との連続性は、無傷すなわち欠陥がない
(アドレス1)。点2′との頂部―頂部間連続性も
存在する(アドレス2)。しかし点2′及び3′の
頂部―頂部間には、開放条件が存在する(アドレ
ス3)。
【表】 従つて、点3′で予想される検出信号は存在せ
ず、開放回路を与える。また図のように点6′で
は(アドレス6)頂部―底部間連続性が存在しな
いので開放条件が検出される。最後に第12図
は、点4′と点5′の間の短絡を示しているが、こ
れは点5′が走査されるとき検出される(アドレ
ス5)。従つて予想値「0」は存在しない。第7
図及び第12図に示すように典型的グリーンシー
ト、信号及び電力用部分積層物及び積層物はサン
プルの複数チツプ領域全体に拡がり得る配線を含
んでいる。かかるサンプルは、一度に一チツプ領
域ずつ、または全部一度に、または製品領域を適
当に細分割して走査できる。かかる複雑な構造を
接触なしに試験するための特定の方法を次に説明
する。 取り扱い装置126及び130を用いて装入ロ
ツク122からの転送を実施し、事前位置合せの
ため位置決めする。必要な場合には、検出器14
5から受け取る低コントラスト二次電子像を用い
てさらに位置合せを実施する。 標本に対する試験範囲としては、下記のものが
含まれる。 (1) 標本の頂面と底面の間の接続 (2) 同一表面上の異なる2個以上の点の間の接続 (3) チツプ部位内での接続―チツプ内接続 これらの試験は下記に対して実施される。 (1) 固定されたまたは反復的な接点パターン、及
び (2) 部品番号に依存する配線(パーソナリゼーシ
ヨン) 第11図,第12図,第13図を参照すると頂
部―底部間開放回路の試験は、下側溢流ガン14
4をオンに切換えて、標本136の底面を帯電さ
せることから始まる。頂部―底部間開放状態は、
第12図に点6′として示してある。第13図は
ECパツドを介した信号層中の頂部―底部配線シ
ステム及びチツプ―チツプ配線の最も理解しやす
い例を示したものである。陰影部分に示すよう
に、選択されたC4パツドは、各チツプ部位の再
分配層中でECパツドに連結されている。すなわ
ち、第13図では、再分配配線ならびパーソナリ
ゼーシヨン配線をもつ配線パターンを描いてあ
る。下側溢流ガンからの幅広い電子ビームは、底
面及び底面と結合された、頂部表面上の素子を同
時に帯電させる。従つて配線通路中の連続性は、
第13図に陰影領域として示すように表わされ
る。次に探針ガン112が活動化され、システム
制御装置138の制御下で働く偏向生成装置11
8によつて頂面が走査される。連続性がある場
合、上面上のマイナスに帯電した素子は強い二次
電子放出を生じ、それが二次電子放出検出器14
5で検出される。第13図では、2つのチツプ部
位のC4パツド間でステツプされて頂部―底部連
続性が試験される「読み取り」ビームが示されて
いる。 探針ガン112のエネルギー・レベルは溢流ガ
ン144のそれよりも低い。溢流ビームは、一般
にエネルギー・レベルが2kVまたはそれ以上であ
り、一方走査電子ビーム・ガン112からの読み
取りビームないし探針は、エネルギー・レベルが
2kVよりも低い。開放回路状態の検出は、第8図
乃至第10図に関して記述したのと矛盾しないや
り方で実施される。 信号処理装置146は各試験点について記憶さ
れている予想結果との相関を与えるために使用さ
れる。従つて、第12図に示すように、走査され
た各領域についての値が所定の記憶信号と相関さ
れ、走査を実施中に、開放回路が存在するかどう
か、及び存在する場合はその位置を決定するため
に比較が行なわれる。欠陥位置は保管される。第
12図に示す標本の場合、点6′が表示される。 第11図乃至第13図を参照すると、頂部―底
部短絡についての試験は、下側溢流ガン144を
パルスして、開放回路の試験と矛盾しないやり方
で全ての接続を帯電させることから始まる。次に
システム制御装置138が、入力信号を偏向生成
装置118に送つて上部表面素子を探針ビーム1
12で走査する。この走査によつて、底面と接続
されている上面の素子が読み取られ中和される。 第13図の陰影領域の連続性は、先の開放回路
試験で確定しているので、続いて走査されビーム
によつて読み取られた導電パターンが既に放電し
ている場合には、これらの先に走査された導電パ
ターンの1つに短絡が存在する。走査される位置
の順序を逆にすることによつて短絡対のもう一方
の導電パターンを決定することができる。 次に第11図,第12図,第14図を参照する
と、開放条件及び短絡条件についての頂部―頂部
試験は、上側溢流ガン142をパルスして、第1
4図に陰影を付けて示したような、頂面上に少な
くとも1つの端点をもつ、全ての導電パターンを
帯電させることによつて始まる。第12図には、
パターン2′―3′がかかる試験を行なうべき頂部
―頂部配線ネツトワークとして示されている。上
側溢流ガンのパルシングは「読み取り」ビーム1
31の走査が開始する前に終了する。システム制
御装置138が入力信号を偏向生成装置118に
送つて、探針ガン112で頂面を走査させる。こ
のビームは、配線ネツトワークの頂面端点のみに
ステツプされる。ビームが特定ネツトワークの最
初の端点における帯電を読み取ると、中断がない
場合、ネツトワーク全体を放電させる。しかし開
放状態がある場合は、ネツトワークの一部だけを
放電させる。第12図の場合のように、ビームが
点3′すなわちネツトワーク中の次の点を走査し
て帯電の走査を「読み取る」場合に、開放状態が
検出される。短絡は、頂部―底部試験について述
べたのと同じやり方で検出される。 この基本的システム構造においては、システム
の基本的範囲から離れずに、多数の変更を実施で
きる。例えば、銃筒110と同じ第二の銃筒を標
本136の下に配置した二重銃筒システムを利用
することができる。この場合、2本のビームの用
途を逆にして利用状態に応じて交互に溢流ビーム
または、探針ビームとして使用することができ
る。通常の集束技術及び偏向技術を用いてビーム
集束及び偏向を実施する。 もう一つの方法は、第11図の実施例を修正し
て溢流ガンを含む第二の銃筒システムを室120
の下に配置した、4ビーム・システムを使用する
ことである。かかるシステムでは各ビームは固定
した用途をもつことになる。 これら全ての配置では、銃筒110は、2枚の
集束レンズをもつものとして示してあるが単一レ
ンズ系を使用することもできる。分解能要件を充
す限り、単一ヨーク偏向116で充分である。大
きな視野をカバーするために、二重偏向ヨークを
使用することもできる。 探針ガン112に対して、偏向生成装置118
による各種の偏向走査パターンも実施できる。予
め定めたステツプ走査について説明したが、この
システムで双方向性ステツプ・ラスタ走査からベ
クトル走査に至るまで、各種の探針走査偏向方式
を利用することができる。 従つて、明らかなように、ここに記述したよう
なシステム構造によつて、標本中の欠陥検査を自
動方式で無接触式に実施することができる。その
場合、欠陥のある標本は、選別されて、必要に応
じて、オフライン検査、修理または廃棄される。
従つて標本欠陥の認識及び種類識別を、システム
制御装置138によつてコンビユータ制御下で行
なうことができる。試験手順の選択、視野サイズ
の選択、ならびにパターン・データの検索と記憶
も、システム制御装置138を利用して実施され
る。この制御装置は、偏向生成装置118に対す
る命令によつて、ビーム制御、全ビームの露出制
御、及び偏向制御の機能をも果す。欠陥検出は、
測定信号と予想信号を信号処理装置146で比較
して実施される。 システム制御装置138は、真空/装入/排
出/台制御装置140を制御してシステム全体に
対する制御をもたらす機能もする。サンプルの選
択及び装入は、入力機械装置及び補給装置が監視
され、活動化されるように実施される。 コンビユータ制御下で作動するこのシステム
は、他の製造ステツプのそれと釣り合つたスルー
プツト能力をもたらす。従つて、あらゆる種類の
焼成基板及び未焼成の積層物、部分積層物及びグ
リーンシート中の短絡及び開放条件について無接
触式電気的試験が実施できる。 工業的応用可能性 このLSIチツプ用パツケージの製造方法は、グ
リーンシート中に穴をあけること、(焼成後にサ
ーメツト導体などを形成するのに適した)パター
ニング・ペーストをグリーンシート上にスクリー
ンすること、及びグリーンシートを工学的に検査
することから始まる。ここでは次にグリーンシー
トのサブセツトを積み重ねて圧縮し部分積層物と
する。次に部分積層物の機能を電気的に検査す
る。検査は電気機械的接触、走査式電子顕微鏡技
術、または導体を照射してそれを電気的測定のた
めにエネルギー賦活するその他の手段によつて行
なわれる。測定は、試験中の装置の片側だけまた
は装置の両側上の一対の端末の間で行なうことが
できる。ビームは、単一ソースまたは複数ソース
から頂部及び底部に当てることができる。測定計
器には、様々な電気機械的技術及び/または電
子、光電的に使用される光、イオンまたは空気圧
式イオン噴射を使用することができる。この方法
は、また導体及び各種基板の最終的に組立てて電
気回路用積層サポートとする前に、(プラスチツ
ク基板上に形成された大型多層プリント回路など
の)他の多層構造の検査用にも使用できる。この
試験プロセスは、メツキ前のパターン付けしたグ
リーンシートの焼成後、ならびにメツキ後にも応
用でる。この用途の全体を通して、強いビームと
弱いビームはいくつかの異なる測定技術に応じ
て、強度、電圧、存続期間が異なつてもよく、ま
た同じでもよい。
【図面の簡単な説明】
第1図は左側の点線で囲んだ四角形中に先行技
術による方法の流れ図を示し、右側に本発明の修
正した方法の流れ図を示したものである。第2,
1図乃至第2,7図は、LSIチツプ用キヤリアの
導電性部分を形成するために使用される焼成前の
パターニング・ペーストの電気的特性を決定する
ための、本発明に関して使用されるいくつかの測
定技術を示したものである。第3,1図乃至第
3,2図は、第2,1図乃至第2,7図の測定技
術を、部分積層物の代表的な配置によつて、三次
元で図示したものである。第4図は、先行技術に
基づくセラミツク・タイル・キヤリア形成用グリ
ーンシートの組立て及び検査プロセスを図示した
ものである。第5図は、本発明に基づいてグリー
ンシートを組立てて部分積層物にし、電気的に検
査し焼成して再検査する、本発明のプロセスを図
示したものである。第6図は、部分積層物を形成
するように圧縮されたグリーンシート上のパター
ニング・ペーストの抵抗を決定するために使用す
る回路の電気的概略図である。第7図は、本発明
のプロセスによつて製造される種類のパツケージ
を示した図である。第8図は、第9図の装置で検
査される標本の断面図を示したものである。第9
図は、本発明に基づく電気的検査を行なう電子ビ
ーム検査システムを示したものである。第10図
は、検査すべき典型的な材料についての二次電子
放出収率を示すグラフである。第11図は本発明
に基づいて使用される別のSEM電子ビーム・シ
ステムである。第12図は、第11図,第13図
及び第14図に関して、欠陥検出の原理を示した
ブロツク図である。第13図及び第14図は、検
査される標本のネツトワークを示した図である。 第9図に於いて、12…光学鏡筒、13…電子
ガン、14…電子ビーム、15…レンス機構、1
6…偏向ヨーク、18…標本、19…支持フレー
ム、20…溢流ガン、22…広角ビーム、23…
メツシユ、24…シンチレーシヨン検出器、25
…減速電極。

Claims (1)

  1. 【特許請求の範囲】 1 絶縁シートにパターニング・ペーストをプリ
    ントして、焼成後に最終的に導電性回路パターン
    となるべきプリント・パターンを形成する工程
    と、 上記プリント・パターンに機械的微小探針を接
    触させる機械的探針法及び上記プリント・パター
    ンに荷電ビームによつて電荷を与える非機械的探
    針法の中から選択した方法によつて上記プリン
    ト・パターンを焼成前に電気的に検査する工程
    と、 を含むことを特徴とする回路基板の製造方法。 2 特許請求の範囲第1項において、上記絶縁シ
    ートは複数の未焼成セラミツク・シートであり、
    これらの未焼成セラミツク・シートを最終積層構
    造体に焼成する前に未焼成セラミツク・シートに
    ついて上記検査を行なうことを特徴とする回路基
    板の製造方法。
JP57058342A 1981-05-26 1982-04-09 Method of producing ceramic substrate Granted JPS57196594A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/267,272 US4443278A (en) 1981-05-26 1981-05-26 Inspection of multilayer ceramic circuit modules by electrical inspection of green specimens

Publications (2)

Publication Number Publication Date
JPS57196594A JPS57196594A (en) 1982-12-02
JPS6337519B2 true JPS6337519B2 (ja) 1988-07-26

Family

ID=23018077

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57058342A Granted JPS57196594A (en) 1981-05-26 1982-04-09 Method of producing ceramic substrate

Country Status (5)

Country Link
US (1) US4443278A (ja)
EP (1) EP0066086B1 (ja)
JP (1) JPS57196594A (ja)
CA (1) CA1187201A (ja)
DE (1) DE3276679D1 (ja)

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4621232A (en) * 1981-05-26 1986-11-04 International Business Machines Corporation Inspection of unsintered single layer or multilayer ceramics using a broad area electrical contacting structure
JPS5933996B2 (ja) * 1981-05-26 1984-08-20 インターナシヨナルビジネス マシーンズ コーポレーシヨン 未焼結セラミツクの検査装置
US4513613A (en) * 1983-06-07 1985-04-30 International Business Machines Corporation Particle detection system
US4598470A (en) * 1983-06-20 1986-07-08 International Business Machines Corporation Method for providing improved electrical and mechanical connection between I/O pin and transverse via substrate
US4562513A (en) * 1984-05-21 1985-12-31 International Business Machines Corporation Process for forming a high density metallurgy system on a substrate and structure thereof
JPS61114845U (ja) * 1984-12-28 1986-07-19
US4985681A (en) * 1985-01-18 1991-01-15 Siemens Aktiengesellschaft Particle beam measuring method for non-contact testing of interconnect networks
US4869767A (en) * 1985-05-03 1989-09-26 Hallmark Cards, Incorporated Process for placing single or multiple patterned layers of conductive material on a substrate
US4679938A (en) * 1985-06-03 1987-07-14 International Business Machines Corporation Defect detection in films on ceramic substrates
JPH0640094B2 (ja) * 1986-03-17 1994-05-25 日本碍子株式会社 電気化学的装置
AU610249B2 (en) * 1987-09-29 1991-05-16 Microelectronics And Computer Technology Corporation Customizable circuitry
US5165166A (en) * 1987-09-29 1992-11-24 Microelectronics And Computer Technology Corporation Method of making a customizable circuitry
JPH0746130B2 (ja) * 1988-05-19 1995-05-17 富士通株式会社 Lsiシステム
US4990080A (en) * 1988-06-29 1991-02-05 Ushio Co. Ltd. Punch press for piercing green sheet with liner
US4988877A (en) * 1989-10-03 1991-01-29 Tencor Instruments Via hole checker
JP2960560B2 (ja) * 1991-02-28 1999-10-06 株式会社日立製作所 超小型電子機器
JP2531891B2 (ja) * 1991-03-20 1996-09-04 日本碍子株式会社 セラミック体の欠陥検出方法
TW276356B (ja) * 1994-06-24 1996-05-21 Ibm
JP3063577B2 (ja) * 1995-07-05 2000-07-12 株式会社村田製作所 積層セラミックコンデンサの製造方法とその装置
JPH09320505A (ja) 1996-03-29 1997-12-12 Hitachi Ltd 電子線式検査方法及びその装置並びに半導体の製造方法及びその製造ライン
US5781017A (en) * 1996-04-26 1998-07-14 Sandia Corporation Capacitive charge generation apparatus and method for testing circuits
DE69729030T2 (de) * 1996-07-15 2004-09-09 Matsushita Electric Industrial Co., Ltd., Kadoma Dielektrische Mehrschichtvorrichtung und dazugehöriges Herstellungsverfahren
EP0853243A3 (en) * 1997-01-13 1999-07-28 Schlumberger Technologies, Inc. Method and apparatus for detecting defects in wafers
US6504393B1 (en) 1997-07-15 2003-01-07 Applied Materials, Inc. Methods and apparatus for testing semiconductor and integrated circuit structures
US6085962A (en) * 1997-09-08 2000-07-11 Micron Technology, Inc. Wire bond monitoring system for layered packages
US6016005A (en) 1998-02-09 2000-01-18 Cellarosi; Mario J. Multilayer, high density micro circuit module and method of manufacturing same
KR100290784B1 (ko) 1998-09-15 2001-07-12 박종섭 스택 패키지 및 그 제조방법
US6252412B1 (en) 1999-01-08 2001-06-26 Schlumberger Technologies, Inc. Method of detecting defects in patterned substrates
IT1310557B1 (it) * 1999-04-02 2002-02-18 Gisulfo Baccini Apparecchiatura per la produzione di circuiti elettronicimultistrato
FR2806527B1 (fr) 2000-03-20 2002-10-25 Schlumberger Technologies Inc Colonne a focalisation simultanee d'un faisceau de particules et d'un faisceau optique
JP5108193B2 (ja) * 2000-04-18 2012-12-26 ケーエルエー−テンカー コーポレイション 改良された試験構造の検査方法
US6367678B1 (en) * 2000-04-18 2002-04-09 Ballado Investments Inc. Process for stacking layers that form a multilayer printed circuit
US7655482B2 (en) * 2000-04-18 2010-02-02 Kla-Tencor Chemical mechanical polishing test structures and methods for inspecting the same
US6683320B2 (en) * 2000-05-18 2004-01-27 Fei Company Through-the-lens neutralization for charged particle beam system
US7235800B1 (en) * 2000-05-31 2007-06-26 Advanced Micro Devices, Inc. Electrical probing of SOI circuits
US7135676B2 (en) * 2000-06-27 2006-11-14 Ebara Corporation Inspection system by charged particle beam and method of manufacturing devices using the system
US6617243B1 (en) 2000-08-10 2003-09-09 International Business Machines Corporation Routing for multilayer ceramic substrates to reduce excessive via depth
JP4178741B2 (ja) * 2000-11-02 2008-11-12 株式会社日立製作所 荷電粒子線装置および試料作製装置
JP4810741B2 (ja) * 2001-03-23 2011-11-09 富士ゼロックス株式会社 自己走査型発光デバイス
US6676784B2 (en) * 2001-07-17 2004-01-13 International Business Machines Corporation Process for the manufacture of multilayer ceramic substrates
US6810583B2 (en) * 2001-08-07 2004-11-02 International Business Machines Corporation Coupling of conductive vias to complex power-signal substructures
US7176055B2 (en) * 2001-11-02 2007-02-13 Matsushita Electric Industrial Co., Ltd. Method and apparatus for manufacturing electronic component-mounted component, and electronic component-mounted component
JP2003249763A (ja) * 2002-02-25 2003-09-05 Fujitsu Ltd 多層配線基板及びその製造方法
US7528614B2 (en) * 2004-12-22 2009-05-05 Applied Materials, Inc. Apparatus and method for voltage contrast analysis of a wafer using a tilted pre-charging beam
US7204900B1 (en) * 2004-04-29 2007-04-17 Northrop Grumman Corporation Method of fabricating structures using low temperature cofired ceramics
CN100490605C (zh) * 2005-11-11 2009-05-20 鸿富锦精密工业(深圳)有限公司 印刷电路板
WO2008009139A1 (en) * 2006-07-21 2008-01-24 Fibics Incorporated Method and system for counting secondary particles
US20080186045A1 (en) * 2007-02-01 2008-08-07 Matsushita Electric Industrial Co., Ltd. Test mark structure, substrate sheet laminate, multilayered circuit substrate, method for inspecting lamination matching precision of multilayered circuit substrate, and method for designing substrate sheet laminate
KR101437494B1 (ko) * 2014-03-07 2014-09-03 메이코 일렉트로닉스 컴파니 리미티드 플렉시블부를 구비하는 리지드 프린트 배선기판의 벤딩복구방법
US10199283B1 (en) 2015-02-03 2019-02-05 Pdf Solutions, Inc. Method for processing a semiconductor wager using non-contact electrical measurements indicative of a resistance through a stitch, where such measurements are obtained by scanning a pad comprised of at least three parallel conductive stripes using a moving stage with beam deflection to account for motion of the stage
US9799575B2 (en) 2015-12-16 2017-10-24 Pdf Solutions, Inc. Integrated circuit containing DOEs of NCEM-enabled fill cells
US10978438B1 (en) 2015-12-16 2021-04-13 Pdf Solutions, Inc. IC with test structures and E-beam pads embedded within a contiguous standard cell area
US10593604B1 (en) 2015-12-16 2020-03-17 Pdf Solutions, Inc. Process for making semiconductor dies, chips, and wafers using in-line measurements obtained from DOEs of NCEM-enabled fill cells
EP3406113B1 (en) * 2016-01-20 2020-09-09 Jaquet Technology Group AG Manufacturing method for a sensing element and sensor device
US10663279B2 (en) * 2016-02-04 2020-05-26 Kla-Tencor Corporation Dynamic determination of metal film thickness from sheet resistance and TCR value
US10598477B2 (en) * 2016-02-04 2020-03-24 Kla-Tencor Corporation Dynamic determination of metal film thickness from sheet resistance and TCR value
US9929063B1 (en) 2016-04-04 2018-03-27 Pdf Solutions, Inc. Process for making an integrated circuit that includes NCEM-Enabled, tip-to-side gap-configured fill cells, with NCEM pads formed from at least three conductive stripes positioned between adjacent gates
US9905553B1 (en) 2016-04-04 2018-02-27 Pdf Solutions, Inc. Integrated circuit containing standard logic cells and library-compatible, NCEM-enabled fill cells, including at least via-open-configured, AACNT-short-configured, GATECNT-short-configured, and metal-short-configured, NCEM-enabled fill cells
US9646961B1 (en) 2016-04-04 2017-05-09 Pdf Solutions, Inc. Integrated circuit containing standard logic cells and library-compatible, NCEM-enabled fill cells, including at least via-open-configured, AACNT-short-configured, TS-short-configured, and metal-short-configured, NCEM-enabled fill cells
US11313809B1 (en) * 2016-05-04 2022-04-26 Kla-Tencor Corporation Process control metrology
US9748153B1 (en) 2017-03-29 2017-08-29 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second does of standard cell compatible, NCEM-enabled fill cells, with the first DOE including side-to-side short configured fill cells, and the second DOE including tip-to-side short configure
US9773774B1 (en) 2017-03-30 2017-09-26 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including chamfer short configured fill cells, and the second DOE including corner short configured fill cells
US9786649B1 (en) 2017-06-27 2017-10-10 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including via open configured fill cells, and the second DOE including stitch open configured fill cells
US9768083B1 (en) 2017-06-27 2017-09-19 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including merged-via open configured fill cells, and the second DOE including snake open configured fill cells
US9865583B1 (en) 2017-06-28 2018-01-09 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including snake open configured fill cells, and the second DOE including stitch open configured fill cells
US10096530B1 (en) 2017-06-28 2018-10-09 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including merged-via open configured fill cells, and the second DOE including stitch open configured fill cells
WO2020121360A1 (ja) * 2018-12-10 2020-06-18 パナソニックIpマネジメント株式会社 部品実装装置および部品実装方法
WO2023208350A1 (en) * 2022-04-28 2023-11-02 Applied Materials, Inc. Method for testing a packaging substrate, and apparatus for testing a packaging substrate
WO2024008309A1 (en) * 2022-07-08 2024-01-11 Applied Materials, Inc. Method for testing a packaging substrate, and apparatus for testing a packaging substrate

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4242157A (en) * 1979-04-20 1980-12-30 Rockwell International Corporation Method of assembly of microwave integrated circuits having a structurally continuous ground plane

Also Published As

Publication number Publication date
EP0066086B1 (en) 1987-07-01
JPS57196594A (en) 1982-12-02
US4443278A (en) 1984-04-17
DE3276679D1 (en) 1987-08-06
EP0066086A2 (en) 1982-12-08
EP0066086A3 (en) 1984-09-12
CA1187201A (en) 1985-05-14

Similar Documents

Publication Publication Date Title
US4578279A (en) Inspection of multilayer ceramic circuit modules by electrical inspection of unfired green sheets
US4443278A (en) Inspection of multilayer ceramic circuit modules by electrical inspection of green specimens
EP0066070B1 (en) Method and apparatus for contactless electrical testing
JPH0729639Y2 (ja) テスト装置
US4415851A (en) System for contactless testing of multi-layer ceramics
KR100544222B1 (ko) 웨이퍼의 결함을 검출하는 방법 및 장치
EP0264481B1 (en) Testing method for integrated circuit packaging boards using a laser in vacuum
US4970461A (en) Method and apparatus for non-contact opens/shorts testing of electrical circuits
JPS61170669A (ja) 接続回路網の検査用粒子線測定法
JPH0792497B2 (ja) 電子ビームを用いたテスト・システム及び方法
EP0429739B1 (en) Method for photoemission inspection of via studs in integrated circuit packages
Hohn et al. Electron Beam Testing and Its Application to Packaging Modules for Very Large Scale Integrated (VLSI) Chip Arrays
US3436651A (en) Electronic method and apparatus utilizing photoemissive means for testing circuit board continuity
US5602489A (en) Switch potential electron beam substrate tester
Golladay et al. Electron-beam technology for open/short testing of multi-chip substrates
US4870344A (en) Method for inspecting integrated circuits or other objects
US4841242A (en) Method for testing conductor networks
Brunner et al. Electron-beam MCM testing and probing
US6369590B1 (en) Apparatus and method using photoelectric effect for testing electrical traces
US5039938A (en) Phosphor glow testing of hybrid substrates
WO2024008309A1 (en) Method for testing a packaging substrate, and apparatus for testing a packaging substrate
EP0498007A1 (en) Method and apparatus for contactless testing
Brunner et al. Bare-board e-beam testing: The charge storage problem
JPS5933996B2 (ja) 未焼結セラミツクの検査装置
Chang et al. Electron Beam Testing of VLSI Packaging Substrates