JPH0792497B2 - 電子ビームを用いたテスト・システム及び方法 - Google Patents

Description

【発明の詳細な説明】 A.産業上の利用分野 本発明は、テスト中の装置の表面に電子ビームを当てる
ことによって、絶縁体上の導体間の電気的接続をテスト
するための、装置と方法に関する。

B.従来の技術 米国特許第4578279号、同第4417203号、同第4415851号
は、すべて基板の電子ビーム・テストの使用に関する。

米国特許第4415851号明細書及び同第4417203号明細書
は、頂部と底部の接続、及び頂部と頂部の接続の両方を
含む回路網のテスト用システムを開示している。これら
のシステムは、２つの電子ビーム・フラッド・ガン及び
１つの走査ビーム・ガンを含む。走査ビーム・ガンは、
テストされる試験片の頂面を走査するために配置され
る。一方のフラッド・ガンは、頂部と底部の接続のテス
トのために底面を照射する。他方のフラッド・ガンは、
頂部と頂部の接続のテストのために頂部を照射する。

米国特許第4578279号明細書は、電子ビーム・テスト技
術を含む電気的テスト技術の使用を記述している。

W.H.ブリュンガー（Bruenger）、F.J.ホーン（Hohn）、
D.P.カーン（Kern）、P.J.コーン（Coane）、及びT.H.
P.チャン（Chang）の論文“Electron Energy Analyzer
for Application in Large Scan Field for Electron B
eam Testing,“Proceedings of the Symposium on Elec
tron and Ion Beam Science Technology,Tenth Interna
tional Conference 1982,The Electrochemical Societ
y,Proceedings,Vol.83−２（1983）,pp.159−169は、第
４図に、電子ビームのターゲットに対して垂直から45度
の角度で順に抽出グリッド、「遅延」グリッド、および
コレクタ・グリッドを有し、コレクタ・グリッドの背後
にセンサおよび光電子倍増管を有する４チャネル遅延フ
ィールド・アナライザを示している。

P.J.フェンテム（Fentem）及びA.ゴピナス（Gopinath）
の論文“Voltage Contrast Linearization with a Hemi
spherical Retarding Analyzer",Journal of Physics
E:Scientific Instruments,Vol.7,（1974）,pp.930−93
3は、その931ページに、第1a図及び第1b図の半球形グリ
ッドの対を示している。そのうちグリッドＢは遅延グリ
ッドである。この論文は、「...中央に試験片を置いて
遅延アナライザを形成する２つの半球形グリッド」と述
べている。第1b図は、遅延グリッドＢの向う側にシンチ
レータ・ケージを示す。シンチレータ・ケージに関し
て、この論文は、「最終的収集は、グリッドの側に従来
型のシンチレータ・ケージを置くことによって達成され
た。」と述べている。

上記の論文では、第1a図に関して次のように述べてい
る。すなわち、グリッドＡは「試験片から放出された２
次電子が外部に引かれるように＋60Vに保たれる。ただ
し、その結果、グリッドＡが若干の電子を収集すること
になる。遅延グリッドの電位が内部グリッドのそれに近
づく時に、半球固体で収集される電流の上昇が観察され
るので、グリッドはＡ遅延グリッド（Ｂ）に印加される
最高の正電位より、少なくとも15V高くなるべきであ
る。」本発明から見て、上記論文の装置には欠点があ
る。まず、２次電子が試料に戻される。第２に、電圧コ
ントラスト特性にピークがない。ピークが望ましいこと
については後述する。第３に、このシステムは比較的小
さい試料にしか適さない。

S.D.ガラディ（Golladay）、H.C.プファイファー（Pfei
ffer）、及びM.A.スチューランス（Sturans）の論文“S
tabilizer Grid for Contrast Enhancement in Contact
less Testing of MLC Module",IBMテクニカル・ディス
クロージャ・ブルテン,Vol.25,No.12（1983年５月）,p
p.6621−6623は、フラッド・ガンと試料との間の負にバ
イアスされたスタビライザ・グリッドを使用する電子ビ
ームによるテストを示している。

米国特許第925764号明細書は、テスト中の装置の上にグ
リッドが位置する電子ビーム・テスト・システムを記載
している。グリッドは、充電を助け、かつグリッドに印
加されたバイアス電圧を切り換えることによって、テス
ト中の装置から２次電子を取り出すために使用する。

C.発明が解決しようとする課題 本発明の方法及び装置によって採用されるプロセスによ
れば、比較的高エネルギーのビームでテストしようとす
る回路を帯電させ、次いで回路網の各点に存在する電圧
を測定するためにより低いエネルギー・ビームを使用す
ることが必要である。

このテスト方法を実際に適用するためには、従来の技術
の所で述べた装置及び方法を越える新しい装置及び方法
が必要となる。具体的には、下記のものが必要である。

１） 適切な電圧コントラスト検出器、 ２） 帯電プロセスを制御する方法、及び ３） 容量結合回路網をテストする方法。

基板の電気的テストを行なう目的では、「適切な」電圧
コントラスト検出器は次のような特徴を有しなければな
らない。

1.帯電網と非帯電網の間のコントラストが良いこと、す
なわち良好な電圧コントラスト、 2.大型走査域との物理的整合性、 3.大型基板全体で均一なコントラスト、 4.テスト中の試験片の試料表面に低エネルギー２次電子
が戻らないこと。このような電子が戻ると、パッドまた
はパッド付近のバイア、またはテスト中のバイアの電位
が変わる可能性がある。これは、試験片欠陥検出で誤っ
た指示を引き起こす可能性がある。

D.課題を解決するための手段 本発明の目的は、ツール処理量を高くして、機械的試験
片テスタに比べて試験コストを減少すること、非常な小
さな構造物に拡張できる技術を提供すること、ソフトウ
エア駆動のアドレッシング能力とその固有の柔軟性を使
用すること、及び機械的試料採取によって損傷を受ける
材料を安全にテストできることである。

本発明によれば、回路ノードの電位は、回路網の各ノー
ドによって放出されるエネルギー準位が所定の範囲の２
次電子の量を測定することによって検出する。

本発明によれば、電子ビーム検査システムは下記のもの
を含む。

ａ）その上に導電性エレメントを有する試料に電子ビー
ムを当てる手段、 ｂ）試料上の導電性エレメントを帯電させる帯電手段、 ｃ）試料からの２次電子を加速するために、正の電荷を
発生する（develop）グリッド手段で、 １）ビームと試料の側方に位置する横グリッドと、 ２）試料の上方に位置する抽出グリッドを含むもの、 ｄ）試料上で発生した２次電子をビーム及び試料から離
れて横方向に横グリッド手段に向かって偏向させるため
の、電界を、横グリッド手段に隣接する、試料の上方に
発生させるために負の電荷を発生させるエレメントを含
む、試料の上方に位置する偏向手段。

ある代替装置は下記のものを含む。

ｅ）２次電子のうちより低いエネルギーのものを偏向さ
せる手段と、 ｆ）試料からの２次電子のうちより低いエネルギーのも
のをトラップして、試料をより低いエネルギーの電子か
ら保護する手段。

別の代替システムは下記のものを含む。

ｅ）電子を吸引する吸引手段で、試料の側方、横グリッ
ド手段の下方に位置し、正に帯電して低エネルギーの２
次電子を捕捉するもの。

別の代替装置は下記のものを含む。

ｅ）出力を有し、帯電ビーム手段によって試料を帯電さ
せる間に帯電レベルを検出するための検出手段、 ｆ）入力を有し、入力に応答して帯電ビーム手段を遮断
して、試料の帯電を停止するための遮断手段、 ｇ）ピーク電圧を検出するためのピーク検出手段、及び ｈ）遮断手段の入力端に接続された出力端を有し、ピー
ク検出手段の出力端と検出手段の出力端に接続された入
力端を有する、ピーク電圧の検出後に遮断手段を動作さ
せて、帯電ビームを遮断する（blank）ための比較手
段。

本発明の他の代替実施例は、電子ビーム検査システムを
含み、このシステムは下記のものを含む。

ａ）その上に導電性エレメントを有する試料に向かう電
子ビーム、 ｂ）試料上の導電性エレメントを帯電させる帯電手段、 ｃ）試料からの２次電子を吸引するための正の電荷を発
生するグリッド手段で、 １）ビームと試料の側方に位置する横グリッドと、 ２）試料の上方に位置する抽出グリッドを含むもの、 ｄ）出力を有し、帯電ビーム手段によって試料を帯電さ
せる間に帯電レベルを検出するための検出手段、 ｅ）入力を有し、入力に応答して帯電ビーム手段を遮断
して、試料の帯電を停止するための遮断手段、 ｆ）ピーク電圧を検出するためのピーク検出手段、及び ｇ）遮断手段の入力端に接続された出力端を有し、ピー
ク検出手段の出力端と検出手段の出力端に接続された入
力端を有する、ピーク電圧の検出後に遮断手段を動作さ
せて、帯電ビームを遮断するための比較手段。

本発明のさらに別の態様は、物理的な接触なしに絶縁材
本体上の導体の電気的接続及び短絡をテストする方法を
含む。この方法は下記のステップを含む。

ａ）低電流の非集束フラッド電子ビームを本体の広い表
面に当て、同時にフラッド・ビームとは逆の極性の帯電
をもたらすために所定のエネルギーを有する別の収束プ
ローブ電子ビームを探査しようとする本体の別の領域に
当てるステップ、 ｂ）電子ビームを発生させて、導体からの２次電子放出
を起こさせるステップ、 ｃ）所与の電位にない接続部の存在を検出するステップ
を含み、 これによって、どの点で電荷を生成する際場合でも、容
量結合の影響が最小になる。

本発明のさらに別の態様は、絶縁材本体上の電気的接続
及び短絡をテストする方法に関するもので、テストしよ
うとする回路網（ネットワーク）の全体を、グループ内
の各回路網が互いに強く結合しないような形でグループ
に分けるものと仮定する。前記方法は下記のものを含
む。

A.グループ１内の前記接続に関して完全なグループ内テ
ストを実施して、グループ１内の回路網上のすべての開
路、及びグループ１内の網（ネット）間のすべての短絡
を発見する。グループ内テストは下記のように実施され
る。

（１）回路網１の各ノードを読み取る。その際、ステッ
プ１で回路網が帯電していると判明した場合、短絡が検
出される。

（２）前記回路網のあるノードを帯電させる。

（３）前記回路網の各ノードを読み取る。

（４）グループ１のすべての回路網について、ステップ
（１）〜（３）を繰り返す。その際、ステップ（３）で
あるノードが帯電していないと判明した場合、開路が検
出される。グループ内のすべての網に対するステップ
（１）〜（３）のシーケンスが、完全なグループ内テス
トを構成する。

（５）グループ１の回路網を放電させる。

B.グループ２についてステップ（１）〜（５）の完全な
グループ内テストを実施する。

（６）グループ１内の回路網を読み取る。その際、帯電
電圧にあることが判明したノードはグループ２のある網
に短絡している。

（７）グループ２を放電させる。

C.グループ３について完全なグループ内テストを実施す
る。

（８）グループ１及び２内の回路網を読み取る。その
際、帯電電圧にあることが判明したノードはグループ３
のある網に短絡している。

（９）グループ３を放電させる。

D.ステップＢ及びＣにおけるこのパターンを、グループ
１からグループＮ（ただしＮは整数）までの各グループ
について繰り返す、 （10）最後のグループＮについて、グループＮの完全な
グループ内テストを実施する。

（11）グループ１ないしグループＮ−１内の回路網を読
み取る。その際、導体回路網上の電荷蓄積を可能な限り
最大限に利用して、容量結合による起因する誤った読取
りを防止することにより、テスト時間を最短にする。

E.実施例 大領域電圧コントラスト検出装置 第1A図は、その上に複数の導電性エレメントを有する試
料10（テスト中の装置）に当てる電子ビーム21と共に使
用するようになった電圧コントラスト検出器を示す。試
料10は支持物９上に載せる。チャンバ壁60は接地電圧に
ある。

第1B図は、第1A図のシステムの分解透視図である。第1A
図及び第1B図の検出器は、当業者には理解されるよう
に、第２図のシステムに含めるようになっているが、解
り易くするために第２図では省略してある。この装置の
全体的な目的は、２次電子を効率的に収集することであ
る。収集される電子は、もっぱら中間の範囲のエネルギ
ー準位に属するものである。中間の範囲のエネルギー準
位以下にあるほとんどの低エネルギー電子は、検出器の
戦略的に配置された部分によって生成される静電界によ
ってはね返される。

ほとんどの高エネルギー電子、すなわち後方散乱電子
は、開放グリッド構造を通過し、検出装置を出てチャン
バの壁に当り、そこでグリッド構造によってトラップさ
れる。

第1A図のビーム21は、試料10（試験片）上の導電性エレ
メントを帯電させる。

抽出グリッド 試料10の上方にその上面に平行に、下側抽出グリッド11
及び上側抽出グリッド12から成る平行な抽出グリッドの
対11及び12を積み重ねる。下側グリッド11は試料10に対
して正の電位にバイアスされて、試料10から放出される
２次電子を加速する。グリッド11に必要な比較的高い電
圧は、低電圧V12に保たれたグリッド12が存在する場合
以外は、１次ビーム21を偏向させる望ましくない効果を
もつ。V12は、グリッド12が１次ビーム21に対して許容
できるほどの小さな影響を持ち、同時にグリッド11の影
響をグリッド12と試料との間の空間に限定するように、
選択することができる。グリッド11は試料10に対して正
の約20〜50ボルトである電圧V11にあり、このため２次
電子が試料から効率的に抽出される。電圧の値は、試料
の幾何形状（特に寸法と導体間の間隔）に応じて選ばれ
る。

方形２重グリッド・セット ビーム21と試料10の側方、試料10とグリッド11、12の上
方に横グリッド15及び16を含む、試料10からの２次電子
を吸引するための手段がある。横グリッドのセット15及
び16は、正負のグリッド15と16から成るいくつか（４
つ）の方形２重グリッド・セットを含み、これらのグリ
ッドは電子ビーム21の周りに同心状に配置され、正方形
の電子ビーム標的、すなわち電子ビーム21によってテス
トしようとする試料10の４辺の周りと上方にある。負に
帯電した頂部反発グリッド17は、試料10の上方にそれと
平行に配置され、ビーム21が通過する開口が設けられて
いる。外観に反して、電極（グリッド）14、15、16及び
17の設計は、半球ドーム部分の形状に近似させる必要は
ない。正の吸引グリッド15はそれぞれ試料10に面し、僅
かに正の電圧がそれに印加されている。どの場合も、正
の吸引グリッド15の背後には、第２グリッド16があり、
これは負にバイアスされ、低エネルギーの２次電子をは
ね返すための遅延グリッドとして働いて、この２次電子
が２次電子変換器22に達するのを防止することができ
る。各変換器は、２次電子用のセンサ18と光電子倍増管
20を含む。センサ18は２次電子を加速するシンチレーシ
ョン・センサで、加速された電子のエネルギーを、光電
子倍増管20が受ける光子に変換する。（グリッド16は、
このシステムの設計から省略することも接地することも
できる。正常動作では、これを使用する必要はないが、
その電圧を調整して、方形２重グリッド・セットを特定
のシステムに合わせてチューニングすることで、性能の
最適化が可能となる。） シンチレーション・センサ シンチレーション・センサ18は各遅延グリッド16の背後
にあり、２次電子に応答して光電子倍増管20を活動化さ
せる。この２次電子は吸引グリッド15及び対応する遅延
グリッド16を通過することができる。

２次電子の偏向 排除された低エネルギー電子が十分な横方向の運動量、
すなわち試料10の上方の空間の側方に向かう運動量を有
し、このため、この電子が試料上に落ちて誤った読取り
を起こすことがないことが、本発明の重要な特徴であ
る。２次電子が試料10とグリッド11から出発した後、途
中でグリッド12を通過し、そこを離れる時、試料10の状
態を示す所定のエネルギー準位の２次電子は、方形吸引
グリッド15とそれぞれ対応する吸引グリッド15に平行な
遅延グリッド16とから成る４つの傾斜したグリッド・セ
ットを通過することになる。グリッド15及び16の他に、
このシステムの装置は、ビーム21及び試料10の２次電子
を側方に偏向させるための、負に帯電したエレメントを
含む。２次電子を偏向させるためのこれらの手段は、グ
リッド15と、試料10の上方の電子ビームの周りの空間を
覆う頂部反発グリッド17との間に、三角形グリッド14を
有する。グリッド17は試料10の平行に延び、ビーム21を
通過させる開口を有する。

三角形グリッド 隣接する吸引グリッド15と遅延グリッド16のセットの間
には、いくつか（４つ）の三角形状の反発グリッド14が
あり、これはグリッド15に対して完全に負の電位を有
し、電子を反発して吸引グリッド15の方へ向かわせる。
吸引グリッド15と三角形反発グリッド14は、負に帯電し
た頂部グリッド17（これも電子を反発する）と共に、試
料10の上方に電界を形成する。グリッド14及び17は、負
の反発用電界パターンを作り、この電界パターンは、吸
引グリッド15の正電荷とあいまって、中間エネルギー電
子を吸引グリッド15の方へ偏向させ、同時に低エネルギ
ー電子を下向きに試料10の方へ戻す働きをする。これら
の電子が実際に試料10に戻ることは、グリッド13、14、
15、17及び試料10で画定される空間の周辺に位置する円
筒状グリッド13に対する、正バイアスによる電子の吸引
による横方向の外向きの力によって防止される。

円筒状誘引グリッド 方形グリッド15の三角形グリッド14の後端10の下に、吸
引グリッド15近くの空間から落下して戻るすべての低エ
ネルギー２次電子を収集するための、正電位を持つ円筒
状吸引グリッド13がある。円筒状グリッド13は電子ビー
ム21と同軸である。

三角形グリッド14と方形グリッド15の正確な数は重要で
はなく、実際、理想的にはそれぞれ数が多い方が信号の
均一性の点でよいが、三角形グリッド14の電圧の方が高
いことが、電圧応答−時間応答曲線でピークをひき起こ
すので重要である。これとは逆に、多くの追加の負に帯
電したグリッドのない従来の設計では、電界をゆがめて
中間エネルギー準位の２次電子を周辺から遠ざけて、シ
ンチレーション・カウンタ18の方へ向かわせるので、平
坦なより低い電圧曲線が生じる。

中間エネルギー電子を対応する２次電子変換器22のカウ
ンタ18に向かせ、かつ、後方散乱した電子はグリッド1
6、19、23で画定されたチャンバのグリッド壁を通過さ
せるため、グリッド19及び23にバイアスがかけられる。
グリッド19及び23は互いに電気的に絶縁され、第５図に
示すように、検出器電圧応答曲線が最適になるように個
々にバイアスを調整される。

応答曲線が鋭いことは、帯電した回路網と帯電しない回
路網の間のコントラストを改善するので重要である。採
用した技術は、狭いエネルギー準位の範囲にある２次電
子のみを選択するものである。というのは、エネルギー
があまりに高い、またはあまりに低いものは、方形グリ
ッド15を通過してシンチレータ18で検出されるのに適し
た範囲の運動エネルギーを持たないからである。

第1B図は、検出器全体の分解透視図である。ベース８
は、グリッド・フレーム台99を支えており、グリッド・
フレーム台99は、抽出グリッド11及び12を保持するフレ
ームを保持する。円筒状吸引グリッド13はベース８上に
支持されている。第２グリッド16は三角形グリッド14の
間にある。正の吸引グリッド15はグリッド16の背後にあ
り、したがって第1B図には見えない。グリッド19及び23
は、第２グリッド16の１つの右にある。電子ビーム用の
孔を有する頂部反発グリッド17は、構造物全体の頂部に
ある。

グリッド13、14、15、16、17及び19の特定の構造は、試
料10を離れるときに中間すなわち所定の範囲の運動エネ
ルギーを持つ２次電子を選択するという概念の実施態様
を示すものであることを理解されたい。この実施態様の
基礎となる概念は、低エネルギーの電子を下向きに反発
し、次いで試料10の側方に偏向させて外側へ吸引するこ
とである。同様に、高エネルギー準位の２次電子は、試
料10のずっと上方の接地表面に渡される。受入れ可能な
中間エネルギー準位の２次電子は、側方に反発され、グ
リッド15及び16を経てセンサ18に吸引される。実用上の
理由のため図ではグリッド15及び16は方形にしてある
が、グリッド15及び16によって中間エネルギーの２次電
子を収集し、それをグリッド14及び17によって偏向させ
るという要件に適合した他の多くの形状にしてもよいこ
とは明らかである。グリッド13も同様に、低エネルギー
準位を持つために試料10の方へ戻る２次電子を吸引して
収集する横グリッドをもたらすものである限り、円筒状
以外の形でもよい。

電子ビーム検出システム 第２図は、第1A図及び第1B図の装置が取り付けられる、
電子ビーム検出システムの全体の構成を示す。この装置
は、図示の便宜上及び下側の細部の説明がわかりやすい
ように簡略化してある。エレメントの組立ては、当業者
ならよく理解できるはずである。電子ビーム真空カラム
50の１端に電子ビーム・プローブ・ガン52が設けてあ
る。環状コイルを含む集束レンズ・システム54は、ガン
52から放出されるビーム21を集束するために使用する。
偏向発生／ビーム・オン・オフ制御機構58で動作する偏
向コイル56は、ビームの方向を制御するために使用す
る。この電子光学装置は、当技術分野で周知の走査電子
顕微鏡のそれに似ている。

チャンバ壁60を備えた処理用真空チャンバ７は、テスト
する試料10の自動操作用のロック・ポート64の付いた装
入ロック62を有する。装入機構66を使用して試料10を受
け取り、それを装入ロック62の所でキャリアの上に載せ
て、移送テーブル70に移動する。圧縮空気などの機械的
移送機構で、サポート９上の試料10を移送テーブル70か
ら試験片テーブル72上に移動する。テーブル72は、ビー
ム軸21に垂直な面でＸ−Ｙ方向に選択的に移動可能で、
ビーム偏向フィールド中で試料10の所定の部分で次々に
位置決めする。テーブル72は、試料10の底側を露出させ
るのに十分な大きさのポート74を有す。テスト終了後、
試料10を逆の順序で装入ロック62に移し、これによっ
て、ロック・ポート64が持ち上がった時、前にテストし
た試料をチャンバ７から除去し、テストしようとする新
しいプローブをチャンバ７に装入する。装入、排出、及
びテーブル72の移動は、命令を試験片操作（テーブル装
入／排出）制御装置80に供給する電子システム制御装置
78で制御する。移送動作及びポート・アクセスの（全テ
スト手順と整合した方法による）電子式制御は、当技術
分野で周知である。このような技術は、半導体リソグラ
フィでも周知である。システム制御装置78及び制御装置
80の特徴は、現況技術の範囲に含まれる既知のものであ
る。

第２図のシステムは、２つの電子フラッド・ガン、すな
わち上側フラッド・ガン82及び下側フラッド・ガン84を
有する。ガン82及び84は選択的に作動されて、様々なテ
スト手順中に、試料10の当該の上面及び底面を帯電させ
る。

第1A図に示すように、カラム50内に２次電子変換器22が
設けてある。２次電子の放出は、プローブ・ビームによ
る走査、すなわちガン52から発生する「読取り」ビーム
21による走査の結果起こり、第４図に詳しく示すよう
に、それを変換器22で検出して、線87を介して信号プロ
セッサ86の入力端に出力信号を供給する。プロセッサ86
から得られる出力信号は、ディジタル形に変換されて、
欠陥検出のため線88を介してシステム制御装置78に供給
され、実時間モニタ（図示せず）でその表示または記憶
あるいはその両方を行なうことができる。さらに、第４
図に関して説明するように、信号プロセッサ86は信号を
測定し、これを所定の値と比較し、遮断信号を線35を介
して制御機構58に供給する。

操作に際しては、入力データがシステム制御装置78に供
給され、システム制御装置78が試料10のテストしようと
する点のアドレス、及びテストしようとする各点が電気
的に連続している場合に期待される出力信号を供給す
る。制御装置78は、露出（オン／オフ）の制御に関する
追加の信号を線90を介して遮断制御電極91に供給するた
めに、信号を線89を介して偏向発生／ビーム・オン・オ
フ制御機構58に送る。ビームの遮断については、後で第
４図の回路の説明の際に述べる。

制御装置78はまた、フラッド・ガン82または84のどちら
を作動させるかを、電子ビーム・リングラフィ技術で周
知のように、電子ビーム21に対して適切な順序で選択す
る。制御装置78からの線97は、信号プロセッサ86中の増
幅器29の利得制御入力を調節する。線92は、制御装置78
からの、第４図に示すようなプロセッサ86中の電位差計
の制御機構を調節するための入力を、調節可能ヒステリ
シス回路32に供給する。第４図に示すように、線88は、
プロセッサ86中のディジタイザ93の出力を制御装置78に
供給する。

線35は、信号プロセッサ86からのビーム遮断出力を、ビ
ーム遮断線90を動作させる前記の制御機構58に供給す
る。制御機構58はまた、偏向コイル56内の電流を調節す
ることによって、プローブ・ビーム21の偏向を制御す
る。

どちらかのフラッド・ガン82または84を活動化させて、
試験片の１つの表面を帯電させるが、実施しようとする
テストに応じて、オフにしたり、オフにしなかったりす
る。下側フラッド・ガン84を使用して、試料10の上面か
ら底面まで延びる導体を有する回路網をテストする。こ
のモードでは、次にプローブ・ビームすなわち読取りビ
ーム21を、試料10上面の導体部分全体にわたってベクト
ル・モードすなわちラスタ・モードで、制御装置78によ
って供給されるアドレスまで走査する。読取りビーム21
は、試料10の表面から２次電子を発生させ、放出される
２次電子が変換器22で検出される。

第４図で、変換器22（左上）の出力は、ケーブル87を通
って信号プロセッサ86に移り、ここで増幅され、ディジ
タル化され、基準と比較されて、線88及び35上に、それ
ぞれディジタル及びビーム遮断出力を生成する。これに
ついては後でさらに詳しく述べる。

このシステムの他の細部は、関連の米国特許第4417203
号明細書を参照すればさらに理解できる。上記特許の全
部を引用により本明細書に合体する。

電子ビームによる導体の帯電を制御する方法と装置 （前記の関連米国特許第4415851号明細書及び同第44172
03号明細書に記載されている）基板の無接触電気テスト
の技術は、適切なエネルギーの集束電子ビームによる導
電回路網上での電圧の発生を利用したものである。次
に、これらの電圧を、他の電子ビームと適当な電圧コン
トラスト２次電子検出器を使って読み取ると、基板内の
短絡および開路が検出できる。

テスタを適切に機能させるため、すべての回路網が指定
した電圧に確実に、かつ再現可能に帯電できるように、
帯電過程を制御しなければならない。というのは、帯電
不足だと帯電した網と帯電しない網の間のコントラスト
が低下し、その適切な区別ができなくなるからである。
過剰帯電は、もっと重大な問題となる。というのは、自
動高速テスタで必要なように、回路網が急速に（数ミリ
秒）帯電するような帯電用ビームの電源と電圧を選定す
ると、数100ボルト以上に帯電する可能性があるからで
ある。過剰帯電は、帯電用ビームを偏向させるのに十分
な大きさの電界を発生させ、これによってアドレッシン
グ・エラーを引き起こすことがある。電圧コントラスト
に不可欠な低エネルギー２次電子に対するこのような電
界の影響はさらに悪い。このため、中程度に過剰帯電し
た網でも、隣接網の読取りが妨害されることがある。帯
電を制御する問題の困難さは、処理量の高いツールで
は、基板の移動なしに100mm×100mmの基板全体が電子ビ
ームによってアドレス可能なことが不可欠であるという
事実によって倍化する。このような大きな面積にわたっ
て完全に均一な応答を有する電圧コントラスト検出器を
設計することは、非常に困難なので、帯電制御方法は、
検出器が非均一であっても有効でなければならない。

この制御方法は、第1A図の電圧コントラスト検出器と共
に使用される、特定の信号分析法から成る。この検出器
は次の特性を有する。

1.テスト点の電圧の関数としての検出器応答は、検出器
中の各種グリッドの電位の調節によって選択できる特定
の電圧で、強いピークを示す。

2.ピークに対応する電圧は、試料全体にわたって定数±
１ボルトである。

網の電位は帯電ビームによって増大するので、検出器
は、第３図に示すような曲線をたどる。

第４図に示す信号プロセッサ回路86は、光導波管27を介
して光電子倍増管20に結合されたシンチレーション・セ
ンサ18から成る変換器22に応答する。光電子倍増管20は
ケーブル87で加算増幅器29に接続される。回路86は、制
御機構58に、制御機構58を介して線90と電極91に通ずる
線35によって、電子ビーム21を自動的に遮断させる（出
力Ｅが線35上で立ち上がる時、ビーム21による試料10の
帯電を終了させる）。

２次電子変換器22は、センサ18及び光電子倍増管20を含
む。センサ18は、第1A図に示すように光電子倍増管20に
送られる光を発生する。

第４図は、第２図の信号プロセッサ86の詳細を示す。光
電子倍増管20の出力端は、ケーブル87を介して、通常の
やり方でプロセッサ86内の１組の加算増幅器29に接続さ
れている。増幅器29の出力端は、ケーブルＡを介して、
フィルタ回路30に接続されている。フィルタ回路30は線
Ａからの入力を濾過したものを線Ｂに供給する。はケー
ブル87上の組み合わせされた検出信号が、ピーク値か
ら、第５図でΔＶで示すある調節可能な量だけ下がると
（すなわち第４図の出力端Ｃでピーク電圧以下に下がる
と）、ビーム21は線35上の信号によって遮断される。フ
ィルタ30の出力線は、ケーブルＢを介して、ピーク検出
器31の入力端と比較機構33の負入力端に接続されてい
る。ピーク検出器31の出力端は、線Ｃを介して、（電圧
分割器と電位差計を含む）調節可能ヒステリシス回路32
の第１入力端に接続されている。ヒステリシス回路32の
出力端は、比較機構33の正の入力端に接続されている。
前記のように、比較機構33の負の入力端はフィルタ30か
らの線Ｂに接続されている。比較機構33は、第５図のよ
り正の電圧Ｅを供給するように接続され、第５図の上側
の曲線で示すように、十分な帯電が起こった後、時間Tc
で電子ビーム21を遮断する。第５図は信号Ａ〜Ｅの電圧
の経時変化を示すが、入力信号Ａ（複合信号として示
す）は線Ａを介してフィルタ30を通過する。フィルタ30
は信号Ｂを生成し、信号Ｂはピーク検出器31、比較機構
33およびディジタイザ93に供給される。ピーク検出器31
の出力信号Ｃは、調節可能ヒステリシス回路32で減衰さ
れ、その出力Ｄが、比較機構33でフィルタ30からの元の
入力信号Ｂと比較される。入力信号Ｂが、第５図の時間
Tcで修正ピーク値以下に落ちると、比較機構33は、出力
Ｂが出力Ｄの値に近いことを検出し、したがって、第５
図に示すような正の値の出力信号Ｅを発生させるように
その状態を切り換える。出力信号Ｅの正の値は、制御機
構58への線35上に出力を生成し、制御機構58はそれに応
答してビーム21を遮断する。比較機構の出力Ｅの一部を
調節可能ヒステリシス回路32の右端の他の入力端Ｅにフ
ィードバックすると、入力信号Ａ上のノイズにもかかわ
ず、比較機構33の出力が確実にラッチ・アップできる。

この帯電制御法を実施したところ成功した。この結果、
ΔＶの様々な設定について試料をテストする間に、自動
的に制御された帯電曲線が得られた。

この帯電制御法は、先に考察したどの代替法にも勝るい
くつかの重要な利点を有する。

1.すべての回路網は、表面形状、汚染、検出器の不均一
性などによる絶対信号レベルにおける不可避の変動にも
かかわらず、同じ電圧に帯電する。

2.網が順次読み取られる時、最大信号を生成する電圧が
各網にかかる。

3.すでに帯電した網に対して帯電を試みた場合、フィー
ドバック信号が直ちに減少し、ビームは数マイクロ秒内
に遮断されて、過剰帯電を防止する。

4.高い処理量の応用例に適した簡単なハードウエアで実
施できる。

容量結合された回路網のテスト方法 このテスト法は、
適切なエネルギーの電子ビームを使用して、導体回路網
のノードを帯電させ、次に電圧コントラスト２次電子
（S.E.）検出器と組み合わせた第２ビームでそれを読み
取って開路（開いた回路）及び短絡（短絡した回路）を
検出するものである。

（上記に引用した）米国特許第4417203号明細書に記載
されているように、このテスト手順は、網のノードを帯
電させ、他のすべてのノードを読み取って連続性を検証
し、次の網に進むものである。帯電の前に網を読み取
り、帯電していたと判明した時、短絡が検出される。

複雑な基板で比較的高い処理量が可能かどうかは、主と
してこのテスト法に固有の効率に依存する。基板上の電
荷蓄積を活用するということは、全テスト時間が、各点
が他のすべての点に対してテストされる機械的プロービ
ングの場合のように、N²ではなく、テスト点の総数Ｎに
比例して増加することを意味する。

この方法で解決される問題 （上記に引用した）米国特許第4417203号明細書に記載
されている方法では、第６図及び第７図に示す基板中の
回路網の容量結合に起因する問題が残っている。基板上
の１つの回路網を電子ビームで所与の電位に帯電させる
と、隣接する他の回路網の電位に影響が及ぶ可能性があ
る。実際の基板では、この結合はしばしば、回路網が実
際には短絡していないのに互いに短絡しているかのよう
に見えるほど強い。また、このような結合は、回路網に
おける開路の検出を妨げるほど、強くなることもある。

言い換えれば、容量結合によって提起される問題の解決
がなければ、このような条件での電子ビームによる連続
性テストには限界がある。

後述の本発明によるテスト方法では、電子ビームを使っ
て、容量結合された回路網の開路及び短絡テストが可能
になる。この電子ビーム・テスト法は、実際には基板中
のいくつかの静電容量の比で決まる電圧を測定して、間
接的にのみ開路と短絡を検出する。

第６図で、基板67中に線68を埋め込んだセラミックなど
の絶縁材料の基板67を考察する。線68は、ノード94と98
の間に開路（中断部）69を有する、ノード94と98の間の
回路網の一部である。ノード94を電圧V₉₄に帯電させた
場合、点98の電位は、下記の式で示すように、直列静電
容量Csと接地静電容量Cgによって決まる。

上式で、Csは直列静電容量 Cgは接地静電容量である。

開路69を確実に検出するには、次のことが必要となる。

V₉₄がV₉₈よりはるかに低い、または すべての開路についてCsがCgよりはるかに低い。

多数の回路網を有する複雑な基板では、テスト時間を短
縮する点から、基板上の電荷蓄積を活用するテスト法を
採用することが望ましい。

最初に、基板上のすべての回路網を、均一電位にする。
この電位は、便宜上公称０ボルトに選択できる。当技術
分野で周知のように、これは、例えば導体と基板を正に
帯電させるようにそのエネルギーを選択した電子ビーム
で基板を走査するなど、多くの方法で達成できる。正の
帯電は、基板の上方にあるそれと平行なグリッドに印加
される電圧で制御できる、自己制限プロセスである。

回路網内の連続性は、回路網のノードをある電位に帯電
させ、次に他のノードを読み取って、それらが同じ電位
にあることを確認することによって検証する。回路網間
の短絡は、前記の帯電・読取り手順を実施する前に、各
回路網の第１ノードを読み取ることによって検出する。

ビームで帯電させる前にノードが帯電電位にあることが
判明した場合は、そのノードは前に帯電した回路網に短
絡しているはずである。テストが進むにつれて、より多
くの回路網が帯電電位に帯電される。

これらの各網の静電界は、網間の直接容量結合に依存す
るある範囲で、テストしようとする残りの帯電していな
い網の電位に影響を及ぼす。容量結合に起因する電位の
増大は、電子ビームによる実際の電荷注入に起因するも
のと区別できない。

第７図には、絶縁基板95上の網１〜Ｎ＋１が、示されて
いる。Ｎは、大型多段チップ・モジュールで典型的なよ
うに、10000とする。

網１〜Ｎはテストが済み、電圧V₁に帯電したままである
と仮定し、網Ｎ＋１の最初の読取りを考える。この網
が、既にテスト済みのＮ個の網のすべてに対して絶縁さ
れている場合、その電位V_N+1はやはりV₁よりはるかに低
いはずである。

［しかし、 上式で、網Ｎ〜１はそれぞれ直列静電容量CSによって網
Ｎ＋１に結合されていると仮定する。したがって、次の
ことが必要である］ Ｎが10000程度の場合、Ｎ＊（Cs typ）はCgよりはるか
に小さい。

これは、必ずしもあらゆるタイプの基板で守られない厳
しい要件である。

本発明のこの態様は、様々なタイプの基板を首尾よくテ
ストする技術である。どの技術を使用するかは、特定の
種類の基板の比Cs/Cgに依存する。まず、Cs/Cg比が１程
度の典型的な回路網と比較的小さな接地静電容量の間の
高度の結合の場合の方法を説明する。

CS/CGが１程度の強結合回路網を有するパッケージのた
めのテスト方法 第８図では、全網をまずフラッド・ビームで帯電させ
る。網を個別に集束ビームで放電させる。網内の連続性
を、他の網ノードを読み取ってそれらが全て放電したこ
とを確認することによって検証する。それから次の網を
読み取る。読取り値が低い場合、既に放電された網に短
絡している。次に、網を放電し、このようにしてテスト
を続ける。

第８図は、基板40内に対応する回路網の導体ノードＡ及
びＢを有する、基板40から成る基板パッケージ構造の概
略図である。このテスト方法では、基板40の上端からの
集束プローブ・ビーム38と基板40の下方からの非集束フ
ラッド・ビーム39を使用する。プローブ・ビーム38のエ
ネルギーは、ノードＡ及びＢが、頂面の抽出グリッド41
の電位によって決まる正の電圧に帯電するように選択さ
れる。ビーム38のビーム電流は、数10ミリ秒で正の平衡
電位に達するように選定する。ノード（例えば、Ａまた
はＢ）の電位は、１ミリ秒程度の短パルスを使用して、
大きな帯電なしに、このビームによって読み取ることが
できる。前記のIBMテクニカル・ディスクロージャ・ブ
ルテン所載のガラデイ他の元の方法では、まずすべての
ノードを、基板40の下にある下側スタビライザ42の電位
で決まる負の電圧V₁に帯電させる。続いて、フラッド・
ガン39を遮断する。次に、最初の網Ｂを集束ビーム38で
放電させる。網Ｂ内の連続性を、他の網・ノードを読み
取ってそれらがすべて放電したことを確認することによ
って検証する。それから次の網Ａを読み取る。読取り値
が低い場合、既に放電された網に短絡している。次に、
網を放電し、このようにしてテストを続ける。

しかし、今説明した方法は、回路網間の容量結合には弱
い。この結合を、特定の種類の基板について、第９図と
第10図の範囲軌跡で示す。この軌跡は、電子ビームがパ
ッケージ試料上のノードに起こった時の電圧コントラス
ト信号を示す。パルスの高さは、網上の電圧に大体比例
する（より負のノードはより大きなパルスを生成す
る）。

実験EXP.1に関して第９図に示すように、本発明によれ
ば、より高いパルス45は、第８図の網Ａがフラッド・ガ
ン39で帯電された電圧に相当する。容量結合した隣りの
網Ｂが放電した後、網Ａを再度読み取り（第９図に示す
２つの連続読取り値のうち２番目、右端）、より小さな
パルス46を生成する。実験中の２つの網における電位を
第９図に示す。この場合、網ＡとＢは互いに短絡してい
るという誤って結論が出ることになるが、実際にはこの
例では、この類似の電位はもっぱら容量結合Csによるも
のである。

回路網減結合に関する重要なアイデアは、テスト中の第
１の回路にある電子ビームを、また第１の回路に容量結
合された他の回路に別の電子ビームを同時に当てること
である。ビーム・パラメータを適切に設定した場合、結
合した回路はそれらが互いに短絡していないかぎり、様
々な電圧に励起することができ、これによって連続性の
テストが可能になる。この一般的アイデアは、基板の種
類に応じて様々な方法で適用できる。第８図のチップ・
パッケージでは、全回路網をガン39でフラッド・ガン照
射する別のテスト方法を採用して、減結合を達成し、同
時に個々の網Ａ及びＢを集束ビーム38でテストすること
ができる。フラッド・ガン39からの電流を十分に低く選
択する場合、ある時間t1の間、プローブ・ビーム38とフ
ラッド・ビーム39を同時に当てることにより、網Ａは依
然として正に励起される。この値のフラッド・ガン電流
で部品上のすべての網を帯電させるのに必要な時間がt2
の場合、t3＝max（t1,t2）として、時間t3の間に両方の
ビームを当てると、１つの網が正に帯電し、残りが負電
圧に帯電することになる。第10図は、この方法で達成し
た減結合を示す。網Ｂの放電中にフラッド・ガンがオン
である点以外は、EXP.1と同様に、網Ａを、網Ｂの放電
前と放電後に読み取る。このとき、網Ａの連続する２つ
の読取り値47及び48は、区別できない。すなわち、網Ａ
は網Ｂから減結合されている。２つの電圧曲線ＡとＢの
差は、経過時間に比例する。

EXP.1の特定のパッケージでは、この基板内のすべての
回路網は底面への接続部を有するので、底面のフラッド
・カン照射で減結合を達成することができる。別法とし
て、当業者には自明なように、上面フラッド・ガンを用
いてこの方法を実行することもできる。

第９図の方法のステップは下記の通りである。

Ａを読み取る Ｂを放電させる Ａを読み取る 第10図の方法のステップは下記の通りである。

Ａを読み取る Ｂを放電させる （フラッド・ガンをオンにする） Ａを読み取る 第10図の新しいテスト法は、前述のように各網を放電
し、次いで他のすべての網を読み取って、（非重複を考
慮して）放電した網への短絡があるかどうかテストする
ものである。従ってテスト時間はN²に比例する。ただし
Ｎはテストしようとする網の数である。このタイプのパ
ッケージで回路網の数が比較的少ない（約200）場合
は、なお実行可能な方法があり、使用して成功してい
る。

大型パッケージでは網数が多過ぎるので、この方法は実
用的ではなく、従って、異なったテスト方法を使用し、
容量結合の問題を異なった方法で解決する。

CS/CGが約1/10,000の弱結合ネットワークを有するパッ
ケージ用のテスト法 大型パッケージでは、前記のより小型のパッケージより
100〜500倍も多くの回路網が存在する。前記の新しいテ
スト法によるテスト時間はN²と共に増加するので、この
アプローチは、妥当な処理量のパッケージには実用的で
はない。したがって、パッケージ基板上の電荷蓄積を活
用してテスト時間を減らすテスト法が必要である。この
場合に、本発明は、これを達成することのできる方法を
提供する。

問題は、第６図の静電容量比の要件を確実に満たすこと
である。幸いに、第６図と第８図では、幾つかのパッケ
ージ設計がこれを達成する方法を提供する。例えば、基
板は、厚く金属被覆した面43（電力面43とスイッチ44に
ついては第６図と第８図で同じ数字を付ける）を含み、
これは完成した機能モジュール内で各種電源電圧を接続
される。すべての網を、このような電力面43に強く結合
する。１つまたは複数の電力面43（それぞれ基板67及び
40にある）を好都合なある電圧に保つ場合、例えばスイ
ッチ44を閉じて接地する場合、第６図のCgが著しく増加
する。電力面43が他の網間の部分的静電シールドとして
働き、このため静電容量Csが同時に減少するという追加
の利点がある。

電力面43の電圧の制御は、（当業者には理解できるよう
に）パッケージ底面の大型出力パッドの１つに物理的接
触を行なうことによって、最も容易に達成できる。非接
触テスト法が望ましい場合、電力面43の電位は、パッケ
ージ底面のフラッド・ガン／スタビライザ・グリッドで
制御することができる。こうするとすべての他の貫通接
続部が帯電するので、貫通接続部間の短絡は別のテスト
で発見しなければならない。この種の回路網は比較的少
ないので、強く結合されたパッケージ用の前記の基板テ
スト手順の修正版が、この種の限られたテストに使用で
きる。

別の無接触法は、集束ビームと適当な形状のスタビライ
ザ・グリッドを使用して、電力面のノードを照射し、電
位を集束ビームで制御するものである。この場合のテス
ト法は、電力面に物理的接触を行なう場合と全く同じで
ある。

一般の場合 これまで、電荷蓄積法を用いる電子ビーム・テストに対
する適性に大きな違いのある２種の基板のテスト方法に
ついて述べた。強結合網の基板では、Cs/Cgはほぼ１で
あり、電荷電積を活用してテスト時間を短縮することは
できない。接地した内部電力面を持つ大型パッケージで
は、Cs/Cgは1/10000程度であり、電荷蓄積を全面的に活
用することが可能である。これは、例えば10000個の網
を持つ基板では、最後の網は、先行の9999個の網をすべ
て帯電させた状態でテストすることを意味する。

一般に、製品で、中間の場合（Cs/Cgがほぼ10〜1/1,000
程度）に出会うことが予想されるが、次にこの状況で適
用可能なテスト方法を説明する。

セグメント式テスト法 テストしようとする網の部分及び順序が与えられている
場合、誤った短絡が検出され始める前に、どれだけの網
が電荷蓄積法で連続的にテストできるかを実験によって
決定することができる。この数をNsとする。それから、
次の方法によるテストによって、できるだけ電荷蓄積を
使用できるように、テストをセグメントに分ける。テス
トしようとする網はリストの順序通りであると仮定す
る。最初の網を帯電／放電させ、このノードを開路があ
るかどうか読み取り、次の網に進むことによって、最初
のNs個の網をテストする。短絡は、網を帯電させる前に
その網を読み取り、次いでこのノードを開路があるかど
うか読み取るなど、つまり「グループ内」テスト用に電
荷蓄積を使用することによって、検出される。すべての
網１〜Nsをこのようにして「グループ内」テストする
と、すべての網を放電させ、網Ns＋１から始まるＮ個の
網からなる次のグループについて、再びテストを始め
る。新たな特徴は、第２の網グループすべてを「グルー
プ内」テストする時、グループ１〜Nsを再読取りして、
「グループ間」の短絡を発見することである。次に放電
され、第３の網グループについてグループ内テストを実
施し、続いて最初の２グループの読取りを行なう。それ
から、この手順を全部の部分について繰り返す。

先行グループを読み取ることによるグループ内テストと
いうこの特定の方法は、例えば、その代りに後続グルー
プを読み取るように変更できるが、これはこの方法に本
質的な違いをもたらすものではない。現在の所、テスト
動作（読取り／帯電）の回数は、N²/Nsに大体比例す
る。

最短のテスト時間を達成するためには、Nsをできるだけ
大きくすべきであるが、これは、網リストがどういう順
序になっているかによって、すなわち、互いに離れてい
るため、または遮蔽効果のために強く結合されない網の
グループを構成することによって、影響を受けることが
ある。

セグメント式テスト法は、絶縁材料本体上の電気的接続
と短絡をテストする方法であり、導体回路網上の電荷蓄
積をできるだけ多く利用することによって、容量結合に
よる誤った読取りを避けながら、テスト時間が最短にな
る。

１グループ内の回路網が互いに強く結合されないよう
に、テストしようとする回路網の全体をグループに分け
るものと仮定する。

実施すべきステップは次の通りである。

I.グループ１について、完全なグループ内テストを実施
する。

グループ内テストでは、グループ内の回路網上のすべて
の開路、及びグループ内の網間のすべての短絡を発見す
る。

グループ内テストでは次のように実施する。

A.回路網１のノードを読み取る。

B.回路網１のノードを帯電させる。

C.回路網１のノードを読み取る。

回路網２について、ステップＡ〜Ｃを繰り返す。即ち、 A.回路網２のノードを読み取る。

B.回路網２のノードを帯電させる。

C.回路網２のノードを読み取る。

グループ内のすべての回路網について、ステップＡ〜Ｃ
を繰り返す。ステップＡで回路網が帯電していると判っ
た場合は、短絡が検出される。ステップＣでノードが帯
電していないと判った場合は、開路が検出される。グル
ープ内のすべての網に関するステップＡ〜Ｃのシーケン
スが、完全なグループ内テストを構成する。

II.グループ１内の回路網を放電する。

III.グループ２について、完全なグループ内テストを実
施する。

IV.グループ１内の回路網を読み取る。帯電電圧にある
と判明したノードは、グループ２の網に短絡している。

V.グループ２を放電する。

VI.グループ３について、完全なグループ内テストを実
施する。

VII.グループ１と２内の回路網を読み取る。帯電電圧に
あると判明したノードは、グループ３の網に短絡してい
る。

VIII.グループ３を放電する。

このパターンを各グループで繰り返す。例えば、最後の
グループ、グループＮでは、 IX.グループＮについて、完全なグループ内テストを実
施する。

X.グループ１〜Ｎ−１内の回路網を読み取る。

テスト時間を最短にするには、各グループにできるだけ
多くの網を含めることによって、完全なテストを実施す
るために使用するグループの数を最小にすることが重要
である。これは、物理的距離のためまたは静電遮蔽のた
めに強く容量結合されない網をグループ化することによ
って達成される。実際には、グループ当りの網数の限度
は、容量結合による偽のエラーが検出されるまでグルー
プ当りの網数を増加することによって、決定できる。

F.効果 本発明によれば、大型および超大型チップ・パッケージ
型の製品のテストを首尾よく行なえる、電子ビームを使
用する連続性テストの新しい装置と方法が提供される。

【図面の簡単な説明】

第1A図は、本発明の一態様による電子ビーム・テスト装
置で使用する電圧コントラスト検出器の概略図である。 第1B図は、電圧コントラスト検出器の分解斜視図であ
る。 第２図は、第1A図及び第1B図の装置を含めるのに適した
システムの全体図である。 第３図は、網の電位が帯電ビームによって増加する時
の、検出器の応答曲線を示す図である。 第４図は、試料上の接点で所望電圧に達した時、ピーク
検出回路を使用して帯電を終了した電子ビームを自動的
に遮断するための回路図である。 第５図は、第４図の回路におけるいくつかの接続部につ
いての、電圧と時間の関係を表すグラフである。 第６図は、ノードＡに電子ビームを当てた時の、ノード
ＡとＢ間に回路を有する回路網の概略図である。 第７図は、公称直列キャパシタンスCs及び（Ｎ＋１）番
目の網をキャパシタンスCgを介して大地に結合した状態
で、（Ｎ＋１）番目の網に容量結合されたＮ番目の網の
概略図である。 第８図は、試料の上部からの集束試験ビームと、下部か
らの非集束フラッド・ビームを使用する、本発明の他の
態様によるテスト方法を実施するのに適したパッケージ
構造の概略図である。 第９図及び第10図は、回路網間の容量結合を示す範囲軌
跡図である。 ７……処理用真空チャンバ、８……台、９……サポー
ト、10……試料、11、12……抽出グリッド、13……円筒
状グリッド、14……三角形グリッド、15、16……横グリ
ッド、17……頂部反発グリッド、18……シンチレーショ
ン・カウンタ、19、23……グリッド、20……光電子倍増
管、21……読取り用電子ビーム（ブローブ・ビーム）、
22……変換器、27……光導体、29……増幅器、30……フ
ィルタ、31……ピーク検出器、32……ヒステリシス回
路、33……比較機構。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 デヴイド・ジヨセフ・ハツトソン アメリカ合衆国ニユーヨーク州アパラチ ン、ドツグウツド・レーン（番地なし) (72)発明者 ウイリアム・デイー・マイズバーガー アメリカ合衆国カリフオルニア州サン・ホ セ、モンタールバン・ドライブ1507番地 (72)発明者 ジユーゲン・ラツシイ アメリカ合衆国ニユーヨーク州ワツピンジ ャース・フォールズ ヘレン・ドライブ45 番地 (56)参考文献 特開 昭57−196539（ＪＰ，Ａ) 特開 昭59−79167（ＪＰ，Ａ) 特開 昭63−146336（ＪＰ，Ａ) 特開 昭63−43252（ＪＰ，Ａ) 特開 昭58−35854（ＪＰ，Ａ)

Claims (4)

【特許請求の範囲】
1. 【請求項１】その上に導電性エレメントを有する試料に
   電子ビームを導く手段と、 前記試料の上の前記導電性エレメントを帯電させるため
   の帯電手段と、 前記試料からの２次電子を加速するために、正の電荷を
   発生させるグリッド手段であって、前記ビーム及び前記
   試料の側方に位置する横グリッド手段と、前記試料の上
   方に位置する抽出グリッド手段と、を含むグリッド手段
   と、 前記試料上で発生した２次電子を前記ビーム及び前記試
   料から離れて横方向に前記横グリッド手段に向かって偏
   向させるための電界を、前記横グリッド手段に隣接する
   前記試料の上方に発生させるために負の電荷を発生させ
   るエレメントを含む前記試料の上方に位置する偏向手段
   と、を有する電子ビーム・テスト・システムにおいて、 負の電荷を発生させて前記横グリッド手段と協動して前
   記２次電子のうちのよりエネルギーの低い２次電子を偏
   向させるための手段と、 前記よりエネルギーの低い２次電子を捕捉して、前記試
   料を前記よりエネルギーの低い２次電子から保護するた
   めの手段と、を含むことを特徴とする電子ビーム・テス
   ト・システム。
2. 【請求項２】その上に導電性エレメントを有する試料に
   電子ビームを当てる手段と、 前記試料の上の前記導電性エレメントを帯電させるため
   の帯電ビーム手段と、 前記試料からの２次電子を引き寄せるために、正の電荷
   を発生させるグリッド手段であって、前記ビーム及び前
   記試料の側方に位置する横グリッド手段と、前記試料の
   上方に位置する抽出グリッド手段と、を含むグリッド手
   段と、 出力を有し、前記帯電ビーム手段によって前記試料を帯
   電させる間に、電荷レベルを検出するための検出手段
   と、 入力端を有し、その入力に応答して前記帯電ビーム手段
   を遮断して、前記試料の帯電化を停止するための遮断手
   段と、 ピーク電圧を検出するためのピーク検出手段と、 前記遮断手段の前記入力端に接続された出力端を有し、
   前記ピーク検出手段の出力端と前記検出手段の出力端と
   に接続された入力端を有する、前記ピーク電圧の検出後
   に前記遮断手段を動作させて前記帯電ビーム手段を遮断
   するための比較手段と、を含む電子ビーム・テスト・シ
   ステム。
3. 【請求項３】物理的接触なしで、絶縁材料本体上の導体
   の電気的接続及び短絡をテストする方法であって、 前記本体の広い表面に低電流の非集束フラッド電子ビー
   ムを当て、同時に前記本体の探査しようとする他の領域
   に、前記フラッド電子ビームとは逆の極性の電荷を供給
   するための所定のエネルギーを有する集束プローブ電子
   ビームを当てるステップと、 電子ビームを発生させて、前記導体からの２次電子の放
   出を起こさせるステップと、 所与の電位にない接触部の存在を検出するステップと、
   を含む方法。
4. 【請求項４】テストしようとする回路網全体が、グルー
   プ内の回路網が互いに強く結合しないように、複数のグ
   ループに分かれる場合に、絶縁材料本体上の電気的接続
   と短絡をテストする方法であって、 A.グループ１について、 （１）回路網１のノードを読み取り、回路網が帯電して
   いるか否かを判別することによって短絡を検出するステ
   ップと、 （２）前記回路網１のあるノードを帯電させるステップ
   と、 （３）前記回路網１のノードを読み取るステップと、 （４）グループ１内の全ての回路網についてステップ
   （１）〜（３）を繰り返し、ステップ（３）であるノー
   ドが帯電していないと判明した場合は、開路が検出され
   るステップと、 （５）グループ１内の回路網を放電するステップによっ
   て実施される、前記接続に関して完全なグループ内テス
   トを実施して、グループ１内の回路網の全ての開路及び
   グループ１内の網間の全ての短絡を発見し、 B.グループ２について、前記ステップ（１）〜（５）の
   完全なグループ内テストと、 （６）グループ１内の回路網を読み取り、帯電電圧であ
   ることが判明したノードはグループ２のある網に短絡し
   ていることが検出されるステップと、 （７）グループ２を放電するステップを実施し、 C.グループ３について、完全なグループ内テストと、 （８）グループ１及び２内の回路網を読み取り、帯電電
   圧であることが判明したノードはグループ３のある網に
   短絡していることが検出されるステップと、 （９）グループ３を放電するステップを実施し、 D.ステップＢ及びＣにおけるこのパターンを、グループ
   １からグループＮ（ただし、Ｎは整数）までの各グルー
   プで繰り返し、 （10）最後のグループＮについて、グループＮの完全な
   グループ内テストを実施し、 （11）グループ１〜（Ｎ−１）内の回路網を読み取るこ
   と、を含む方法。