JPH02280071A - 電子ビームを用いたテスト・システム及び方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は、テスト中の装置の表面に電子ビームを当てる
ことによって、絶、縁体上の導体間の電気的接続をテス
トするための、装置と方法に関する。

Ｂ、従来の技術 米国特許第４５７８２７９号、同第４４１７２０３号、
同第４４１５８５１号は、すべて基板の電子ビーム・テ
ストの使用に関する。

米国特許第４４１５８５１号明細書及び同第４４１７２
０３号明細書は、頂部と底部の接続、及び頂部と頂部の
接続の両方を含む回路網のテスト用システムを開示して
いる。これらのシステムは、２つの電子ビーム・フラッ
ド・ガン及び１つの走査ビーム・ガンを含む。走査ビー
ム・ガンは、テストされる試験片の頂面を走査するため
に配置される。一方のフラッド・ガンは、頂部と底部の
接続のテストのために底面を照射する。他方のフラッド
・ガンは、頂部と頂部の接続のテストのために頂部を照
射する。

米国特許第４５７８２７９号明細書は、電子ビーム・テ
スト技術を含む電気的テスト技術の使用を記述している
。

Ｗ　、　Ｈ、ブリュンガー（Ｂｒｕｅｎｇｅｒ）　、Ｆ
、Ｊ、ホーン（Ｈｏｈｎ）　、Ｄ、Ｐ、力−ン（Ｋｅｒ
ｎ）　、Ｐ、Ｊ、コーン（Ｃｏａｎｅ　）　、及びＴ、
Ｉｌ、Ｐ、チャン（Ｃｈａｎｇ　）の論文″Ｅｌｅｃｔ
ｒｏｎ　　Ｅｎｅｒｇｙ　　Ａｎａｌｙｚｅｒ　　ｆｏ
ｒ　　Ａｐｐｌｉｃａｔｉｏｎ　　ｉｎＬａｒｇｅ　５
ｃａｎ　Ｆｉｅｌｄ　ｆｏｒ　Ｅｌｅｃｔｒｏｎ　Ｂｅ
ａｍ　Ｔｅｓｔｉｎｇ。

”Ｐｒｏｃｅｅｄｉｎｇｓ　ｏｆ　ｔｈｅ　Ｓｙｍｐｏ
ｓｉｕｍ　ｏｎ　Ｅｌｅｃｔｒｏｎａｎｄ　Ｉｏｎ　Ｂ
ｅａｍ　５ｃｉｅｎｃｅ　Ｔｅｃｈｎｏｌｏｇｙ＋　Ｔ
ｅｎｔｈＩｎｔｅｒｎａｔｉｏｎａｌ　Ｃｏｎｆｅｒｅ
ｎｃｅ　１９８２．　ＴｈｅＥｌｅｃｔｒｏｃｈｅｍｉ
ｃａｌ　５ｏｃｉｅｔｙ、　Ｐｒｏｃｅｅｄｉｎｇｓ、
　Ｖ　ｏ　ｌ　。

８３−２　（１９８３）、、ｐｐ、１５９−１８９は、
第４図に、電子ビームのターゲットに対して垂直から４
５度の角度で順に抽出グリッド、「遅延」グリッド、お
よびコレクタ・グリッドををし、コレクタ・グリッドの
背後にセンサおよび光電子倍増管を有する４チヤネル遅
延フイールド・アナライザを示している。

Ｐ、Ｊ、フェンテム（Ｆｅｎｔｅｍ）及びＡ、ゴピナス
（Ｇｏｐｉｎａｔｈ）の論文”Ｖｏｌｔａｇｅ　Ｃｏｎ
ｔｒａｓｔＬｉｎｅａｒｉｚａｔｉｏｎ　ｗｉｔｈ　ａ
　Ｉｌｅｍｉｓｐｈｅｒｉｃａｌ　Ｒｅｔａｒｄｉｎｇ
Ａｎａｌｙｚｅｒ　、　Ｊｏｕｒｎａｌ　ｏｆ　Ｐｈｙ
ｓｉｃｓ　Ｅ：　ＳｃｉｅｎｔｉｆｉｃＩｎｓｔｒｕｍ
ｅｎｔｓ、　Ｖｏ　１．７＋　　（１９７４）　＋　　
Ｉ）ｐ−９３０−９３３は、その９３１ページに、第１
ａ図及び第１ｂ図の半球形グリッドの対を示している。

そのうちグリッドＢは遅延グリッドである。

この論文は、ｒ、、、中央に試験片を置いて遅延アナラ
イザを形成する２つの半球形グリッド」と述べている。

第１ｂ図は、遅延グリッドＢの向う側にシンチレータ・
ケージを示す。シンチレータ・ケージに関して、この論
文は、「最終的収集は、グリッドの側に従来型のシンチ
レータ・ケージを置くことによって達成された。」と述
べている。

上記の論文では、第１ａ図に関して次のように述べてい
る。すなわち、グリッドＡは「試験片から放出された２
次電子が外部に引かれるように＋６０Ｖに保たれる。た
だし、その結果、グリッドＡが若干の電子を収集するこ
とになる。遅延グリッドの電位が内部グリッドのそれに
近づく時に、半球固体で収集される電流の上昇が観察さ
れるので、グリッドはＡ遅延グリッド（Ｂ）に印加され
る最高の正電位より、少なくとも１５Ｖ高くなるべきで
ある。」本発明から見て、上記論文の装置には欠点があ
る。まず、２次電子が試料に戻される。第２に、電圧コ
ントラスト特性にピークがない。ピークが望ましいこと
については後述する・。第３に、このシステムは比較的
小さい試料にしか適さない。

Ｓ、Ｄ、ガラデイ（Ｇｏｌｌａｄａｙ）　、１１．ｃ、
プファイファー（Ｐｆｅｉｒｆｅｒ）、及び間、Δ、ス
チューランス（Ｓｔｕｒａｎｓ）の論文”５ｔａｂｉｌ
ｉｚｅｒ　Ｇｒｉｄ　ｆｏｒ　ＣｏｎｔｒａｓｔＥｎｈ
ａｎｃｅｍｅｎｔ　ｉｎ　Ｃｏｎｔａｃｔｌｅｓｓ　Ｔ
ｅｓｔｉｎｇ　ｏｆ　ＭＬＣＭｏｄｕｌｅ″、ＩＢＭテ
クニカル・ディスクロージャ・ブ７１／７７１　Ｖｏ　
１．２５＋　Ｎｏ、１２　（１９８３年５月）、ｐｐ、
６６２１−６Ｅ３２３は、フラッド・ガンと試料との間
の負にバイアスされたスタビライザ・グリッドを使用す
る電子ビームによるテストを示している。

米国特許第９２５７６４号明細書は、テスト中の装置の
上にグリッドが位置する電子ビーム・テスト・システム
を記載している。グリッドは、充電を助け、かつグリッ
ドに印加されたバイアス電圧を切り換えることによって
、テスト中の装置から２次電子を取り出すために使用す
る。

Ｃ０発明が解決しようとする課題 本発明の方法及び装置によって採用されるプロセスによ
れば、比較的高エネルギーのビームでテストしようとす
る回路を帯電させ、次いで回路網の各点に存在する電圧
を測定するためにより低いエネルギー・ビームを使用す
ることが必要である。

このテスト方法を実際に適用するためには、従来の技術
の所で述べた装置及び方法を越える新しい装置及び方法
が必要となる。具体的には、下記のものが必要である。

１）　適切な電圧コントラスト検出器、２）　帯電プロ
セスを制御する方法、及び３）　容量結合回路網をテス
トする方法。

基板の電気的テストを行なう目的では、「適切な」電圧
コントラスト検出器は次のような特徴を有しなければな
らない。

１、帯電網と非帯電網の間のコントラストが良いこと、
すなわち良好な電圧コントラスト、２、大型走査域との
物理的整合性、 ３、大型基板全体で均一なコントラスト、４、テスト中
の試験片の試料表面に低エネルギー２次電子が戻らない
こと。このような電子が戻ると、パッドまたはパッド付
近のバイア、またはテスト中のバイアの電位が変わる可
能性がある。これは、試験片欠陥検出で誤った指示を引
き起こす可能性がある。

０１課題を解決するための手段 本発明の目的は、ツール処理量を高くして、機械的試験
片テスタに比べて試験コストを減少すること、非常な小
さな構造物に拡張できる技術を提供すること、ソフトウ
ェア駆動のアドレッシング能力とその固有の柔軟性を使
用すること、及び機械的試料採取によって損傷を受ける
材料を安全にテストできることである。

本発明によれば、回路ノードの電位は、回路網の各ノー
ドによって放出されるエネルギー準位が所定の範囲の２
次電子の量を測定することによって検出する。

本発明によれば、電子ビーム検査システムは下記のもの
を含む。

ａ）その上に導電性エレメントを有する試料に電子ビー
ムを当てる手段、 ｂ）試料上の導電性エレメントを帯電させる帯電手段、 Ｃ）試料からの２次電子を加速するために、正の電荷を
発生する（ｄｅｖｅｌｏｐ　）グリッド手段で、１）ビ
ームと試料の側方に位置する横グリッドと、 ２）試料の上方に位置する抽出グリッドを含むもの、 ｄ）試料上で発生した２次電子をビーム及び試料から離
れて横方向に横グリッド手段に向かって偏向させるため
の、電界を、横グリッド手段に隣接する、試料の上方に
発生させるために負の電荷を発生させるエレメントを含
む、試料の上方に位置する偏向手段。

ある代替装置は下記のものを含む。

ｅ）２次電子のうちより低いエネルギーのものを偏向さ
せる手段と、 ｆ）試料からの２次電子のうちより低いエネルギーのも
のをトラップして、試料をより低いエネルギーの電子か
ら保護する手段。

別の代替システムは下記のものを含む。

ｅ）電子を吸引する吸引手段で、試料の側方、横グリッ
ド手段の下方に位置し、正に帯電して低エネルギーの２
次電子を捕捉するもの。

別の代替装置は下記のものを含む。

ｅ）出力を有し、帯電ビーム手段によって試料を帯電さ
せる間に帯電レベルを検出するための検出手段、 ｒ）入力を有し、入力に応答して帯電ビーム手段を遮断
して、試料の帯電を停止するための遮断手段、 ｇ）ピーク電圧を検出するためのピーク検出手段、及び ｈ）遮断手段の入力端に接続された出力端を汀し、ピー
ク検出手段の出力端と検出手段の出力端に接続された入
力端を有する、ピーク電圧の検出後に遮断手段を動作さ
せて、帯電ビームを遮断する（ｂｌａｎｋ）ための比較
手段。

本発明の他の代替実施例は、電子ビーム検査７ステムを
含み、このシステムは下記のものを含む。

ａ）その上に導電性エレメントを打する試料に向かう電
子ビーム、 ｂ）試料上の導電性エレメントを帯電させる帯電手段、 Ｃ）試料からの２次電子を吸引するための正の電荷を発
生するグリッド手段で、 １）ビームと試料の側方に位置する横グ’Ｊ　ソドと、 ２）試料の上方に位置する抽出グリッドを含むもの、 ｄ）出力を有し、帯電ビーム手段によって試料を帯電さ
せる間に帯電レベルを検出するための検出手段、 ｅ）入力を有し、入力に応答して帯電ビーム手段を遮断
して、試料の帯電を停止するための遮断手段、 ｆ）ピーク電圧を検出するためのピーク検出手段、及び ｇ）遮断手段の入力端に接続された出力端を有し、ピー
ク検出手段の出力端と検出手段の出力端に接続された入
力端を有する、ピーク電圧の検出後に遮断手段を動作さ
せて、帯電ビームを遮断するための比較手段。

本発明のさらに別の態様は、物理的な接触なしに絶縁材
本体上の導体の電気的接続及び短絡をテストする方法を
含む。この方法は下記のステップを含む。

ａ）低電流の非集束フラッド電子ビームを本体の広い表
面に当て、同時にフラツド・ビームとは逆の極性の帯電
をもたらすために所定のエネルギーを有する別の収束プ
ローブ電子ビームを探査しようとする本体の別の領域に
当てるステップ、ｂ）電子ビームを発生させて、導体か
らの２次電子放出を起こさせるステップ、 Ｃ）所与の電位にない接続部の存在を検出するステップ
を含み、 これによって、どの点で電荷を生成する際場合でも、容
量結合の影響が最小になる。

本発明のさらに別の態様は、絶縁材本体上の電気的接続
及び短絡をテストする方法に関するもので、テストしよ
うとする回路網（ネットワーク）の全体を、グループ内
の各回路網が互いに強く結合しないような形でグループ
に分けるものと仮定する。前記方法は下記のものを含む
。

Ａ、グループ１内の前記接続に関して完全なグループ内
テストを実施して、グループ１内の回路網上のすべての
開路、及びグループ１内の網（ネット）間のすべての短
絡を発見する。グループ内テストは下記のように実施さ
れる。

（１）回路網１の各ノードを読み取る。その際、ステッ
プ１で回路網が帯電していると判明した場合、短絡が検
出される。

（２）前記回路網のあるノードを帯電させる。

（３）前記回路網の各ノードを読み取る。

（４）グループ１のすべての回路網について、ステップ
（１）〜（３）を繰り返す。その際、ステップ（３）で
あるノードが帯電していないと判明した場合、開路が検
出される。グループ内のすべての網に対するステップ（
１）〜（３）のシーケンスが、完全なグループ内テスト
を構成する。

（５）グループｌの回路網を放電させる。

Ｂ、グループ２についてステップ（１）〜（５）の完全
なグループ内テストを実施する。

（６）グループ１内の回路網を読み取る。その際、帯電
電圧にあることが判明したノードはグループ２のある網
に短絡している。

（７）グループ２を放電させる。

Ｃ，グループ３について完全なグループ内テストを実施
する。

（８）グループ１及び２内の回路網を読み取る。

その際、帯電電圧にあることが判明したノードはグルー
プ３のある網に短絡している。

（９）グループ３を放電させる。

Ｄ、ステップＢ及びＣにおけるこのパターンを、グルー
プ１からグループＮ（ただしＮは整数）までの各グルー
プについて繰り返す、 （１０）最後のグループＮについて、グループＮの完全
なグループ内テストを実施する。

（１１）グループ１ないしグループＮ−１内の回路網を
読み取る。その際、導体回路網上の電荷蓄積を可能な限
り最大限に利用して、容量結合による起因する誤った読
取りを防止することにより、テスト時間を最短にする。

Ｅ、実施例 電圧コントラスト　　　置 第１Ａ図は、その上に複数の導電性エレメントを有する
試料１０（テスト中の装置）に当てる電子ビーム２１と
共に使用するようになった電圧コントラスト検出器を示
す。試料１０は支持物９上に載せる。チャンバ壁６０は
接地電圧にある。

第１Ｂ図は、第１Ａ図のシステムの分解透視図である。

第１Ａ図及び第１Ｂ図の検出器は、当業者には理解され
るように、第２図のシステムに含めるようになっている
が、解り易くするために第２図では省略しである。この
装置の全体的な目的は、２次電子を効率的に収集するこ
とである。収集される電子は、もっばら中間の範囲のエ
ネルギー準位に属するものである。中間の範囲のエネル
ギー準位以下にあるほとんどの低エネルギー電子は、検
出器の戦略的に配置された部分によって生成される静電
界によってはね返される。

はとんどの高エネルギー電子、すなわち後方散乱電子は
、開放グリッド構造を通過し、検出装置を出てチャンバ
の壁に当り、そこでグリッド構造によってトラップされ
る。

第１Ａ図のビーム２１は、試料１０（試験片）上の導電
性エレメントを帯電させる。

用班久ユユヱ 試料１０の上方にその上面に平行に、下側抽出グリッド
１１及び上側抽出グリッド１２から成る平行な抽出グリ
ッドの対１１及び１２を積み重ねる。下側グリッド１１
は試料１０に対して正の電位にバイアスされて、試料１
０から放出される２次電子を加速する。グリッド１１に
必要な比較的高い電圧は、低電圧Ｖ１２に保たれたグリ
ッド１２が存在する場合以外は、１次ビーム２１を偏向
させる望ましくない効果をもつ。Ｖ１２は、グリッド１
２が１次ビーム２１に対して許容できるほどの小さな影
響を持ち、同時にグリッド１１の影響をグリッド１２と
試料との間の空間に限定するように、選択するこ七がで
きる。グリッド１１は試料１０に対して正の約２０〜５
０ボルトである電圧Ｖｌｌにあり、このため２次電子が
試料から効率的に抽出される。電圧の値は、試料の幾何
形状（特に寸法と導体間の間隔）に応じて選ばれる。

２重グリッド・セット ビーム２１と試料１０の側方、試料１０とグリッド１１
．１２の上方に横グリッド１５及び１６を含む、試料１
０からの２次電子を吸引するための手段がある。横グリ
ッドのセット１５及び１６は、正負のグリッド１５と１
６から成るいくつか（４つ）の方形２重グリッド・セッ
トを含み、これらのグリッドは電子ビーム２１の周りに
同心状に配置され、正方形の電子ビーム標的、すなわち
電子ビーム２１によってテストしようとする試料１０の
４辺の周りと上方にある。負に帯電した頂部反発グリッ
ド１７は、試料１０の上方にそれと平行に配置され、ビ
ーム２１が通過する開口が設けられている。外観に反し
て、電極（グリッド）１４．１５．１Ｂ及び１７の設計
は、半球ドーム部分の形状に近似させる必要はない。正
の吸引グリッド１５はそれぞれ試料１０に面し、僅かに
正の電圧がそれに印−加されている。どの場合も、正の
吸引グリッド１５の背後には、第２グリツド１６があり
、これは負にバイアスされ、低エネルギーの２次電子を
はね返すための遅延グリッドとして働いて、この２次電
子が２次電子変換器２２に達するのを防止することがで
きる。各変換器は、２次電子用のセンサ１８と光電子倍
増管２０を含む。センサ１８は２次電子を加速するシン
チレーション・センサで、加速された電子のエネルギー
を、光電子倍増管２０が受ける光子に変換する。（グリ
ッド１６は、このシステムの設計から省略することも接
地することもできる。正常動作では、これを使用する必
要はないが、その電圧を調節して、方形２重グリッド・
セットを特定のシステムに合わせてチューニングするこ
とで、性能の最適化が可能となる。） シンチレーション争センサ シンチレーション・センサ１８は各遅延グリッド１６の
背後にあり、２次電子に応答して光電子倍増管２０を活
動化させる。この２次電子は吸引グリッド１５及び対応
する遅延グリッド１６を通過することができる。

ｌＩＬ王ノリ」可 排除された低エネルギー電子が十分な横方向の運動量、
すなわち試料１０の上方の空間の側方に向かう運動量を
有し、このため、この電子が試料上に落ちて誤った読取
りを起こすことがないことが、本発明の重要な特徴であ
る。２次電子が試料１０とグリッド１１から出発した後
、途中でグリッド１２を通過し、そこを離れる時、試料
１０の状態を示す所定のエネルギー準位の２次電子は、
方形吸引グリッド１５とそれぞれ対応する吸引グリッド
１５に平行な遅延グリッド１６とから成る４つの傾斜し
たグリッド・セットを通過することになる。グリッド１
５及び１６の他に、このシステムの装置は、ビーム２１
及び試料１０の２次電子を側方に偏向させるための、負
に帯電したエレメントを含む。２次電子を偏向させるた
めのこれらの手段は、グリッド１５と、試料１０の上方
の電子ビームの周りの空間を覆う頂部反発グリッド１７
との間に、三角形グリッド１４を有する。グリッド１７
は試料１０の平行に延び、ビーム２１を通過させる開口
を有する。

旦ユ支Ｉユ上上 隣接する吸引グリッド１５と遅延グリッド１６のセット
の間には、いくつか（４つ）の三角形状の反発グリッド
１４があり、これはグリッド１５に対して完全に負の電
位を有し、電子を反発して吸引グリッド１５の方へ向か
わせる。吸引グリッド１５と三角形反発グリッド１４は
、負に帯電した頂部グリッド１７（これも電子を反発す
る）と共に、試料１０の上方に電界を形成する。グリッ
ド１４及び１７は、負の反発用電界パターンを作り、こ
の電界パターンは、吸引グリッド１５の正電荷とあいま
って、中間エネルギー電子を吸引グリッド１５の方へ偏
向させ、同時に低エネルギー電子を下向きに試料１０の
方へ戻す働きをする。

これらの電子が実際に試料１０に戻ることは、グリッド
１３．１４．１５．１７及び試料１０で画定される空間
の周辺に位置する円筒状グリッド１３に対する、正バイ
アスによる電子の吸引による横方向の外向きの力によっ
て防止される。

グリッド 方形グリッド１５と三角形グリッド１４の後端１０の下
に、吸引グリッド１５近くの空間から落下して戻るすべ
ての低エネルギー２次電子を収集するための、正電位を
持つ円筒状吸引グリッド１３がある。円筒状グリッド１
３は電子ビーム２１と同軸である。

三角形グリッド１４と方形グリッド１６の正確な数は重
要ではなく、実際、理想的にはそれぞれ数が多い方が信
号の均一性の点でよいが、三角形グリッド１４の電圧の
方が高いことが、電圧応答−時間応答曲線でピークをひ
き起こすので重要である。これとは逆に、多くの追加の
負に帯電したグリッドのない従来の設計では、電界をゆ
がめて中間エネルギー準位の２次電子を周辺から遠ざけ
て、シンチレーシ日ン・カウンタ１８の方へ向かワセる
ので、平坦なより低い電圧曲線が生じる。

中間エネルギー電子を対応する２次電子変換器２２のカ
ウンタ１８に向かせ、かつ、後方散乱した電子はグリッ
ド１Ｂ、１９．２３で画定されたチャンバのグリッド壁
を通過させるため、グリッド１９及び２３にバイアスが
かけられる。グリッド１９及び２３は互いに電気的に絶
縁され、第５図に示すように、検出器電圧応答曲線が最
適になるように個々にバイアスを調整される。

応答曲線が鋭いことは、帯電した回路網と帯電しない回
路網の間のコントラストを改善するので重要である。採
用した技術は、狭いエネルギー準位の範囲にある２次電
子のみを選択するものである。というのは、エネルギー
があまりに高い、またはあまりに低いものは、方形グリ
ッド１５を通過してシンチレータ１８で検出されるのに
適した範囲の運動エネルギーを持たないからである。

第１Ｂ図は、検出器全体の分解透視図である。

ベース８は、グリッド・フレーム台９９を支えており、
グリッド・フレーム台９９は、抽出グリッド１１及び１
２を保持するフレームを保持する。

円筒状吸引グリッド１３はベース８上に支持されている
。第２グリツド１６は三角形グリッド１４の間にある。

正の吸引グリッド１５はグリッド１６の背後にあり、し
たがって第１Ｂ図には見えない。グリッド１９及び２３
は、第２グリツド１６の１つの右にある。電子ビーム用
の孔を有する頂部反発グリッド１７は、構造物全体の頂
部にある。

グリッド１３．１４．１５．１６．１７及び１９の特定
の構造は、試料１０を離れるときに中間すなわち所定の
範囲の運動エネルギーを持つ２次電子を選択するという
概念の実施態様を示すものであることを理解されたい。

この実施態様の基礎となる概念は、低エネルギーの電子
を下向きに反発し、次いで試料１０の側方に偏向させて
外側へ吸引することである。同様に、高エネルギー準位
の２次電子は、試料１０のずっと上方の接地表面に渡さ
れる。受入れ可能な中間エネルギー単位の２次電子は、
側方に反発され、グリッド１５及び１８を経てセンサ１
８に吸引される。実用上の理由のため図ではグリッド１
５及び１６は方形にしであるが、グリッド１５及び１６
によって中間エネルギーの２次電子を収集し、それをグ
リッド１４及び１７によって偏向させるという要件に適
合した他の多くの形状にしてもよいことは明らかである
。グリッド１３も同様に、低エネルギー準位を持つため
に試料１０の方へ戻る２次電子を吸引して収集する横グ
リッドをもたらすものである限り、円筒状以外の形でも
よい。

電　ビーム　出システム 第２図は、第１Ａ図及び第１Ｂ図の装置が取り付けられ
る、電子ビーム検出システムの全体の構成を示す。この
装置は、図示の便宜上及び下側の細部の説明がわかりや
すいように簡略化しである。

エレメントの組立ては、当業者ならよく理解できるはず
である。電子ビーム真空カラム５０の１端に電子ビーム
・プローブ・ガン５２が設けである。

環状コイルを含む集束レンズ・システム５４は、ガン５
２から放出されるビーム２１を集束するために使用する
。偏向発生／ビーム・オン・オフ制御機構５８で動作す
る偏向コイル５６は、ビームの方向を制御するために使
用する。この電子光学装置は、当技術分野で周知の走査
電子顕微鏡のそれに似ている。

チャンバ壁６０を備えた処理用真空チャンバ７は、テス
トする試料１０の自動操作用のロック・ポート６４の付
いた装入ロック６２を有する。装入機構６６を使用して
試料１０を受は取り、それヲ装入ロック６２の所でキャ
リアの上に載せて、移送テーブル７０に移動する。圧縮
空気などの機械的移送機構で、サポート９上の試料１０
を移送テーブル７０から試験片テーブル７２上に移動す
る。テーブル７２は、ビーム軸２１に垂直な面でＸ−Ｙ
方向に選択的に移動可能で、ビーム偏向フィールド中で
試料１０の所定の部分を次々に位置決めする。テーブル
７２は、試料１０の底側を露出させるのに十分な大きさ
のポート７４を有す。

テスト終了後、試料１０を逆の順序で装入ロック６２に
移し、これによって、ロック・ポート６４が持ち上がっ
た時、前にテストした試料をチャンバ７から除去し、テ
ストしようとする新しいプローブをチャンバ７に装入す
る。装入、排出、及びテーブル７２の移動は、命令を試
験片操作（テーブル装入／排出）制御装置８０に供給す
る電子システム制御装置７８で制御する。移送動作及び
ポート・アクセスの（全テスト手順と整合した方法によ
る）電子式制御は、当技術分野で周知りある。

このような技術は、半導体リソグラフィでも周知である
。システム制御装置７８及び制御装置８０の特徴は、現
況技術の範囲に含まれる既知のものである。

第２図のシステムは、２つの電子フラッド・ガン、すな
わち上側フラッド・ガン８２及び下側フラッド・ガン８
４を有する。ガン８２及び８４は選択的に作動されて、
様々なテスト手順中に、試料１０の当該の上面及び底面
を帯電させる。

第１Ａ図に示すように、カラム５０内に２次電子変換器
２２が設けである。２次電子の放出は、プローブ・ビー
ムによる走査、すなわちガン５２から発生する「読取り
」ビーム２１による走査の結果起こり、第４図に詳しく
示すように、それを変換器２２で検出して、線８７を介
して信号プロセッサ８６の入力端に出力信号を供給する
。プロセッサ８θから得られる出力信号は、ディジタル
形に変換されて、欠陥検出のため線８８を介してシステ
ム制御装置７８に供給され、実時間モニタ（図示せず）
でその表示または記憶あるいはその両方を行なうことが
できる。さらに、第４図に関して説明するように、信号
プロセッサ８６は信号を測定し、これを所定の値と比較
し、遮断信号を線３５を介して制御機構５８に供給する
。

操作に際しては、入力データがシステム制御装置７８に
供給され、システム制御装置７８は試料１０のテストし
ようとする点のアドレス、及びテストしようとする各点
が電気的に連続している場合に期待される出力信号を供
給する。制御装置７８は、露出（オン／オフ）の制御に
関する追加の信号を線９０を介して遮断制御電極９１に
供給するために、信号を線８９を介して偏向発生／ビー
ム・オン・オフ制御機構５８に送る。ビームの遮断につ
いては、後で第４図の回路の説明の際に述べる。

制御装置７８はまた、フラッド・ガン８２または８４の
どちらを作動させるかを、電子ビーム・リングラフィ技
術で周知のように、電子ビーム２１に対して適切な順序
で選択する。制御装置７８からの線９７は、信号プロセ
ッサ８θ中の増幅器２９の利得制御入力を調節する。線
９２は、制御装置７８からの、第４図に示すようなプロ
セッサ８６中の電位差計の制御機構を調節するための入
力を、調節可能ヒステリシス回路３２に供給する。

第４図に示すように、線８８は、プロセッサ８６中のデ
ィジタイザ９３の出力を制御装置７８に供給する。

線３５は、信号プロセッサ８６からのビーム遮断出力を
、ビーム遮断線９０を動作させる前記の制御機構５８に
供給する。制御機構５８はまた、偏向コイル５６内の電
流を調節することによって、プローブ・ビーム２１の偏
向を制御する。

どちらかのフラッド・ガン８２または８４を活動化させ
て、試験片の１つの表面を帯電させるが、実施しようと
するテストに応じて、オフにしたり、オフにしなかった
りする。下側フラッド・ガン８４を使用して、試料１０
の上面から底面まで延びる導体を有する回路網をテスト
する。このモードでは、次にプローブ・ビームすなわち
読取りビーム２１を、試料１０上面の導体部分全体にわ
たってベクトル・モードすなわちテスタ・モードで、制
御装置７８によって供給されるアドレスまで走査する。

読取りビーム２１は、試料１０の表面から２次電子を発
生させ、放出される２次電子が変換器２２で検出される
。

第４図で、変換器２２（左上）の出力は、ケーブル８７
を通って信号プロセッサ８６に移り、ここで増幅され、
ディジタル化され、基準と比較されて、線８８及び３５
上に、それぞれディジタル及びビーム遮断出力を生成す
る。これについては後でさらに詳しく述べる。

このシステムの他の細部は、関連の米国特許第４４１７
２０３号明細書を参照すればさらに理解できる。上記特
許の全部を引用により本明細書に合体する。

電　ビームによる導　の帯電を　　する　　と又１ （前記の関連米国特許第４４１５８５１号明細書及び同
第４４１７２０３号明細書に記載されている）基板の無
接触電気テストの技術は、適切なエネルギーの集束電子
ビームによる導電回路網上での電圧の発生を利用したも
のである。次に、これらの電圧を、他の電子ビームと適
当な電圧コントラスト２次電子検出器を使って読み取る
と、基板内の短絡および開路が検出できる。

テスタを適切に機能させるため、すべての回路網が指定
した電圧に確実に、かつ再現可能に帯電できるように、
帯電過程を制御しなければならない。というのは、帯電
不足だと帯電した網と帯電しない網の間のコントラスト
が低下し、その適切な区別ができなくなるからである。

過剰帯電は、もっと重大な問題となる。というのは、自
動高速テスタで必要なように、回路網が急速に（数ミリ
秒）帯電するような帯電用ビームの電源と電圧を選定す
ると、数１００ボルト以上に帯電する可能性があるから
である。過剰帯電は、帯電用ビームを偏向させるのに十
分な大きさの電界を発生させ、これによってアドレッシ
ング・エラーを引き起こすことがある。電圧コントラス
トに不可欠な低エネルギー２次電子に対するこのような
電界の影響はさらに悪い。このため、中程度に過剰帯電
した網でも、隣接網の読取りが妨害されることがある。

帯電を制御する問題の困難さは、処理量の高いツールで
は、基板の移動なしに１００ｍｍ８１００ｍｍの基板全
体が電子ビームによってアドレス可能なことが不可欠で
あるという事実によって倍化する。

このような大きな面積にわたって完全に均一な応答を有
する電圧コントラスト検出器を設計することは、非常に
困難なので、帯電制御方法は、検出器が非均−であって
も有効でなければならない。

この制御方法は、第１Ａ図の電圧コントラスト検出器と
共に使用される、特定の信号分析法から成る。この検出
器は次の特性を有する。

１、テスト点の電圧の関数としての検出器応答は、検出
器中の各種グリッドの電位の調節によって選択できる特
定の電圧で、強いピークを示す。

２、ピークに対応する電圧は、試料全体にわたって定数
±１ボルトである。

網の電位は帯電ビームによって増大するので、検出器は
、第３図に示すような曲線をた。とる。

第４図に示す信号プロセッサ回路８６は、光導波管２７
を介して光電子倍増管２０に結合されたシンチレーシｅ
ン・センサ１８から成る変換器２２に応答する。光電子
倍増管２０はケーブル８７で加算増幅器２９に接続され
る。回路８６は、制御機構５８に、制御機Ｎｉ５８を介
して線９０と電極９１に通ずる線３５によって、電子ビ
ーム２１を自動的に遮断させる（出力Ｅが線３５上で立
ち上がる時、ビーム２１による試料１０の帯電を終了さ
せる）。

２次電子変換器２２は、センサ１８及び光電子倍増管２
０を含む。センサ１８は、第１Ａ図に示すように光電子
倍増管２０に送られる光を発生する。

第４図は、第２図の信号プロセッサ８６の詳細を示す。

光電子倍増管２０の出力端は、ケーブル８７を介して、
通常のやり方でプロセッサ８６内の１組の加算増幅器２
９に接続されている。増幅器２９の出力端は、ケーブル
Ａを介して、フィルタ回路３０に接続されている。フィ
ルタ回路３０は線Ａからの入力を濾過したものを線Ｂに
供給する。はケーブル８７上の組み合わせされた検出信
号が、ピーク値から、第５図でΔＶで示すある調節可能
な量だけ下がると（すなわち第４図の出力端Ｃでピーク
電圧以下に下がると）、ビーム２１は線３５上の信号に
よって遮断される。フィルタ３０の出力線は、ケーブル
Ｂを介して、ピーク検出器３１の入力端と比較機構３３
の負入力端に接続されている。ピーク検出器３１の出力
端は、線Ｃを介して、（電圧分割器と電位差計を含む）
調節可能ヒステリシス回路３２の第１入力端に接続され
ている。ヒステリシス回路３２の出力端は、比較機構３
３の正の入力端に接続されている。前記のように、比較
機構３３の負の入力端はフィルタ３０からの線Ｂに接続
されている。比較機構３３は、第５図のより正の電圧Ｅ
を供給するように接続され、第６図−の上側の曲線で示
すように、十分な帯電が起こった後、時間Ｔｃで電子ビ
ーム２１を遮断する。第５図は信号Ａ−Ｅの電圧の経時
変化を示すが、入力信号Ａ（複合信号として示す）は線
Ａを介してフィルタ３０を通過する。フィルタ３０は信
号Ｂを生成し、信号Ｂはピーク検出器３１、比較機構３
３およびディジタイザ９３に供給される。ピーク検出器
３１の出力信号Ｃは、調節可能ヒステリシス回路３２で
減衰され、その出力りが、比較機構３３でフィルタ３０
からの元の入力信号Ｂと比較される。入力信号Ｂが、第
５図の時間Ｔｃで修正ピーク値以下に落ちると、比較機
構３３は、出力Ｂが出力りの値に近いことを検出し、し
たがって、第５図に示すような正の値の出力信号Ｅを発
生させるようにその状態を切り換える。出力信号Ｅの正
の値は、制御機構５８への線３５上に出力を生成し、制
御機構５８はそれに応答してビーム２１を遮断する。比
較機構の出力Ｅの一部を調節可能ヒステリシス回路３２
の右端の他の入力端Ｅにフィードバックすると、入力信
号Ａ上のノイズにもかかわず、比較機構３３の出力が確
実にラッチ・アップできる。

この帯電制御法を実施したところ成功した。この結果、
ΔＶの様々な設定について試料をテストする間に、自動
的に制御された帯電曲線が得られた。

この帯電制御法は、先に考察したどの代替法にも勝るい
くつかの重要な利点を有する。

１、すべての回路網は、表面形状、汚染、検出器の不均
一性などによる絶対信号レベルにおける不可避の変動に
もかかわらず、同じ電圧に帯電する。

２、網が順次読み取られる時、最大信号を生成する電圧
が各編にかかる。

３、すでに帯電した網に対して帯電を試みた場合、フィ
ードバック信号が直ちに減少し、ビームは数マイクロ秒
内に遮断されて、過剰帯電を防止する。

４、高い処理量の応用例に適した簡単なハードウェアで
実施できる。

容量結合された回路　のテスト　　　このテスト法は、
適切なエネルギーの電子ビームを使用して、導体回路網
のノードを帯電させ、次に電圧コントラスト２次電子（
Ｓ、Ｅ、）検出器と組み合わせた第２ビームでそれを読
み取って開路（開いた回路）及び短絡（短絡した回路）
を検出するものである。

（上記に引用した）米国特許第４４１７２０３号明細書
に記載されているように、このテスト手順は、網のノー
ドを帯電させ、他のすべてのノードを読み取って連続性
を検証し、次の網に進むものである。帯電の前に網を読
み取り、帯電していたと判明した時、短絡が検出される
。

複雑な基板で比較的高い処理量が可能かどうかは、主と
してこのテスト法に固有の効率に依存する。基板上の電
荷蓄積を活用するということは、全テスト時間が、各点
が他のすべての点に対してテストされる機械的ブロービ
ングの場合のように、Ｎ２ではなく、テスト点の総数Ｎ
に比例して増加することを意味する。

この　　で　　される （上記に引用した）米国特許第４４１７２０３号明細書
に記載されている方法では、第６図及び第７図に示す基
板中の回路網の容量結合に起因する問題が残っている。

基板上の１つの回路網を電子ビームで所与の電位に帯電
させると、隣接する他の回路網の電位に影響が及ぶ可能
性がある。実際の基板では、この結合はしばしば、回路
網が実際には短絡していないのに互いに短絡しているか
のように見えるほど強い。また、このような結合は、回
路網における開路の検出を妨げるほど、強くなることも
ある。

言い換えれば、容量結合によって提起される問題の解決
がなければ、このような条件での電子ビームによる連続
性テストには限界がある。

後述の本発明によるテスト方法では、電子ビームを使っ
て、容量結合された回路網の開路及び短絡テストが可能
になる。この電子ビーム・テスト法は、実際には基板中
のいくつかの静電容量の比で決まる電圧を測定して、間
接的にのみ開路と短絡を検出する。

第６図で、基板６７中に線６８を埋め込んだセラミック
などの絶縁材料の基波６７を考察する。

線６８は、ノード９４と９８の間に開路（中断部）６９
を有する、ノード９４と９８の間の回路網の一部である
。ノード９４を電圧ｖ９４に帯電させた場合、点９８の
電位は、下記の式で示すように、直列静電容ｆｔｃｓと
接地静電容量Ｃｇによって決まる。

上式で、Ｃｓは直列静電容量 Ｃｇは接地静電容量である。

開路６９を確実に検出するには、次のことが必要となる
。

Ｖ９４がＶＳａよりはるかに低い、またはすべての開路
についてＣｓがＣｇよりはるかに低い。

多数の回路網を有する複雑な基板では、テスト時間を短
縮する点から、゛基板上の電荷蓄積を活用するテスト法
を採用することが望ましい。

最初に、基板上のすべての回路網を、均一電位にする。

この電位は、便宜上公称０ボルトに選択できる。当技術
分野で周知のように、こ°れは、例えば導体と基板を正
に帯電させるようにそのエネルギーを選択した電子ビー
ムで基板を走査するなど、多（の方法で達成できる。正
の帯電は、基板の上方にあるそれと平行なグリッドに印
加される電圧で制御できる、自己制限プロセスである。

回路網内の連続性は、回路網のノードをある電位に帯電
させ、次に他のノードを読み取って、それらが同じ電位
にあることを確認することによって検証する。回路網間
の短絡は、前記の帯電・読取り手順を実施する前に、各
回路網の第１ノードを読み取ることによって検出する。

ビームで帯電させる前にノードが帯電電位にあることが
判明した場合は、そのノードは前に帯電した回路網に短
絡しているはずである。テストが進むにつれて、より多
くの回路網が帯電電位に帯電される。

これらの金網の静電界は、網間の直接容量結合に依存す
るある範囲で、テストしようとする残りの帯電していな
い網の電位に影響を及ぼす。容量結合に起因する電位の
増大は、電子ビームによる実際の電荷注入に起因するも
のと区別できない。

第７図には、絶縁基板９５上の網１〜Ｎ＋１が、示され
ている。Ｎは、大型多段チップ・モジュールで典型的な
ように、１００００とする。

網１〜Ｎはテストが済み、電圧ｖ１に帯電したままであ
ると仮定し、網Ｎ＋１の最初の読取りを考える。この網
が、既にテスト済みのＮ個の網のすべてに対して絶縁さ
れている場合、その電位Ｖ　Ｈ＋　１はやはり■１より
はるかに低いはずである。

［しかし、 上式で、網Ｎ〜１はそれぞれ直列静電容量Ｃ８によって
網Ｎ＋１に結合されていると仮定する。したがって、次
のことが必要であるコ Ｎが１００００程度の場合、Ｎ＊（Ｃｓｔｙｐ）はＣｇ
よりはるかに小さい。

これは、必ずしもあらゆるタイプの基板で守られない厳
しい要件である。

本発明のこの態様は、様々なタイプの基板を首尾よくテ
ストする技術である。どの技術を使用するかは、特定の
種類の基板の比Ｃｓ　／　Ｃｇに依存する。まず、Ｃ８
／Ｃｇ比が１程度の典型的な回路網と比較的小さな接地
静電容量の間の高度の結合の場合の方法を説明する。

第８図では、金網をまずフラッド・ビームで帯電させる
。網を個別に集束ビームで放電させる。

網内の連続性を、他の網ノードを読み取ってそれらが全
て放電したことを確認することによって検証する。それ
から次の網を読み取る。読取り値が低い場合、既に放電
された網に短絡している。次に、網を放電し、このよう
にしてテストを続ける。

第８図は、基板４０内に対応する回路網の導体ノードＡ
及びＢを有する、基板４０から成る基板パッケージ構造
の概略図である。このテスト方法では、基板４０の上端
からの集束プローブ・ビーム３８と基板４０の下方から
の非集束フラッド・ビーム３９を使用する。プローブ・
ビーム３８のエネルギーは、ノードＡ及びＢが、頂面の
抽出グリッド４１の電位によって決まる正の電圧に帯電
するように選定する。ビーム３８のビーム電流は、数１
０ミリ秒で正の平衡電位に達するように選定する。ノー
ド（例えば、ＡまたはＢ）の電位は、１ミリ秒程度の短
パルスを使用して、大きな帯電なしに、このビームによ
って読み取ることができる。前記のＩＢＭテクニカル・
ディスクロージャ・プルテン所載のガラデイ他の元の方
法では、まずすべての７−ドを、基板４０の下にある下
側スタビライザ４２の電位で決まる負の電圧ｖ１に帯電
させる。続いて、フラッド・ガン３９を遮断する。

次に、最初の網Ｂを集束ビーム３８で放電させる。

網Ｂ内の連続性を、他の網・ノードを読み取ってそれら
がすべて放電したことを確認することによって検証する
。それから次の網Ａを読み取る。読取り値が低い場合、
既に放電された網に短絡している。次に、網を放電し、
このようにしてテストを続ける。

しかし、今説明した方法は、回路網間の容量結合には弱
い。この結合を、特定の種類の基板について、第９図と
第１０図に範囲軌跡で示す。この軌跡は、電子ビームが
パッケージ試料上のノードに起こった時の電圧コントラ
スト信号を示す。パルスの高さは、網上の電圧に大体比
例する（より負のノードはより大きなパルスを生成する
）。

実験ＥＸＰ、１に関して第９図に示すように、本発明に
よれば、より高いパルス４５は、第８図の網Ａがフラッ
ド・ガン３９で帯電された電圧に相当する。容量結合し
た隣りの網Ｂが放電した後、網Ａを再度読み取り（第９
図に示す２つの連続読取り値のうち２番目、右端）、よ
り小さなパルス４６を生成する。実験中の２つの網にお
ける電位を第９図に示す。この場合、網ＡとＢは互いに
短絡しているという誤って結論が出ることになるが、実
際にはこの例では、この類似の電位はもっばら容量結合
Ｃｓによるものである。

回路網減結合に関する重要なアイデアは、テスト中の第
１の回路にある電子ビームを、また第１の回路に容量結
合された他の回路に別の電子ビームラ同時に当てること
である。ビーム・パラメータを適切に選定した場合、結
合した回路はそれらが互いに短絡していないかぎり、様
々な電圧に励起することができ、これによって連続性の
テストが可能になる。この−殻内アイデアは、基板の種
類に応じて様々な方法で適用できる。第８図のチップ・
パッケージでは、全回路網をガン３９でフラッド・ガン
照射する別のテスト方法を採用して、減結合を達成し、
同時に個々の網Ａ及びＢを集束ビーム３８でテストする
ことができる。フラッド・ガン３９からの電流を十分に
低く選択する場合、ある時間ｔ１の間、プローブ・ビー
ム３８とフラッド・ビーム３９を同時に当てることによ
り、網Ａは依然として正に励起される。この値のフラッ
ド・ガン電流で部品上のすべての網を帯電させるのに必
要な時間がｔ２の場合、ｔ３＝ｍａｘ　（ｔ　１゜ｔ２
）として、時間ｔ３の間に両方のビームを当てると、１
つの網が正に帯電し、残りが負電圧に帯電することにな
る。第１０図は、この方法で達成した減結合を示す。網
Ｂの放電中にフラッド・ガンがオンである意思外は、Ｅ
ＸＰ、１と同様に、網Ａを、網Ｂの放電前と放電後に読
み取る。このとき、網Ａの連続する２つの読取り値４７
及び４８は、区別できない。すなわち、網Ａは網Ｂがら
減結合されている。２つの電圧曲線ＡとＢの差は、経過
時間に比例する。

ＥＸＰ、１の特定のパッケージでは、この基板内のすべ
ての回路網は底面への接続部を有するので、底面のフラ
ッド・ガン照射で減結合を達成することができる。別法
として、当業者には自明なように、上面フラッド・ガン
を用いてこの方法を実行することもできる。

第９図の方法のステップは下記の通りである。

Ａを読み取る Ｂを放電させる Ａを読み取る 第１０図の方法のステップは下記の通りである。

Ａを読み取る Ｂを放電させる （フラッド・ガンをオンにする） Ａを読み取る 第１０図の新しいテスト法は、前述のように各編を放電
し、次いで他のすべての網を読み取って、（非重複を考
慮して）放電した網への短絡があるかどうかテストする
ものである。従ってテスト時間はＮ２に比例する。ただ
しＮはテストしようとする網の数である。このタイプの
パッケージで回路網の数が比較的少ない（約２００）場
合は、なお実行可能な方法があり、使用して成功してい
る。

大型パッケージでは組数が多過ぎるので、この方法は実
用的ではなく、従って、異なったテスト方法を使用し、
容量結合の問題を異なった方法で解決する。

大型パッケージでは、前記のより小型のパッケージより
１００〜５００倍も多くの回路網が存在する。前記の新
しいテスト法によるテスト時間はＮ２と共に増加するの
で、このアプローチは、妥当な処理量のパッケージには
実用的ではない。したがって、パッケージ基板上の電荷
蓄積を活用してテスト時間を減らすテスト法が必要であ
る。この場合に、本発明は、これを達成することのでき
る方法を提供する。

問題は、第６図の静電容量比の要件を確実に溝たすこと
である。幸いに、第６図と第８図では、幾つかのパッケ
ージ設計がこれを達成する方法を提供する。例えば、基
板は、厚く金属被覆した面４３（電力面４３とスイッチ
４４については第６図と第８図で同じ数字を付ける）を
含み、これは完成した機能モジュール内で各種電源電圧
に接続される。すべての網を、このような電力面４３に
強く結合する。１つまたは複数の電力面４３（それぞれ
基板６７及び４０にある）を好都合なある電圧に保つ場
合、例えばスイッチ４４を閉じて接地する場合、第６図
のＣｇが著しく増加する。電力面４３が他の網間の部分
的静電シールドとして働き、このため静電容量Ｃｓが同
時に減少するという追加の利点がある。

電力面４３の電圧の制御は、（当業者には理解できるよ
うに）パッケージ底面の大型出力パッドの１つに物理的
接触を行なうことによっ、て、最も容易に達成できる。

非接触テスト法が望ましい場合、電力面４３の電位は、
パッケージ底面のフラッド嗜ガン／スタビライザ・グリ
ッドで制御することができる。こうするとすべての他の
貫通接続部が帯電するので、貫通接続部間の短絡は別の
テストで発見しなければならない。この罹の回路網は比
較的少ないので、強く結合されたパッケージ用の前記の
基板テスト手順の修正版が、この種の限られたテストに
使用できる。

別の無接触法は、集束ビームと適当な形状のスタビライ
ザ・グリッドを使用して、電力面のノードを照射し、電
位を集束ビームで制御するものである。この場合のテス
ト法は、電力面に物理的接触を行なう場合と全く同じで
ある。

一般の場合 これまで、電荷蓄積法を用いる電子ビーム・テストに対
する適性に大きな違いのある２種の基板のテスト方法に
ついて述べた。強結合網の基板では、Ｃ８／Ｃｇはほぼ
１であり、電荷重積を活用してテスト時間を短縮するこ
とはできない。接地した内部電力面を持つ大型パッケー
ジでは、Ｃ８／Ｃｇは１／１００００程度であり、電荷
蓄積を全面的に活用することが可能である。これは、例
えば１００００個の網を持つ基板では、最後の網は、先
行の９９９９個の網をすべて帯電させた状態でテストす
ることを意味する。

一般に、製品で、中間の場合（Ｃｓ／０ｇがほぼ１０〜
１／１，０００程度）に出会うことが予想されるが、次
にこの状況で適用可能なテスト方法を説明する。

セグメント式テスト テストしようとする網の部分及び順序が与えられている
場合、誤った短絡が検出され始める前に、どれだけの網
が電荷蓄積法で連続的にテストできるかを実験によって
決定することができる。この数をＮｓとする。それから
、次の方法によるテストによって、できるだけ電荷蓄積
を使用できるように、テストをセグメントに分ける。テ
ストしようとする網はリストの順序通りであると仮定す
る。

最初の網を帯電／放電させ、このノード、＆開路がある
かどうか読み取り、次の網に進むことによって、最初の
Ｎｓ個の網をテストする。短絡は、網を帯電させる前に
その網を読み取り、次いでこのノードを開路があるかど
うか読み取るなど、つまり「グループ内」テスト用に電
荷蓄積を使用することによって、検出される。すべての
網１〜Ｎｓをこのようにして「グループ内」テストする
と、すべての網を放電させ、網Ｎｓ＋１から始まるＮ個
の網からなる次のグループについて、再びテストを始め
る。新たな特徴は、第２の網グループすべてを「グルー
プ内」テストする時、グループ１〜Ｎｓを再読取りして
、「グループ間」の短絡を発見することである。次に放
電され、第３の網グループについてグループ内テストを
実施し、続いて最初の２グループの読取りを行なう。そ
れから、この手順を全部の部分について繰り返す。

先行グループを読み取ることによるグループ内テストと
いうこの特定の方法は、例えば、その代りに後続グルー
プを読み取るように変更できるが、これはこの方法に本
質的な違いをもたらすものではない。現在の所、テスト
動作（読取り／帯電）の回数は、Ｎ２／Ｎｓに大体比例
する。

最短のテスト時間を達成するためには、Ｎｓをできるだ
け大きくすべきであるが、これは、網リストがどういう
順序になっているかによって、すなわち、互いに離れて
いるため、または遮蔽効果のために強く結合されない網
のグループを構成することによって、影響を受けること
がある。

セグメント式テスト法は、絶縁材料本体上の電気的接続
と短絡をテストする方法であり、導体回路網上の電荷蓄
積をできるだけ多く利用することによって、容量結合に
よる誤った読取りを避けながら、テスト時間が最短にな
る。

１グループ内の回路網が互いに強く結合されないように
、テストしようとする回路網の全体をグループに分ける
ものと仮定する。

実施すべきステップは次の通りである。

■、グループ１について、完全なグループ内テストを実
施する。

グループ内テストでは、グループ内の０回路網上のすべ
ての開路、及びグループ内の網間のすべての短絡を発見
する。

グループ内テストでは次のように実施する。

Ａ１回路網１のノードを読み取る。

８０回路網１のノードを帯電させる。

Ｃ０回路網１のノードを読み取る。

回路網２について、ステップＡ−Ｃを繰り返す。

即ち、 Ａ０回路網２のノードを読み取る。

８０回路網２のノードを帯電させる。

Ｃ０回路網２のノードを読み取る。

グループ内のすべての回路網について、ステップＡ−Ｃ
を繰り返す。ステップＡで回路網が帯電していると判っ
た場合は、短絡が検出される。ステップＣでノードが帯
電していないと判った場合は、開路が検出される。グル
ープ内のすべての網に関するステップＡ−Ｃのシーケン
スが、完全なグループ内テストを構成する。

■、グループ１内の回路網を放電する。

■、グループ２について、完全なグループ内テストを実
施する。

■、グループ１内の回路網を読み取る。帯電電圧にある
と判明したノードは、グループ２の網に短絡している。

■、グループ２を放電する。

■、グループ３について、完全なグループ内テストを実
施する。

■、グループ１と２内の回路網を読み取る。帯電電圧に
あると判明したノードは、グループ３の網に短絡してい
る。

■、グループ３を放電する。

このパターンを各グループで繰り返す。例えば、最後の
グループ、グループＮでは、 ■、グループＮについて、完全なグループ内テストを実
施する。

Ｘ、グループ１〜Ｎ−１内の回路網を読み取る。

テスト時間を最短にするには、各グループにできるだけ
多くの網を含めることによって、完全なテストを実施す
るために使用するグループの数を最小にすることが重要
である。これは１．物理的距離のためまたは静電遮蔽の
ために強く容量結合されない網をグループ化することに
よって達成される。実際には、グループ当りの組数の限
度は、容量結合による偽のエラーが検出されるまでグル
ープ当りの組数を増加することによって、決定できる。

Ｆ、効果 本発明によれば、大型および超大型チップ・パンケージ
型の製品のテストを首尾よく行なえる、電子ビームを使
用する連続性テストの新しい装置と方法が提供される。

【図面の簡単な説明】

第１Ａ図は、本発明の一態様による電子ビーム・テスト
装置で使用する電圧コントラスト検出器の概略図である
。 第１Ｂ図は、電圧コントラスト検出器の分解斜視図であ
る。 第２図は、第１Ａ図及び第１Ｂ図の装置を含めるのに適
したシステムの全体図である。 第３図は、網の電位が帯電ビームによって増加する時の
、検出器の応答曲線を示す図である。 第４図は、試料上の接点で所望電圧に達した時、ピーク
検出回路を使用して帯電を終了した電子ビームを自動的
に遮断するための回路図である。 第５図は、第４図の回路におけるいくつかの接続部につ
いての、電圧と時間の関係を表すグラフである。 第６図は、ノードＡに電子ビームを当てた時の、ノード
Ａと８間に回路を有する回路網の概略図である。 第７図は、公称直列キャパシタンスＣｓ及び（Ｎ＋１）
番目の網をキャパシタンスＣｇを介して大地に結合した
伏態で、（Ｎ＋１）番目の網に容量結合されたＮ番目の
網の概略図である。 第８図は、試料の上部からの集束試験ビームと、下部か
らの非集束フラッド・ビームを使用する、本発明の他の
態様によるテスト方法を実施するのに適したパッケージ
構造の概略図である。 第９図及び第１０図は、回路網間の容量結合を示す範囲
軌跡図である。 ７・・・・処理用真空チャンバ、８・・・・台、９・・
・・サポート、１０・・・・試料、１１．１２・・・・
抽出グリッド、１．３・・・・円筒状グリッド、１４・
・・・三角形グリッド、１５．１Ｂ・・・・横グリッド
、１７・・・・頂部反発グリッド、１８・・・・シンチ
レーシヨン・カウンタ、１９．２３・・・・グリッド、
２０・・・・光電子倍増管、２１・・・・読取り用電子
ビーム（プローブ・ビーム）、２２・・・・変換器、２
７・・・・光導体、２９・・・・増幅器、３０・・・・
フィルタ、３１・・・・ピーク検出器、３２・・・・ヒ
ステリシス回路、３３・・・・比較機構。 出願人　　インターナショナル・ビジネス・マシーンズ
・コーポレーション 代理人　　弁理士　　頓　　宮　　孝 （外１名） ＦＩＧ、３

Claims (4)

【特許請求の範囲】
1. （１）ａ）その上に導電性エレメントを有する試料に電
   子ビームを導く手段と、 ｂ）前記試料の上の前記導電性エレメントを帯電させる
   ための帯電手段と、 ｃ）前記試料からの２次電子を加速するために、正の電
   荷を発生させるグリッド手段であって、１）前記ビーム
   及び前記試料の側方に位置する横グリッド手段と、 ２）前記試料の上方に位置する抽出グリッド手段と、 を含むグリッド手段と、 ｄ）前記試料上で発生した２次電子を前記ビーム及び前
   記試料から離れて横方向に前記横グリッド手段に向かっ
   て偏向させるための電界を、前記横グリッド手段に隣接
   する前記試料の上方に発生させるために負の電荷を発生
   させるエレメントを含む、前記試料の上方に位置する偏
   向手段とを含む電子ビーム・テスト・システム。
2. （２）ａ）その上に導電性エレメントを有する試料に電
   子ビームを当てる手段と、 ｂ）前記試料の上の前記導電性エレメントを帯電させる
   ための帯電手段と、 ｃ）前記試料からの２次電子を引き寄せるために、正の
   電荷を発生させるグリッド手段であって、１）前記ビー
   ム及び前記試料の側方に位置する横グリッド手段と、 ２）前記試料の上方に位置する抽出グリッド手段と を含む前記グリッド手段と、 ｄ）出力を有し、前記帯電ビーム手段によって前記試料
   を帯電させる間に、電荷レベルを検出するための検出手
   段と、 ｅ）入力を有し、その入力に応答して前記帯電ビーム手
   段を遮断して、前記試料の帯電化を停止するための遮断
   手段と、 ｆ）ピーク電圧を検出するためのピーク検出手段と、 ｇ）前記遮断手段の前記入力端に接続された出力端を有
   し、前記ピーク検出手段の出力端と前記検出手段の出力
   端に接続された入力端を有する、ピーク電圧の検出後に
   前記遮断手段を動作させて、前記帯電ビームを遮断する
   ための比較手段とを含む電子ビーム・テスト・システム
   。
3. （３）物理的接触なしで、絶縁材料本体上の導体の電気
   的接続及び短絡をテストする方法であって、ａ）前記本
   体の広い表面に低電流の非集束フラッド電子ビームを当
   て、同時に前記本体の探査しようとする他の領域に、フ
   ラッド・ビームとは逆の極性の電荷を供給するための所
   定のエネルギーを有する集束プローブ電子ビームを当て
   るステップと、 ｂ）電子ビームを発生させて、前記導体からの２次電子
   放出を起こさせるステップと、 ｃ）所与の電位にない接続部の存在を検出するステップ
   と を含む、 方法。
4. （４）テストしようとする回路網の全体が、グループ内
   の回路網が互いに強く結合しないように、複数のグルー
   プに分かれる場合に、絶縁材料本体上の電気的接続と短
   絡をテストする方法であって、Ａ、グループ１について
   、 １）回路網１のノードを読み取り、回路網が帯電してい
   るか否かを判別することによって短絡を検出するステッ
   プと、 ２）前記回路網１のあるノードを帯電させるステップと
   、 ３）前記回路網１のノードを読み取るステップと、 ４）グループ１内のすべての回路網についてステップ１
   ）〜３）を繰り返し、ステップ３）であるノードが帯電
   していないと判明した場合は、開路が検出されるステッ
   プと、 ５）グループ１内の回路網を放電するステップによって
   実施される、前記接続に関して完全なグループ内テスト
   を実施して、グループ１内の回路網上のすべての開路、
   及びグループ１内の網間のすべての短絡を発見し、 Ｂ、グループ２について、ステップ１）〜５）の完全な
   グループ内テストと、 ６）グループ１内の回路網を読み取り、帯電電圧にある
   ことが判明したノードはグループ２のある網に短絡して
   いることが検出されるステップと、７）グループ２を放
   電させるステップ、 を実施し、 Ｃ、グループ３について、完全なグループ内テストと、 ８）グループ１及び２内の回路網を読み取り、帯電電圧
   にあることが判明したノードはグループ３のある網に短
   絡していることが検出されるステップと、 ９）グループ３を放電せるステップ を実施し、 Ｄ、ステップＢ及びＣにおけるこのパターンを、グルー
   プ１からグループＮ（ただし、Ｎは整数）までの各グル
   ープで繰り返し、 １０）最後のグループＮについて、グループＮの完全な
   グループ内テストを実施し、 １１）グループ１〜Ｎ−１内の回路網を読み取ることを
   含む方法。