JPS6335032A - レ−ザダイオ−ド駆動回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、光伝送装置にお【プる省電力形のレーザダイ
オード駆動回路に関するものである。

（従来の技術） 従来、このような分野の技術としては、大原省爾、水村
達也編［光通信Ｊ　（１９８１）コロナ社Ｐ、　２３０
に記載されるものがめった。以下、その構成を図を用い
て説明する。

第２図は従来のレーザダイオード駆動回路の一構成例を
示すブロック図でおる。

この駆動回路は、光出力Ｐを送出するレーザダイオード
（以下、ＬＤという）１にバイアス電流■８を供給する
バイアス電流供給回路と、変調入力信号Ｓ・に基づき前
記ＬＤＩにパルス電流■、を供給するパルス電流供給回
路とで構成されている。バイアス電流供給回路は、ＬＤ
Ｉの後方出力光を電気出力に変換するホトダイオード（
以下、ＰＤという）１０、コンデンサー１、Ｐ［）１０
の電気出力を増幅する増幅器１２、電源電圧−Ｅに基づ
き基準電圧Ｖ１を生成する可変抵抗器１３、増幅器１２
の出力と基準電圧Ｖｔとを比較増幅する演算増幅器１４
、及び演算増幅器１４の出力電圧に比例した直流のバイ
アス電流ＩｂをＬＤｌに供給する定電流回路１５で構成
されている。また、パルス電流供給回路は、入力信号Ｓ
ｉに基づきＬＤｌを流れる電流の一部をオン、オフする
ためのパルス電流■、を生成する高速のスイッチング回
路２０．およびパルス電流Ｉ、を定電流化する定電流回
路２１で構成されている。

第３図は第２図の動作波形図であり、横軸のＩは（Ｉｂ
＋１．）からなるＬＤ駆動電流、ＴＩ、　Ｔ２は［０１
の温度、Ｉｂ１は温度Ｔ１におけるＬＤｌのバイアス電
流、Ｉｂ２は温度Ｔ２におけるＬＤｌのバイアス電流、
ＰｍａｘはＬＤｌの最大光出力である。

ＬＤｌは閾値特性を持っており、闇値電流を超える電流
に対してレーザ見損する。そこでＬＤｌにバイアス電流
Ｉｂを印加し、その上にパルス電流■、を流して該ＬＤ
１から光出力Ｐを発生させる。

ところがか、シロ１０閾値電流は温度等によって変化す
るため、光出力Ｐの安定化のために、ＬＤｌの光出力Ｐ
の一部をＰＤＩＯで取り出し、それを増幅器１２で増幅
した後、演算増幅器１４で基準電圧■１と比較し、例え
ば前記光出力Ｐの大きざが最大光出力ＰＩｌｌａｘより
も大きいときには定電流回路１５を通してバイアス電流
■ｂを下げ、光出力Ｐが最大光出力ＰＩＩｌａｘを保つ
ようにフィールドバックをかけて光出力Ｐ／、一定に保
っている。

（発明が解決しようとする問題点） しかしながら、上記構成のＬＤ駆動回路では、光出力Ｐ
か零の時にもバイアス電流■ｂが流れるため、ＬＤｌの
温度か上昇して動作が不安定になったり、ＬＤｌの寿命
が短かくなり、ざらに回路全体の消費電力も大きくなる
という問題点があった。

本発明は前記従来技術が持っていた問題点のうち、動作
の不安定性、短寿命、および消費電力の大きい点につい
て解決したＬＤ駆動回路を提供するものである。

（問題点を解決するための手段） 本発明は前記問題点を解決するために、レーザダイオー
ド【こ定電流のバイアス電流を供給するバイアス電流供
給回路と、入力信号に基づき前記レーザダイオードにパ
ルス電流を供給するパルス電流供給回路とを備えたＬＤ
駆動回路において、前記入力信号に基づき前記パルス電
流に同期させて前記バイアス電流をパルス化するパルス
化回路を設けたものである。

（作　用） 本発明によれば、以上のようにＬＤ駆動回路を構成した
ので、パルス化回路は所定のタイミングでバイアス電流
をパルス化するように働く。これにより、節電と、ＬＤ
の温度上昇の抑制か行える。従って前記問題点を除去で
きるのである。

（実施例〉 第１図は本発明の実施例を示すＬ［）駆動回路の構成ブ
ロック図である。

このＬＤ駆動回路は、従来と同様に、光出力Ｐを送出す
るＬＤ３０にバイアス電流１１．を供給するバイアス電
流供給回路と、前記ＬＤ３０にパルス電流■。

を供給するパルス電流供給回路とを備えている。

バイアス電流供給回路は、［０３０の後方向出力光を電
気出力に変換するＰＤ等の受光素子４０を有し、その受
光素子４０にはコンデンサ４１及び増幅器４２の入力側
か接続されている。増幅器４２の出力側は、電源電圧−
Ｆに基づき基準電圧Ｖｔを生成するバイアス電流振幅調
整用の可変抵抗器４３と共に、演算増幅器４４の２入力
端に接続されている。演算増幅器４４は増幅器４２の出
力と基準電圧ｖｔとを比較し、その差を増幅する回路で
ある。また、ＬＤ３０にはスイッチング回路４５及び定
電流回路４６が直列に接続されている。スイッチング回
路４５はパルス状の切換信＠Ｓｂに基づきＬＤ３０に流
れる直流のバイアス電流をオン、オフさせてパルス化す
る回路、定電流回路４６は演算増幅器４４の出力に応じ
て直流のバイアス電流を供給する回路である。

パルス電流供給回路は、Ｌ［）３０のアノード側に分岐
接続された直列の高速スイッチング回路５０及び定電流
回路５１で構成されている。スイッチング回路５０はパ
ルス状の切換信号Ｓ、に基づきパルス信号Ｉｓを生成し
それをＬＤ３０に供給する回路、定電流回路５１は定電
流をスイッチング回路５０へ供給する回路である。

また、この［０駆動回路にはスイッチ駆動回路６０が設
けられている。スイッチ駆動回路６０は、パルス状の変
調入力信ｑ３・に基づき切換信号Ｓｂ。

Ｓ、を生成し、それをスイッチング回路４５．５０に与
える回路である。これらスイッチ駆動回路６０及びスイ
ッチング回路４５は、バイアス電流供給系のパルス化回
路を構成し、このパルス化回路を設けたことが本実施例
の特徴でおる。

次に、第１図の動作波形図である第４図を参照しつつ動
作を説明する。なお、第４図において横軸の■はＬＤ３
０の全駆動電流（＝Ｉｂ＋Ｉ、）、Ｉｂ１．Ｉｂ２は温
度ＴＩ、　Ｔ２における［Ｄ３０のパルス状バイアス電
流であり、また縦軸のＰｍａｘはＬ［）３０の最大光出
力である。

電源電圧−Ｆを印加すると共に、パルス状の入力信＠Ｓ
ｉをスイッチ駆動回路６０に与えると、スイッチ駆動回
路６０は入力信号Ｓｉに基づき同期のとれた２つのパル
ス状切換信号Ｓｂ、Ｓ３を生成し、それをスイッチング
回路４５．５０へそれぞれ与える。

すると、一方のスイッチング回路４５は、定電流回路４
６により供給される直流のバイアス電流をオン。

オフしてパルス状のバイアス電流Ｉｂに変換し、それを
ＬＤ３Ｑに与える。この際、バイアス電流Ｉｂの振幅は
、可変抵抗器４３を調整してＬＤ３０の発振閾値電流附
近に設定し、高速動作時におけるパターン効果、［０発
振遅延、緩和振動等、光出力波形の劣化を引き起さない
ようにする。他方のスイッチング回路５０は、定電流回
路５１により供給される振幅一定の直流電流をオン、オ
フしてパルス電流■、に変換し、それを１０３０に与え
る。すると、このパルス電流Ｉ、がバイアス電流■ｂに
重畳され、その全駆動電流１（＝Ｉｂ＋Ｉ３）の撮動値
が１０３０の閾値電流を超えるため、ＬＤ３０がレーザ
発掘をする。

ここで、Ｌ（）３０の温度が第４図に示すように■１か
ら■２に変化したとすると、光出力Ｐが低下するため、
その光出力Ｐが受光素子４０で電気出力に変換され、増
幅器４２で増幅されて演算増幅器４４に与えられる。演
算増幅器４４は増幅器４２の出力を基準電圧Ｖ　と比較
するが、増幅器出力〈基準電圧ｖｔのため、その差を増
幅して定電流回路４６に与える。

定電流回路４６は演算増幅器４４の出力に応じてバイア
ス電流供給量を大きくし、そのパルス状のバイアス電流
をＩｂ１から１１，２へと振幅を大きくする。これによ
り、光出力Ｐか一定の最大光出力ＰＩＩｌａｘに抑制さ
れる。

本実施例では、ＬＤ３０のバイアス電流をパルス化した
ので、ＬＤ３０内部の消費電力を低減し、ＬＤ３０の温
度上昇をおさえ、動作を安定にし、かつＬＤ３０の寿命
を長くすることができる。ざらに回路仝休の省電力化が
計れるため、回路全体のＩＣ化が簡単となる。

第５図は第１図の具体的な回路構成例を示す図である。

バイアス電流供給側のスイッチング回路４５は、ＬＤ３
０に直列接続されたトランジスタＴＲ１と、そのベース
に接続された抵抗Ｒ１及びコンデンサＣ１とで構成され
ている。定電流回路４６は、トランジスタＴＲ’ｌに直
列接続されたトランジスタ丁Ｒ２及び抵抗Ｒ２と、その
トランジスタ仕２のベースに接続された演算増幅器へ１
とで構成されている。パルス電流供給側のスイッチング
回路５０は、スイッチ駆動回路６０の出力側に直列接続
されたインバータＩＮＶとコンデンサＣ２、ＬＤ３０に
直列接続されたトランジスタＴＲ３、このトランジスタ
丁Ｒ３にエミッタが共通接続されベースがコンデンサＣ
２に接続されたトランジスタＴＲ４、トランジスタＴＲ
３のベースとインバータＩＮＶの入力側に接続されたコ
ンデンサＣ３、及びトランジスタ丁Ｒ３，丁Ｒ４のベー
スとバイアス電圧−ＥＢの間に接続された抵抗Ｒ３，Ｒ
４で構成されている。定電流回路５１は、トランジスタ
ＴＲ３゜ＴＲ４に直列接続されたトランジスタＴＲ５と
抵抗Ｒ５、トランジスタＴＲ５のベースに接続された演
算増幅器Ａ２、及びこの演算増幅器Ａ２の入力側に接続
されたパルス電流振幅調整用の可変抵抗器ＲＶで構成さ
れている。

また、スイッチ駆動回路６０は、入力信号Ｓｉ側に直列
接続されたバッファ回路Ｂ１、遅延時間τをもたせる遅
延回路Ｄ［、及びバッファ回路８２と、遅延回路ＯＬの
人、出力側に２人力が接続された論理和回路ＯＲとで、
構成されている。

第６図は第５図の動作波形図であり、この波形図を参照
しつつ第５図の動作を説明する。

パルス状の変調入力信＠Ｓｉがスツチ駆動回路６０に与
えられると、この入力信号Ｓｉはバッファ回路Ｂ１及び
論理和回路ＯＲを通して切換信号Ｓｂの形で出力される
と共に、バッファ回路Ｂ１を通して遅延回路計で遅延時
間τだけ遅延された後にバッフ１回路Ｂ２を通して切換
信号Ｓ、の形で出力される。ここで、遅延時間τは、Ｌ
［）３０のバイアス電流Ｉｂが零の時の発光遅延時間以
上に設定されている。

論理和回路ＯＲから出力された切換信号Ｓｂは、スイッ
チング回路４５のコンデンサＣ１を通してトランジスタ
ＴＲ１をオン、オフさせる。これにより、定電流回路４
６のトランジスタＴＲ２及び抵抗Ｒ２を通して供給され
る直流電流は、オン、オフして切換信号Ｓｂと同一波形
のパルス状バイアス電流■ｂが生成される。バッフ１回
路Ｂ２から出力された切換信号Ｓ、は、コンデンサＣ３
を通してトランジスタＴＲ３のベースへ与えられると共
に、インバータＩＮＶで反転されコンデンサＣ２を通し
てトランジスタＴＲ４のベースへ与えられる。すると、
切換信号Ｓ、が正極性の時、トランジスタＴＲ４がオン
で、トランジスタＴＲ４かオフ、該切換信号Ｓ、が負極
性の時、トランジスタＴＲ３がオフで、トランジスタＴ
Ｒ４がオンとなり、定電流回路５１のトランジスタＴＲ
５及び抵抗Ｒ５を通して供給される直流電流は、オン、
オフして切換信号Ｓ、と同一波形のパルス電流■　が生
成される。これらパルス電流■、及びバイアス電流Ｉｂ
の和電流■は、１０３０に供給され、そのＬＤ３０がレ
ーザ発掘する。この際、ＬＤ３０の温度変化等によりそ
の光出力Ｐが変動すると、その変動が発光素子４０、増
幅器４２及び演算増幅器４４に伝えられ、演算増幅器Ａ
１によりトランジスタＴＲ２のコレクタ電流量が前記変
動量に応じて増減し、光出力Ｐが一定の最大光出力Ｐ、
ｍａｘに保持される。

この第５図の回路では、パルス電流■、の存在する期間
中、切換信号Ｓｂにより直流バイアス電流をパルス化し
、しかもそのパルス化したバイアス電流Ｉｂ　（＝Ｓｂ
）の前縁をパルス電流■３の前縁よりも位相を進めると
共に、Ｉｂ　（＝Ｓｂ）の後縁をＩ　　（＝Ｓ、）の後
縁と同一か、または遅らせることにより、１０３０の発
光遅延やパターン効果の影響を少なくすることができる
。

なお、本発明は図示の実施例に限定されず、第１図のバ
イアス電流供給回路中のフィードバック系等を他の回路
で構成したり、あるいはこの第１図の各ブロック回路を
第５図以外の回路で構成するなど、種々の変形が可能で
ある。

（発明の効果） 以上詳細に説明したように、本発明によれば、バイアス
電流を所定のタイミングでパルス化したので、消費電力
の低減化、１０の温度上昇の抑制による動作の安定性と
高寿命化という効果が期待できる。

【図面の簡単な説明】 第１図は本発明の実施例を示すレーザダイオード駆動回
路の構成ブロック図、第２図は従来のし−ザダイオード
駆動回路の構成ブロック図、第３図は第２図の動作波形
図、第４図は第１図の動作波形図、第５図は第１図の具
体的な回路構成例を示す図、第６図は第５図の動作波形
図である。 ３０・・・・・・レーザダイオード（ＬＤ）、４０・・
・・・・受光素子、４４・・・・・・演算増幅器、４５
．５０・・・・・・スイッチング回路、４６、５１・・
・・・・定電流回路、６０・・・・・・スイッチ駆動回
路。 出願人代理人　　柿　　本　　恭　　酸第２図の動作波
形図 第３図 第１図の動作波形図 第１図の具体的な回路構成例 第ら図

Claims (1)

1. 【特許請求の範囲】 １、レーザダイオードに定電流のバイアス電流を供給す
   るバイアス電流供給回路と、入力信号に基づき前記レー
   ザダイオードにパルス電流を供給するパルス電流供給回
   路とを備えたレーザダイオード駆動回路において、 前記入力信号に基づき前記パルス電流に同期させて前記
   バイアス電流をパルス化するパルス化回路を設けたこと
   を特徴とするレーザダイオード駆動回路。 ２、前記パルス化回路は、前記パルス電流の前縁位相よ
   りも進んだ前縁位相で、かつ前記パルス電流の後縁位相
   と同一または遅れた後縁位相を持たせて前記バイアス電
   流をパルス化する回路構成にした特許請求の範囲第１項
   記載のレーザダイオード駆動回路。 ３、前記パルス化回路は、前記入力信号に基づき所定の
   タイミングの切換信号を出力するスイッチ駆動回路と、
   前記切換信号により前記バイアス電流をオン、オフする
   スイッチング回路とで構成した特許請求の範囲第２項記
   載のレーザダイオード駆動回路。 ４、前記スイッチ駆動回路は前記入力信号を遅延する遅
   延回路、及びその遅延回路の出力と前記入力信号の論理
   和をとるオア回路を有し、前記スイッチング回路は前記
   オア回路の出力でオン、オフするトランジスタを有する
   特許請求の範囲第３項記載のレーザダイオード駆動回路
   。