JPS6334642A - 情報処理装置 - Google Patents

情報処理装置

Info

Publication number
JPS6334642A
JPS6334642A JP61177958A JP17795886A JPS6334642A JP S6334642 A JPS6334642 A JP S6334642A JP 61177958 A JP61177958 A JP 61177958A JP 17795886 A JP17795886 A JP 17795886A JP S6334642 A JPS6334642 A JP S6334642A
Authority
JP
Japan
Prior art keywords
instruction
segment
condition
register
word
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61177958A
Other languages
English (en)
Inventor
Tadao Kondo
忠雄 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61177958A priority Critical patent/JPS6334642A/ja
Publication of JPS6334642A publication Critical patent/JPS6334642A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、LSI化された情報処理装置における設計上
の障害の回避に関する。
(従来の技術) LSI化された情報処理装置においては、設計上の障害
が発生すると、その問題点上解決するためにLSIの再
製作が必要である確率が高い。いっぽう、比較的ターン
アラウンドタイムが短いゲートアレイ方式であっても、
LSIの再製作はSSI技術に比べて長期間ケ要し、装
置の開発評価期間に与える影響は非常に太きい。
(発明が解決しようとする問題点) 上述した従来のLSI化された情報処理装置ではターン
アラウンドタイムが長いため、評価上円滑に進めるには
、再製作ケ必要とするI、SIハードウェアの設計上の
障害上回、縫する手段が必要であると云う欠点がある。
本発明の目的は、命令語全解読して特定条件?挽出でき
るようにしておくとともに特定条件のセット状Dk変更
できるようにしておき、特定条件が検出されると命令語
を取出すセグメントを変更して、あらかじめ定められた
主メモリ領域からの命令語全実行し、上記命令語の実行
中に特定条件の検出された命令語を含むセグメント記述
子により上記セグメントヘアクセxすることにより上記
欠点全除去し、ターンアラウンドタイムを短縮できるよ
うに構成した情報処理装置を提供することにある。
(間宅点χ解決するための手段) 本発明による情報処理装置は条件構出手段と、変換手段
と、実行手段と、退避手段と、アクセス手段とt具備し
て構成したものである。
条件構出手段は、命令語ケ解ルして特定条件上検出する
ためのものである。
変換手段は、特定条件のセット状態を変更するためのも
のである。
実行手段は、特定条件が検出されると命令語全取出すセ
グメントを変更し、あらかじめ定められ友王メモリ領域
から命令語全実行するためのものである。
退避手段は、#定条件全検出した命令を含むセグメント
記述子を退避する之めのものである。
アクセス手段は、あらかじめ定められた主メモリ領域に
格納され友命令語の実行中に、退避されたセグメント記
述子で用いて特定条件の検出された命令語金倉むセグメ
ントへアクセスするためのものである。
11.12はそれぞれ切替え回路である。
第1図において、命令レジスタ1はキャッシュメモリ(
図示していない。)からの読出しテータtセットするた
めの命令レジスタであり、インデクスレジスタ2は命令
レジスタ1にセットされた命令語の指定に従い、オペラ
ンドアドレス計算時のアドレス修飾に使用される。セグ
メントレジスタ3はセグメントディスクリゲタが格納さ
れておジ、命令レジスタ1にセットされた命令語の指定
に従い、仮想オペランドアドレスの計算に使用される。
アドレスアダ5は命令レジスタ11インテクスレジスタ
2、ならびにセグメントレジスタ3の内容を入力し、仮
想アドレス全計算する。計算された仮想アドレスは仮想
アドレスレジスタ6にセットされ、TLB7JCよV実
アドレスに変換されてキャッシュメモリに送出される。
デコーダ4は命令レジスタ1にセットされた命令コード
、ならびにアドレス計算指定フィールドを解読し、トラ
ップ条件上検出する。
命令の取出しは命令カウンタ9の指定に従って行われ、
命令増量し要求が送出されるごとにカウンタ10t?介
して命令カウンタ9の内容は1づつ増分される。分岐命
令の実行時や初期設定時には、命令カウンタ9は演算処
理部(図示されていない。)より初期設定される。
命令レジスタlにセットされた命令にょクデコーダ4で
トラップ条件が検出されると、次の命令を指定するよう
補正した後にあらかじめ定められたメモリ領域に命令カ
ウンタ9の内容?セーブし、あらかじめ定められた領域
から新しい値を取出して1f6令カウンタ9にセットす
る。
トラップ命令62含む命令セグメントディスクリブタは
、セグメントレジスタ3のセーブエリアにセーブされる
この状態で情報処理@置はトラップモードに入り、セグ
メントレジスタ3のトラップセグメントディスクリブタ
が命令セグメントとして使用される。このディスクリブ
タは、トラップモード以外では使用されない。トラップ
セグメントには、初期設定時にトラップを生じ念命令機
能を別の基本命令の組甘ぜで代行するような命令の組合
せtセットし℃おく。これによって、上記セグメントに
制#を分岐することにより、トラップ七発生した命令機
能を処理する。
いっぽう、トラップセグメントでの命令実行時には、オ
ペランドとしてトラップされ几命令の命令セグメントに
アクセスしなければならない場合がある。このため、上
記命令セグメントからオペランドv帽す丁ロード命令が
追加されている。この命令は、オペランドセグメントデ
ィスクリブタとして、トラップ七発生した命令セグメン
トディスクリゲタを使用するものである。
トラップセグメントの命令群の最後には、命令カウンタ
9の内容全セーブ領域から取出してセットするとともに
、トラップモード會解除するための命令が用意されてA
る。
第2図は、第1図のデコーダ4ケ詳細に示すブロック図
である。第2図において、19はセット状態指定手段、
20は変換手段、21はデコーダ、22は条件よ出回路
である。上記構成において、セット状態指定手段19は
変換手段20にセットされる状al−指定するものであ
る。
デコーダ4は命令レジスタ1にセットされた命令コード
でアクセスされる変換手%j 2 Uと、命令レジスタ
1にセットされたアドレス修飾音指定するフィールドを
解読するためのテコード回路21と、テコード回路21
の出力上入力してトラップ条件ケ瑛出するための条件検
出回路22とから構成されている。変換手段20[命令
コードに対応して複数ビットのエントリを有し、デコー
ド回Nr21の出力と組合せて変換手段20の適当なビ
ットケセットすれば、任意のアドレス修飾指定と命令コ
ードとの組付せにより条件を検出することができる。
第3図は、第2図の条件検出回路22を詳細に示すブロ
ック図である。第3図において、23はフリップフロッ
プ、24〜27はそれぞれNANDゲート、28は(J
 T(、ゲートである。信号線60〜64はそれぞれ変
換手段20の出力信号1噸であり、信号線71〜73は
テコード回路21の出力である。NANDゲート25〜
27は信号線62〜64七介し℃送出される特定の命令
に対応する出力信号と、信号線71〜73全介し工送出
されるアドレス修飾条件とによシトラップ条件?検出す
る。
フリップフロップ23は、直前に実行された命令に対応
する変換手段20の出力によりセットされ、NANDゲ
ート24により特定の命令の組合せ条件が検出される。
NANDゲート25〜27は、同様な構成を有する。こ
れらの検出され次各条件の論理和はORゲート28によ
り求められ、信号線74i介してプロセサに報告される
RAM20の内容はトラップ条件に応じて装置に電源投
入時、あるAはリセット時に初期設定の一環とし℃セッ
トされる。
本実施例では、命令コード、アドレス修飾フィールド、
および命令の組合せによってトラップ条件孕検出してい
るが、マスタモード/スレーブモードなどの条件が利用
できることは明らかである。
(発明の効果) 以上説明したように本発明は、命令全特定の条件でトラ
ップして特定領域にある命令群全実行することにより、
設計上の障害ケ回透することができると云う効果がある
【図面の簡単な説明】
第1図は、不発明による情報処理装置の一実施例勿示す
ブロック図である。 第2図および第3図は、第1図に示すデコーダの詳細を
示すブロック図である。 1・・・命令レジスタ 2・・・インデクスレジスタ 3・・・セグメントレジスタ 4・・・デコーダ  5・・・アドレスアダ6・・・仮
想アドレスレジスタ  7・・・TLB8・・・制御回
路  9・・・命令カウンタ10・・・カウンタ 11.12・・・切替え回路 19・・・セット状、四指定手段 20・・・変換手段  21山テコ一ド回路22・・・
条件検出回路 23・・・ソリツブフロップ 24〜27・・・NANDゲート 28・・・ORゲート

Claims (1)

    【特許請求の範囲】
  1. 命令語を解読して特定条件を検出するための条件検出手
    段と、前記特定条件のセット状態を変更するための変換
    手段と、前記特定条件が検出されると前記命令語を取出
    すセグメントを変更して、あらかじめ定められた主メモ
    リ領域からの前記命令語を実行するための実行手段と、
    前記特定条件を検出した命令を含むセグメント記述子を
    退避するための退避手段と、前記あらかじめ定められた
    主メモリ領域に格納された前記命令語の実行中に前記退
    避されたセグメント記述子を用いて前記特定条件の検出
    された前記命令語を含むセグメントへアクセスするため
    のアクセス手段とを具備して構成したことを特徴とする
    情報処理装置。
JP61177958A 1986-07-29 1986-07-29 情報処理装置 Pending JPS6334642A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61177958A JPS6334642A (ja) 1986-07-29 1986-07-29 情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61177958A JPS6334642A (ja) 1986-07-29 1986-07-29 情報処理装置

Publications (1)

Publication Number Publication Date
JPS6334642A true JPS6334642A (ja) 1988-02-15

Family

ID=16040054

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61177958A Pending JPS6334642A (ja) 1986-07-29 1986-07-29 情報処理装置

Country Status (1)

Country Link
JP (1) JPS6334642A (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4979650A (ja) * 1972-12-07 1974-08-01
JPS5295942A (en) * 1976-02-06 1977-08-12 Ibm Computer system
JPS56149645A (en) * 1980-04-21 1981-11-19 Nec Corp Instruction word deciphering device of information processor
JPS57157356A (en) * 1981-03-25 1982-09-28 Fujitsu Ltd Instruction decorder error detector
JPS60159948A (ja) * 1984-01-30 1985-08-21 Nec Corp 命令例外処理方式
JPS60207935A (ja) * 1984-03-31 1985-10-19 Toshiba Corp イリ−ガル命令検出方式

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4979650A (ja) * 1972-12-07 1974-08-01
JPS5295942A (en) * 1976-02-06 1977-08-12 Ibm Computer system
JPS56149645A (en) * 1980-04-21 1981-11-19 Nec Corp Instruction word deciphering device of information processor
JPS57157356A (en) * 1981-03-25 1982-09-28 Fujitsu Ltd Instruction decorder error detector
JPS60159948A (ja) * 1984-01-30 1985-08-21 Nec Corp 命令例外処理方式
JPS60207935A (ja) * 1984-03-31 1985-10-19 Toshiba Corp イリ−ガル命令検出方式

Similar Documents

Publication Publication Date Title
US5347636A (en) Data processor which efficiently accesses main memory and input/output devices
JPH0430053B2 (ja)
JPH0155505B2 (ja)
JPS62179033A (ja) 集積回路マイクロプロセツサ
JPS6334642A (ja) 情報処理装置
JPH0564375B2 (ja)
JPH02123442A (ja) 高速化メモリ
JPS6334640A (ja) 情報処理装置
JPS6334643A (ja) 情報処理装置
JPS6334641A (ja) 情報処理装置
JPS59183434A (ja) 命令先取り制御方式
EP0229253A2 (en) Data processor with virtual memory management
JPH0475147A (ja) 情報処理システムにおける時間監視装置
JPH036758A (ja) マイクロプロセッサ
JPS60128541A (ja) マイクロプロセツサ
JPS6132698B2 (ja)
JPH041373B2 (ja)
JPS59163653A (ja) デバツグ装置
JPS59208647A (ja) マイクロプロセツサ
JPS6083149A (ja) コンピユ−タ
JPH0833825B2 (ja) マイクロプロセッサ
JPH03263135A (ja) 分岐制御回路
JPH05108542A (ja) データ処理装置
JPH04162150A (ja) ウォッチドッグタイマ制御回路
JPS5814000B2 (ja) レジスタセット回路