JPS633456A - 固体撮像装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、プラズマ結合装置（Ｐ１ａｓｎ＋ａ　Ｃｏｕ
ｐｌｅｄＤｅｖｉｃｅ　；以下、ＰＣＤという。）によ
る半導体光検出装置に関し、特に半導体基板上に構成し
、撮像装置、位置検出装置、あるいは光学式文字読み取
り装置に使用される築積化された固体撮像装置に関する
。

（従来の技術） 従来から、複数の光電変換素子、およびＰＣＤによる走
査回路を半導体基板上に集積イ、ヒして構成した固体撮
像装置は公知である。

例えば、第３図は従来技術によるＰＣＤの基板構造の一
例を示す構造図である。第３図において、１０１はＮ形
シリコン半導体基板、１０２はＮ＋形形溝導体層よるベ
ース、１０３はＰ形半導体層によるエミッタ、１０４は
ｎｐｎｐトランジスタの中間２層を構成するＰ形半導体
層、１０５はｎｐｎｐ）ランジスタのコレ久夕°を構成
するＮ＋形形溝導体層１０６はＮ＋形形溝導体層よる細
長いベースを形成する共通領域、１０７は前述ベース１
０２．１０６に直流電圧を加えるための直流電源、１０
８〜１１０はそれぞれエミッタ１０３へクロックφ１〜
φ３を与えるための抵抗器である。

第３図において、共通の細長いベース１０６と、島状の
エミッタ１０３と、フック付コレクタ１０５によって単
位要素となるセルが構成される。第４図は、第３図に示
すＰＣＤの単位要素の等価回路を示す説明図である。第
４図において、１１１はＰ形半導体層１０３と、Ｎ形半
導体基板１０１と、Ｐ形半導体層１０４とによって構成
されたｎｎｐトランジスタ、１１２はＮ形半導体基板１
０１と、Ｐ形半導体層１０４と、Ｎ＋形形溝導体層１０
５によって構成されたｎｐｎ　トランジスタである。

上記単位要素となるセルはフック構造をもつ単接合トラ
ンジスタをラテラル形にしたもので、ベース・コレクタ
間に定電圧源Ｖｂｃを接続した状態では、エミッタ１０
３とコレクタ１０５との間に第５図に示すような負性抵
抗特性が現れる。負性抵抗が始まる点の電圧をピ゛−り
焦電圧Ｖｐと呼ぶ、負性抵抗のオン状態、すなわち低抵
抗状態ではエミ、り１０３とコレクタ１０５との間に多
数の電子・正孔対によるプラズマが存在するが、この場
合のようにラテラル構造で、コレクタ面積が十分に小さ
いときにはプラズマはコレクタ電極のまわりに蓄積され
、その周辺に広がる。

いま、クロックφ１の信号源に接続された１番目の要素
のエミッタ１０３にＶｐよりも大きな電圧を加えてオン
状態にしておき、クロックφ２の信号源に接続された２
番目の要素の電流対電圧特性を測定すると、ピーク点電
圧Ｖｐが第５図のＶｐ　ｔによって示すように減少する
。これは、１番目の要素に形成された電子・正孔対プラ
ズマの伝導度変調によるもので、プラズマ結合効果と呼
ばれる。

したがって、２番目の要素をあらかじめｖ　ｐ　１より
大きく、Ｖｐより小さくなるようにバイアスしておけば
、最初にオフ状態であったものを、１番目の要素をオン
にすることによって同様にオン状態にさせることができ
る。この状態で１番目の要素の電圧を低下させてオフに
すれば、結果的にオン状態が１番目から２番目に移った
ことになる。

第３図に示すように、３相のシフトパルス電圧φ１〜φ
３を各セルに加えると、オン状態が左の要素から右の要
素へと順次転送される。

上記が、ＰＣＤの基本となる３相形シフトレジスタの動
作である。第６図は、このようなＰＣＤによるシフトレ
ジスタを使用して構成した固体撮像装置の斜視図である
。

第６図において、第３図と同じ要素には同じ番号が付し
である。第６図において、１１３はＮ＋＋半導体層、１
１５はＰ形半導体層、１１６はＮ＋＋半導体層、１１７
はＮ＋＋半導体層、１１８はＰ形半導体層である。Ｎ＋
形半導体眉１１６．およびＰ形半導体層１１５．１１８
とによってアドレススイッチ１１が構成されている。Ｎ
形半導体基板１０１とＰ形半導体層１１８とによってホ
トダイオード１２が形成され、ホトダイオード１２の出
力はアドレススイッチ１１を介して出力される。

第６図に示すＰＣＤによるシフトレジスタ１０の構造は
、第３図に示したものとほぼ同様である。

しかし、固体撮像装面として用いる場合には、走査出力
はコレクタ領域１０５の近傍に形成されたＮ＋形形溝導
体層１１３より、コレクタ１０５の近傍の電位変化とし
て取り出される。単位素子セルがオフの状態にあれば、
ベース１０６とコレクタ１０５との間の直流バイアス電
圧は、逆バイアスを与えるフックとコレクタ１０５との
間に加えられるので、Ｎ＋形形溝導体層１１３電位はベ
ース１０６（あるいは半導体基板１０１）の電位にほぼ
等しい。単位素子がオン状態になると、コレクタ１０５
の近傍の伝導度変調によってＮ＋形形溝導体層１１３電
位は低下し、コレクタ１０５の電位にちかずく。

この電位の変化をアドレス信号として光検出部に伝達し
、アドレススイッチをオンさせることができる。

上述のように固体撮像装置の各画素には１　ｆａｉｌの
ホトダイオードと、１個の不イッチと、１段の走査回路
とがそれぞれ対応しており、第６図の断面構造からも明
らかなように、ＰＣＤ形固体撮像装置はＮ形半導体基板
１０１上にＰ形、およびＮ形の不純物領域が形成されて
いるだけで、他のバイポーラデバイスのような分離領域
や埋込み領域などの複雑な製造プロセスは必要ない。

（発明が解決しようとする問題点） 上述した従来技術によれば、ＰＣＤによるシフトレジス
タは基本的にはプラズマ結合効果によって動作する。し
たがって、分離領域や埋込み領域が必要ではない為に、
集積度が向上できたり、あるいはプロセスが容易になる
などの利点がある。

反面、素子間に分離がないために、ＰＣＤによるシフト
レジスタのうちの任意の１段がオンになり、その段の走
査電極の電位が低下しているときには、プラズマ結合効
果による電気的なりロストークが生じる結果として、そ
の両側の段の走査電極の電位も低下し、結局、数個のア
ドレススイッチを同時にオンしてしまい、信号の純度が
低下すると言う欠点がある。

このとき、クロストークを防止しようとしてＰＣＤによ
るシフトレジスタに分離領域を形成すれば、プラズマ結
合効果が不十分になり、転送動作がスムーズに行われな
くなる。

さらに、上記従来技術によれば、ＰＣＤによるシフトレ
ジスタでは、単位素子セルを配列するピッチによってエ
ミッタ、コレクタ、ならびにベースの大きさと配置とが
決定されてしまう度合が強（、ＰＣＤによるシフトレジ
スタの走査電極をそのまま光検出部のアドレススイッチ
に結線しても、アドレススイッチを開閉するための駆動
能力が不十分で、スイッチング動作が効率よく行われな
いという欠点がある。

本発明の目的は、ＰＣＤによるシフトレジスタとアドレ
ススイッチとの間に一体化して集積化した単体トランジ
スタによるスイッチ手段を設けることにより上記欠点を
除去し、上記スイッチ手段の採用によって単位素子セル
間に生ずる不要の結合を減するとともにスイッチング動
作を確保することができるように構成し、た固体撮像装
置を提供することにある。

（問題点を解決するための手段） 本発明による固体撮像装置は第１の導電形を有する半導
体基板上に第２の導電形により形成され、入射光により
発生した信号電荷を蓄積するための受光部と、信号電荷
を読み出すためのアドレススイッチとを備えた光電変換
素子を１次元、あるいは２次元状に配置し、かつ、アド
レススイッチを時間順次的に選択するためのプラズマ結
合装置による走査回路を備えて構成したものの改良であ
る。

本発明においては、走査回路の各段においてプラズマ結
合装置の後段に単体スイッチトランジスタを設け、ス゛
イ７チトランジスタの出力を光電変換素子のアドレスス
イッチに加えることができるように構成したものである
。

（実施例） 次に、本発明について図面を参照して説明する。

第１図は、本発明による固体撮像装置の主要部分の一実
施例を示す構成図である。

第１図において、第３図〜第６図と同様な作用をする要
素には同様な番号を付しである。第１図において、１は
Ｐ形半導体層、２はＮ十形半導体層。

３はＰ形半導体層、４はＮ十形半導体層、７は端子、１
０はシフトレジスタ、１１はアドレススイッチ、１３は
本発明を特徴づけるスイッチ手段である。

第２図は、第１図に示すレジスタ１０およびスイッチ手
段１３の等価回路を示す説明図である。

第２図において、トランジスタ１１１，１１２はそれぞ
れ第４図に示すトランジスタ１１１．１１２と同様な作
用をする。ｎｐｎトランジスタ９は、第１図におけるＮ
十形半導体層５に対して電気的に接続された半導体基板
１０１の内部領域と、Ｐ形半導体層３と、Ｎ十形半導体
層４とによって形成されるものである。

第１図において、シフトレジスタ１０の後段にはｎｐｎ
　）ランジスタ９がパーティカルトランジスタ構造によ
って配置されている。

また、シフトレジスタ１０のコレクタ１０５はｎｐｎ）
ランジスタ９のベー、スに接続されている。

これによって、ＰＣＤによるシフトレジスタ１０はｎｐ
ｎトランジスタ９をオン／オフ制御できるので、コレク
タ１０６の周辺の電位変化はＮ＋形形溝導体層５よって
取り出され、アドレススイッチ１１に加えられる。

第１図に示す実施例では、シフトレジスタ１０の後段に
設けられたパーティカル形ｎｐｎ　トランジスタ９は素
子セル間を分離することができる。

さらに、シフトレジスタ１０とｎｐｎ　）ランジスタ９
とを第１図に示すように配列すれば、ｎｐｎトランジス
タ９は成る閾値をもってオン／オフ制御されるため、ア
ドレス信号の純度を著しく高めることができる。

第１図に示す構造配置では、アドレス信号の再生が行な
われるため、アドレススイッチ１１の駆動能力はきわめ
て高く、オン／オフ制御が非常に効率よく行える。

（発明の効果） 本発明は以上説明したように、ＰＣＤによるシフトレジ
スタとアドレススイッチとの間に一体化して集積化した
単体トランジスタによるスイッチ手段を設けることによ
り、上記スイッチ手段の採用によって単位素子セル間に
生ずる不要な結合を減するとともにスイッチング動作を
確保できるため、得られた光信号の解像度を著しく向上
できるとともに、不要なノイズ成分のレベルを著しく低
くすることができるという効果がある。

【図面の簡単な説明】

第１図は、本発明による固体撮像装置の一実施例を部分
的に示す構造図である。 第２図は、第１図に示す固体撮像装置のシフトレジスタ
およびスイッチ手段の等価回路を示す説明図である。 第３図は、従来技術による半導体プラズマ結合装置（Ｐ
ＣＤ）の−例を示す構造図である。 第４図は、第３図に示すＰＣＤの等価回路を示す説明図
である。 第５図は、第３図に示すＰＣＤの基本要素の電流対電圧
特性の一例を示す説明図である。 第６図は、従来技術により構成したＰＣＤによる固体撮
像装置の一例を示す斜視図である。 １．３，１０３，１０４，１１５．１１８・・・・・・
・・・Ｐ形半導体層 ２、　４．　５．　１０１．　１０２．　１０５．　１
０６１１３、　１１６．　１１７ ・・・・・・・・・Ｎ形半導体層 ７・・・・・・・・・・・・端子 １０・・・・・・・・・シフトレジスタ１１・・・・・
・・・・アドレススイッチ１２・・・・・・・・・ホト
ダイオード１３・・・・・・・・・スイッチ手段 １０７・・・・・・電源

Claims (1)

【特許請求の範囲】
1. 第１の導電形を有する半導体基板上に第２の導電形によ
   り形成され、入射光により発生した信号電荷を蓄積する
   ための受光部と、前記信号電荷を読み出すためのアドレ
   ススイッチとを備えた光電変換素子を１次元、あるいは
   ２次元状態に配置し、かつ、前記アドレススイッチを時
   間順次的に選択するためのプラズマ結合装置による走査
   回路を備えて構成した固体撮像装置において、前記走査
   回路の各段において前記プラズマ結合装置の後段に単体
   スイッチトランジスタを設け、前記スイッチトランジス
   タの出力を前記光電変換素子の前記アドレススイッチに
   加えることができるように構成したことを特徴とする固
   体撮像装置。