JP3637822B2 - 固体撮像素子 - Google Patents
固体撮像素子 Download PDFInfo
- Publication number
- JP3637822B2 JP3637822B2 JP29466899A JP29466899A JP3637822B2 JP 3637822 B2 JP3637822 B2 JP 3637822B2 JP 29466899 A JP29466899 A JP 29466899A JP 29466899 A JP29466899 A JP 29466899A JP 3637822 B2 JP3637822 B2 JP 3637822B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- transistor
- solid
- surface layer
- state imaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 claims description 32
- 239000002344 surface layer Substances 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 26
- 238000003384 imaging method Methods 0.000 claims description 24
- 239000004065 semiconductor Substances 0.000 claims description 12
- 230000000295 complement effect Effects 0.000 claims description 2
- 230000005669 field effect Effects 0.000 claims description 2
- 238000005070 sampling Methods 0.000 claims 1
- 230000010354 integration Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、光を電荷に変換する素子と、その電荷を積分して電圧に変換する回路と、その電圧をサンプルホールドする回路などを集積化した固体撮像素子に関する。
【０００２】
【従来の技術】
図６は、ＭＯＳＦＥＴをスイッチ回路に用いた固体撮像素子の回路構成図である。
この固体撮像素子１００の回路は、フォトダイオード１と積分回路２およびサンプルホールド回路１０１から構成されている。このサンプルホールド回路１０１はスイッチ回路１０２とコンデンサ５から構成されている。また、スイッチ回路１０２は、例えば、ｎＭＯＳＦＥＴ３とｐＭＯＳＦＥＴ４を並列接続した回路である。光を受けてフォトダイオード１に電荷が発生し、発生した電荷（プラスの電荷）は電流６となって、積分回路２の入力側７から流入し、積分回路２でこの電流が積分されて電荷となり、この電荷により電圧が発生する。積分回路２の出力側８から出力された電流はスイッチ回路１０２の入力側９に流入する。スイッチ回路１０２のｎＭＯＳＦＥＴのゲート１２およびｐＭＯＳＦＥＴのゲート１３にチャネルが開く電圧が印加されていると、ｎＭＯＳＦＥＴ３およびｐＭＯＳＦＥＴ４はオン状態となっており、入力側９から流入した電流はスイッチ回路１０２の出力側１０から流出する。この流出した電流は、コンデンサ５のプラス端子１４からコンデンサ５に流入して、このコンデンサ５のプラス端子１４側に、プラス電荷が蓄積する。一方、コンデンサ５のマイナス端子１５側にマイナス電荷が蓄積する。このコンデンサ５に蓄積された電荷により、コンデンサ５は所定の電圧に充電される。
【０００３】
図７は、従来の固体撮像素子を半導体基板に形成したときの要部断面図である。
ｎ基板２１の表面層にフォトダイオード１、積分回路２、ｎＭＯＳＦＥＴ３、ｐＭＯＳＦＥＴ４およびコンデンサ５を形成する。フォトダイオード１はｎ基板２１の表面層にアノードとなるｐ+ 領域を形成して得られる。積分回路２はここではブラックボックスで示した。ｎＭＯＳＦＥＴ３はｎ基板２１の表面層にｐウエル領域２３を形成し、このｐウエル領域２３の表面層にｎドレイン領域２４、ｎソース領域２５、ゲート電極２６を形成して得られる。またｐ+ 領域２７はｐウエル領域２３をグランドにするためのオーミックコンタクト部である。ｎＭＯＳＦＥＴ４はｎ基板２１の表面層にｐソース領域２８、ｐドレイン領域２９、ゲート電極２６を形成して得られる。コンデンサ５はｎ基板２１の表面層にｐウエル領域３２を形成し、このｐウエル領域３２の表面層に、グランドと接続するためのオーミックコンタクト部となるｐ+ 領域３３を形成し、シリコン表面上に図示しない絶縁膜を介してコンデンサ５のプラス電極３４が形成して得られる。
【０００４】
図示されるように、フォトダイオード１のｐ+ 領域２２と積分回路２の入力側７を接続し、積分回路２の出力側８とｎドレイン領域２４を接続し、このｎドレイン領域２４とｐソース領域２８を接続し、ｎソース領域２５とｐドレイン領域を接続する。このｎソース領域２５とｐドレイン２８を接続した接続点とコンデンサ５のプラス電極３４と接続し、このプラス端子３４と固体撮像素子の出力端子１１を接続する。また、ｐ+ 領域２７、３３をグランドに接続する。
【０００５】
図８は図７の要部平面図である。図７は図８のＡ−Ａ線で切断したときの断面図である。
図９は、従来の固体撮像素子の動作を説明した図である。外部からフォトダイオード１が光を受けると半導体内部で電子と正孔の対つまり電荷が発生する。接合近傍の表面から浅い箇所で発生した電荷３６のうち正孔はｐ+ 領域２２に入り、電流ａとなって、積分回路２に入り込み、積分回路２でこの電流ａを積分して所定の電圧を発生させる。この積分回路２から電流ｂが流れ出し、ゲート１２、１３がしきい値電圧以上の電圧を印加しておくと、この電流ｂは電流ｃ、ｄに分かれてｎＭＯＳＦＥＴ３およびｐＭＯＳＦＥＴ４を経由してこれらの電流ｃ、ｄが集められて電流ｅとなってコンデンサのプラス電極３４に流入する。この電流ｅによりコンデンサ５のプラス電極３４にはプラスの電荷が蓄積し、ｐウエル領域３２にはマイナス電荷が蓄積する。この蓄積された電荷でコンデンサ５は、積分回路２の発生電圧と同一の所定の電圧となる。この所定の電圧が固体撮像素子の出力端子１１から出力される。
【０００６】
【発明が解決しようとする課題】
しかし、接合から離れた表面から深い箇所で発生した電荷３７のうち正孔は、前記のようにｐ+ 領域２２に入らないで、もれ電流ｈとなって、ｎ基板２１を中を横切ってながれ、このもれ電流ｈは、もれ電流ｉともれ電流ｋとなって外部に流れ出す。もれ電流ｉはｐウエル領域２３、ｐ+ 領域２７を経由してグランドに流れ込むので、固体撮像素子の動作には影響を与えない。
【０００７】
ところが、もれ電流ｋはｐドレイン領域２９を経由してコンデンサ５のプラス電極３４にに流入する。そうすると、本来、電流ｄのみの場合は制御された正規の電圧がコンデンサ５で発生するものが、もれ電流ｋが加わり、正規の電圧からずれて、変動する。この変動幅は、サンプルホールド時間が長い程、フォトダイオード１が受けた光の強度が強い程、また波長が長い光の割合が多い程、大きくなる。この変動幅が大きくなると、固体撮像素子は正常に動作しなくなる。
【０００８】
この発明は、前記の課題を解決して、もれ電流をコンデンサに流入することを防止して、変動のない正規の出力電圧を得ることができる固体撮像素子を供給することにある。
【０００９】
【課題を解決するための手段】
前記の目的を達成するために、光を電荷に変換する素子と、前記電荷を積分して電圧に変換する積分回路、該積分回路で変換された電圧をサンプリングするためのスイッチ回路と、前記電圧をホールドする容量からなるサンプルホールド回路と、が第１導電形半導体基板に形成された固体撮像素子において、
前記スイッチ回路が、前記第１導電形半導体基板の表面層に第２導電形の第１領域と、該第１領域に形成された第１の横型トランジスタと、第１領域から離して前記半導体基板に形成された第２の横型トランジスタと、前記第２の横型トランジスタを囲むように形成された第２導電形の第２領域とを備え、前記第１の横型トランジスタと前記第２の横型トランジスタとは相補形のトランジスタであり、前記第１の横型トランジスタと前記第２の横型トランジスタを並列接続した構成とする。
【００１０】
前記第１の横型トランジスタが、ＭＯＳＦＥＴ（ＭＯＳ型電界効果トランジスタ）、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）および接合型のバイポーラトランジスタのいずれか一つであり、且つ、前記第２の横型トランジスタが、ＭＯＳＦＥＴ、ＩＧＢＴおよび接合型のバイポーラトランジスタのいずれか一つであるとよい。
【００１１】
前記第１の横型トランジスタが、前記第１領域の表面層に互いに離間して形成された第３、第４領域と、前記第３、第４領域の間の前記第１領域の表面層をチャネルとする第１のＭＯＳ駆動型トランジスタからなり、前記第２の横型トランジスタが、第１領域から離して前記半導体基板の表面層をチャネルとする第２のＭＯＳ駆動型トランジスタからなるとよい。
【００１２】
【発明の実施の形態】
図１は、この発明の第１実施例の固体撮像素子の要部断面である。尚、構成図は図６と同じである。図６と同一箇所には同一符号を付した。また、スイッチ回路を構成するトランジスタはここではＭＯＳＦＥＴとしたがＩＧＢＴ、接合型トランジスタおよびそれらの組合せとしても構わない。
【００１３】
ｎ基板２１の表面層にフォトダイオード１、積分回路２、ｎＭＯＳＦＥＴ３、ｐＭＯＳＦＥＴ４、コンデンサ５およびもれ電流吸収用のｐ領域４１を形成する。このもれ電流吸収用のｐ領域４１を設けたことが本発明である。
【００１４】
フォトダイオード１はｎ基板２１の表面層にアノードとなるｐ+ 領域を形成して得られる。積分回路２はここではブラックボックスで示した。ｎＭＯＳＦＥＴ３はｎ基板２１の表面層にｐウエル領域２３を形成し、このｐウエル領域２３の表面層にｎドレイン領域２４、ｎソース領域２５、ゲート電極２６を形成して得られる。またｐ+ 領域２７はｐウエル領域２３をグランドにするためのオーミックコンタクト部である。ｎＭＯＳＦＥＴ４はｎ基板２１の表面層にｐソース領域２８、ｐドレイン領域２９、ゲート電極２６を形成して得られる。コンデンサ５はｎ基板２１の表面層にｐウエル領域３２を形成し、このｐウエル領域３２の表面層に、グランドと接続するためのオーミックコンタクト部となるｐ+ 領域３３を形成し、シリコン表面上に図示しない絶縁膜を介してコンデンサ５のプラス電極３４が形成して得られる。さらに、ｎ基板２１の表面層で、ｐＭＯＳＦＥＴ４の周囲を囲むように、もれ電流吸収用のｐ領域４１を形成し、コンタクトをとるためにｐ+ 領域４２を形成する。
【００１５】
図示されるように、フォトダイオード１のｐ+ 領域２２と積分回路２の入力側７を接続し、積分回路２の出力側８とｎドレイン領域２４を接続し、このｎドレイン領域２４とｐソース領域２８を接続し、ｎソース領域２５とｐドレイン領域を接続する。このｎソース領域２５とｐドレイン２８を接続した接続点とコンデンサ５のプラス電極３４と接続し、このプラス端子３４と固体撮像素子の出力端子１１を接続する。また、ｐ+ 領域２７、３３をグランドに接続する。また、ｐ+ 領域４２をグランドに接続する。
【００１６】
図２は図１の要部平面図である。前記の図１は、図２のＡ−Ａ線で切断したときの断面図である。図示するように、ｐ領域４１はｐＭＯＳＦＥＴ４を取り囲むように配置されている。また、オーミックコンタクトをとるための高濃度領域であるｐ+ 領域２７、３３、４２およびｎ+ 領域３１の各領域の配置は、一例を示したものであり、例えば、ｐ+ 領域２７はｐウエル領域２３の表面層の任意の箇所でよく、ｐ+ 領域３３はｐウエル領域３２の表面層の任意の箇所で、一箇所でよく、ｐ+ 領域４２もｐウエル領域４１の表面層の任意の箇所で、一箇所でよく、ｎ+ 領域３１はｎ基板２１の表面層の任意の箇所でよい。
【００１７】
図３は、図２の固体撮像素子の動作を説明した図である。外部からフォトダイオード１が光を受けると半導体内部で電子と正孔の対つまり電荷が発生する。接合近傍の表面から浅い箇所で発生した電荷３６のうち正孔はｐ+ 領域２２に入り、電流ａとなって、積分回路２に入り込み、積分回路２でこの電流ａを積分して所定の電圧を発生させる。この積分回路２から電流ｂが流れ出し、ゲート１２、１３がしきい値電圧以上の電圧を印加しておくと、この電流ｂは電流ｃ、ｄに分かれてｎＭＯＳＦＥＴ３およびｐＭＯＳＦＥＴ４を経由してこれらの電流ｃ、ｄが集められて電流ｅとなってコンデンサのプラス電極３４に流入する。この電流ｅによりコンデンサ５のプラス電極３４にはプラスの電荷が蓄積し、ｐウエル領域３２にはマイナス電荷が蓄積する。この蓄積された電荷でコンデンサ５は、積分回路２の発生電圧と同一の所定の電圧となる。この所定の電圧が固体撮像素子の出力端子１１から出力される。ここまでは図９の説明と同じである。
【００１８】
つぎに、図９で問題とされた、深い箇所で発生した電荷の３７の挙動を説明する。接合から離れた表面から深い箇所で発生した電荷３７のうち正孔は、前記のようにｐ+ 領域２２に入らないで、もれ電流ｈとなって、ｎ基板２１を中を横切って流れ、このもれ電流ｈは、もれ電流ｉともれ電流ｍともれ電流ｎとなって外部に流れ出す。図９で問題となったもれ電流ｋはもれ電流ｍ、ｎに通電経路が変わり、電流ｋは極めて小さくなる。もれ電流ｉはｐウエル領域２３、ｐ+ 領域２７を経由してグランドに流れ込み、またもれ電流ｍ、もれ電流ｎも同様にｐ+ 領域４１を経由してグランドに流れ込むので、固体撮像素子の動作には影響を与えない。
【００１９】
このように、もれ電流ｉ、ｍ、ｎはコンデンサ５のプラス電極３４に流入することがないために、コンデンサ５の電圧は電流ｄのみで決定される。そのため、変動のない正規の出力電圧を得ることができる固体撮像素子を供給することができる。
【００２０】
図４は、この発明の第２の実施例の固体撮像素子の要部断面図である。図１との違いは、図１のｐウエル領域２３とｐウエル３２を接続してｐウエル領域２３ａとし、このｐウエル領域２３ａにｐ領域４１の働きをさせた点である。この場合も、もれ電流ｈはグランドに流れる。そのため、図１と同様の効果がある。
【００２１】
図５は、図４の要部平面図である。前記の図４は、図５のＡ−Ａ線で切断したときの断面図である。図示するように、ｐ領域２３ａはｐＭＯＳＦＥＴ４を取り囲むように配置されている。また、オーミックコンタクトをとるための高濃度領域であるｐ+ 領域２７、３３、４２およびｎ+ 領域３１の各領域の配置は、一例を示したものであり、例えば、ｐ+ 領域２７、３３、４２はｐウエル領域２３ａの表面層の任意の箇所で、一箇所でよく、ｎ+ 領域３１はｎ基板２１の表面層の任意の箇所でよい。
【００２２】
【発明の効果】
このように、グランド接続したもれ電流吸収用領域（ｐ+ 領域４１）を設けることで、フォトダイオードの深い箇所で発生した電荷によるもれ電流による、コンデンサの電圧変動を防止して、変動のない正規の出力電圧を得ることができる。
【図面の簡単な説明】
【図１】この発明の第１実施例の固体撮像素子の要部断面
【図２】図１の要部平面図
【図３】図２の固体撮像素子の動作を説明した図
【図４】この発明の第２の実施例の固体撮像素子の要部断面図
【図５】図４の要部平面図
【図６】ＭＯＳＦＥＴをスイッチ回路に用いた固体撮像素子の回路構成図
【図７】従来の固体撮像素子を半導体基板に形成したときの要部断面図
【図８】図７の要部平面図
【図９】従来の固体撮像素子の動作を説明した図
【符号の説明】
１ フォトダイオード
２ 積分回路
３ ｎＭＯＳＦＥＴ
４ ｐＭＯＳＦＥＴ
５ コンデンサ
６ 電流
７ 積分回路の入力側
８ 積分回路の出力側
９ スイッチ回路の入力側
１０ スイッチ回路の出力側
１１ 固体撮像素子の出力端子
１２ ｎＭＯＳＦＥＴのゲート
１３ ｐＭＯＳＦＥＴのゲート
１４ コンデンサのプラス側
１５ コンデンサのマイナス側
２１ ｎ基板
２２ ｐ+ 領域
２３ ｐウエル領域
２３ａ ｐウエル領域
２４ ｎドレイン領域
２５ ｎソース領域
２６ ゲート電極
２７ ｐ+ 領域
２８ ｐソース領域
２９ ｐドレイン領域
３０ ゲート電極
３１ ｎ+ 領域
３２ ｐウエル領域
３３ ｐ+ 領域
３４ プラス電極
３５ 光
３６ 浅い箇所で発生した電荷
３７ 深い箇所で発生した電荷
４１ ｐ領域
４２ ｐ+ 領域
１００ 固体撮像素子
１０１ サンプルホールド回路
１０２ スイッチ回路
ａ〜ｅ 電流
ｈ〜ｎ もれ電流
【発明の属する技術分野】
この発明は、光を電荷に変換する素子と、その電荷を積分して電圧に変換する回路と、その電圧をサンプルホールドする回路などを集積化した固体撮像素子に関する。
【０００２】
【従来の技術】
図６は、ＭＯＳＦＥＴをスイッチ回路に用いた固体撮像素子の回路構成図である。
この固体撮像素子１００の回路は、フォトダイオード１と積分回路２およびサンプルホールド回路１０１から構成されている。このサンプルホールド回路１０１はスイッチ回路１０２とコンデンサ５から構成されている。また、スイッチ回路１０２は、例えば、ｎＭＯＳＦＥＴ３とｐＭＯＳＦＥＴ４を並列接続した回路である。光を受けてフォトダイオード１に電荷が発生し、発生した電荷（プラスの電荷）は電流６となって、積分回路２の入力側７から流入し、積分回路２でこの電流が積分されて電荷となり、この電荷により電圧が発生する。積分回路２の出力側８から出力された電流はスイッチ回路１０２の入力側９に流入する。スイッチ回路１０２のｎＭＯＳＦＥＴのゲート１２およびｐＭＯＳＦＥＴのゲート１３にチャネルが開く電圧が印加されていると、ｎＭＯＳＦＥＴ３およびｐＭＯＳＦＥＴ４はオン状態となっており、入力側９から流入した電流はスイッチ回路１０２の出力側１０から流出する。この流出した電流は、コンデンサ５のプラス端子１４からコンデンサ５に流入して、このコンデンサ５のプラス端子１４側に、プラス電荷が蓄積する。一方、コンデンサ５のマイナス端子１５側にマイナス電荷が蓄積する。このコンデンサ５に蓄積された電荷により、コンデンサ５は所定の電圧に充電される。
【０００３】
図７は、従来の固体撮像素子を半導体基板に形成したときの要部断面図である。
ｎ基板２１の表面層にフォトダイオード１、積分回路２、ｎＭＯＳＦＥＴ３、ｐＭＯＳＦＥＴ４およびコンデンサ５を形成する。フォトダイオード１はｎ基板２１の表面層にアノードとなるｐ+ 領域を形成して得られる。積分回路２はここではブラックボックスで示した。ｎＭＯＳＦＥＴ３はｎ基板２１の表面層にｐウエル領域２３を形成し、このｐウエル領域２３の表面層にｎドレイン領域２４、ｎソース領域２５、ゲート電極２６を形成して得られる。またｐ+ 領域２７はｐウエル領域２３をグランドにするためのオーミックコンタクト部である。ｎＭＯＳＦＥＴ４はｎ基板２１の表面層にｐソース領域２８、ｐドレイン領域２９、ゲート電極２６を形成して得られる。コンデンサ５はｎ基板２１の表面層にｐウエル領域３２を形成し、このｐウエル領域３２の表面層に、グランドと接続するためのオーミックコンタクト部となるｐ+ 領域３３を形成し、シリコン表面上に図示しない絶縁膜を介してコンデンサ５のプラス電極３４が形成して得られる。
【０００４】
図示されるように、フォトダイオード１のｐ+ 領域２２と積分回路２の入力側７を接続し、積分回路２の出力側８とｎドレイン領域２４を接続し、このｎドレイン領域２４とｐソース領域２８を接続し、ｎソース領域２５とｐドレイン領域を接続する。このｎソース領域２５とｐドレイン２８を接続した接続点とコンデンサ５のプラス電極３４と接続し、このプラス端子３４と固体撮像素子の出力端子１１を接続する。また、ｐ+ 領域２７、３３をグランドに接続する。
【０００５】
図８は図７の要部平面図である。図７は図８のＡ−Ａ線で切断したときの断面図である。
図９は、従来の固体撮像素子の動作を説明した図である。外部からフォトダイオード１が光を受けると半導体内部で電子と正孔の対つまり電荷が発生する。接合近傍の表面から浅い箇所で発生した電荷３６のうち正孔はｐ+ 領域２２に入り、電流ａとなって、積分回路２に入り込み、積分回路２でこの電流ａを積分して所定の電圧を発生させる。この積分回路２から電流ｂが流れ出し、ゲート１２、１３がしきい値電圧以上の電圧を印加しておくと、この電流ｂは電流ｃ、ｄに分かれてｎＭＯＳＦＥＴ３およびｐＭＯＳＦＥＴ４を経由してこれらの電流ｃ、ｄが集められて電流ｅとなってコンデンサのプラス電極３４に流入する。この電流ｅによりコンデンサ５のプラス電極３４にはプラスの電荷が蓄積し、ｐウエル領域３２にはマイナス電荷が蓄積する。この蓄積された電荷でコンデンサ５は、積分回路２の発生電圧と同一の所定の電圧となる。この所定の電圧が固体撮像素子の出力端子１１から出力される。
【０００６】
【発明が解決しようとする課題】
しかし、接合から離れた表面から深い箇所で発生した電荷３７のうち正孔は、前記のようにｐ+ 領域２２に入らないで、もれ電流ｈとなって、ｎ基板２１を中を横切ってながれ、このもれ電流ｈは、もれ電流ｉともれ電流ｋとなって外部に流れ出す。もれ電流ｉはｐウエル領域２３、ｐ+ 領域２７を経由してグランドに流れ込むので、固体撮像素子の動作には影響を与えない。
【０００７】
ところが、もれ電流ｋはｐドレイン領域２９を経由してコンデンサ５のプラス電極３４にに流入する。そうすると、本来、電流ｄのみの場合は制御された正規の電圧がコンデンサ５で発生するものが、もれ電流ｋが加わり、正規の電圧からずれて、変動する。この変動幅は、サンプルホールド時間が長い程、フォトダイオード１が受けた光の強度が強い程、また波長が長い光の割合が多い程、大きくなる。この変動幅が大きくなると、固体撮像素子は正常に動作しなくなる。
【０００８】
この発明は、前記の課題を解決して、もれ電流をコンデンサに流入することを防止して、変動のない正規の出力電圧を得ることができる固体撮像素子を供給することにある。
【０００９】
【課題を解決するための手段】
前記の目的を達成するために、光を電荷に変換する素子と、前記電荷を積分して電圧に変換する積分回路、該積分回路で変換された電圧をサンプリングするためのスイッチ回路と、前記電圧をホールドする容量からなるサンプルホールド回路と、が第１導電形半導体基板に形成された固体撮像素子において、
前記スイッチ回路が、前記第１導電形半導体基板の表面層に第２導電形の第１領域と、該第１領域に形成された第１の横型トランジスタと、第１領域から離して前記半導体基板に形成された第２の横型トランジスタと、前記第２の横型トランジスタを囲むように形成された第２導電形の第２領域とを備え、前記第１の横型トランジスタと前記第２の横型トランジスタとは相補形のトランジスタであり、前記第１の横型トランジスタと前記第２の横型トランジスタを並列接続した構成とする。
【００１０】
前記第１の横型トランジスタが、ＭＯＳＦＥＴ（ＭＯＳ型電界効果トランジスタ）、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）および接合型のバイポーラトランジスタのいずれか一つであり、且つ、前記第２の横型トランジスタが、ＭＯＳＦＥＴ、ＩＧＢＴおよび接合型のバイポーラトランジスタのいずれか一つであるとよい。
【００１１】
前記第１の横型トランジスタが、前記第１領域の表面層に互いに離間して形成された第３、第４領域と、前記第３、第４領域の間の前記第１領域の表面層をチャネルとする第１のＭＯＳ駆動型トランジスタからなり、前記第２の横型トランジスタが、第１領域から離して前記半導体基板の表面層をチャネルとする第２のＭＯＳ駆動型トランジスタからなるとよい。
【００１２】
【発明の実施の形態】
図１は、この発明の第１実施例の固体撮像素子の要部断面である。尚、構成図は図６と同じである。図６と同一箇所には同一符号を付した。また、スイッチ回路を構成するトランジスタはここではＭＯＳＦＥＴとしたがＩＧＢＴ、接合型トランジスタおよびそれらの組合せとしても構わない。
【００１３】
ｎ基板２１の表面層にフォトダイオード１、積分回路２、ｎＭＯＳＦＥＴ３、ｐＭＯＳＦＥＴ４、コンデンサ５およびもれ電流吸収用のｐ領域４１を形成する。このもれ電流吸収用のｐ領域４１を設けたことが本発明である。
【００１４】
フォトダイオード１はｎ基板２１の表面層にアノードとなるｐ+ 領域を形成して得られる。積分回路２はここではブラックボックスで示した。ｎＭＯＳＦＥＴ３はｎ基板２１の表面層にｐウエル領域２３を形成し、このｐウエル領域２３の表面層にｎドレイン領域２４、ｎソース領域２５、ゲート電極２６を形成して得られる。またｐ+ 領域２７はｐウエル領域２３をグランドにするためのオーミックコンタクト部である。ｎＭＯＳＦＥＴ４はｎ基板２１の表面層にｐソース領域２８、ｐドレイン領域２９、ゲート電極２６を形成して得られる。コンデンサ５はｎ基板２１の表面層にｐウエル領域３２を形成し、このｐウエル領域３２の表面層に、グランドと接続するためのオーミックコンタクト部となるｐ+ 領域３３を形成し、シリコン表面上に図示しない絶縁膜を介してコンデンサ５のプラス電極３４が形成して得られる。さらに、ｎ基板２１の表面層で、ｐＭＯＳＦＥＴ４の周囲を囲むように、もれ電流吸収用のｐ領域４１を形成し、コンタクトをとるためにｐ+ 領域４２を形成する。
【００１５】
図示されるように、フォトダイオード１のｐ+ 領域２２と積分回路２の入力側７を接続し、積分回路２の出力側８とｎドレイン領域２４を接続し、このｎドレイン領域２４とｐソース領域２８を接続し、ｎソース領域２５とｐドレイン領域を接続する。このｎソース領域２５とｐドレイン２８を接続した接続点とコンデンサ５のプラス電極３４と接続し、このプラス端子３４と固体撮像素子の出力端子１１を接続する。また、ｐ+ 領域２７、３３をグランドに接続する。また、ｐ+ 領域４２をグランドに接続する。
【００１６】
図２は図１の要部平面図である。前記の図１は、図２のＡ−Ａ線で切断したときの断面図である。図示するように、ｐ領域４１はｐＭＯＳＦＥＴ４を取り囲むように配置されている。また、オーミックコンタクトをとるための高濃度領域であるｐ+ 領域２７、３３、４２およびｎ+ 領域３１の各領域の配置は、一例を示したものであり、例えば、ｐ+ 領域２７はｐウエル領域２３の表面層の任意の箇所でよく、ｐ+ 領域３３はｐウエル領域３２の表面層の任意の箇所で、一箇所でよく、ｐ+ 領域４２もｐウエル領域４１の表面層の任意の箇所で、一箇所でよく、ｎ+ 領域３１はｎ基板２１の表面層の任意の箇所でよい。
【００１７】
図３は、図２の固体撮像素子の動作を説明した図である。外部からフォトダイオード１が光を受けると半導体内部で電子と正孔の対つまり電荷が発生する。接合近傍の表面から浅い箇所で発生した電荷３６のうち正孔はｐ+ 領域２２に入り、電流ａとなって、積分回路２に入り込み、積分回路２でこの電流ａを積分して所定の電圧を発生させる。この積分回路２から電流ｂが流れ出し、ゲート１２、１３がしきい値電圧以上の電圧を印加しておくと、この電流ｂは電流ｃ、ｄに分かれてｎＭＯＳＦＥＴ３およびｐＭＯＳＦＥＴ４を経由してこれらの電流ｃ、ｄが集められて電流ｅとなってコンデンサのプラス電極３４に流入する。この電流ｅによりコンデンサ５のプラス電極３４にはプラスの電荷が蓄積し、ｐウエル領域３２にはマイナス電荷が蓄積する。この蓄積された電荷でコンデンサ５は、積分回路２の発生電圧と同一の所定の電圧となる。この所定の電圧が固体撮像素子の出力端子１１から出力される。ここまでは図９の説明と同じである。
【００１８】
つぎに、図９で問題とされた、深い箇所で発生した電荷の３７の挙動を説明する。接合から離れた表面から深い箇所で発生した電荷３７のうち正孔は、前記のようにｐ+ 領域２２に入らないで、もれ電流ｈとなって、ｎ基板２１を中を横切って流れ、このもれ電流ｈは、もれ電流ｉともれ電流ｍともれ電流ｎとなって外部に流れ出す。図９で問題となったもれ電流ｋはもれ電流ｍ、ｎに通電経路が変わり、電流ｋは極めて小さくなる。もれ電流ｉはｐウエル領域２３、ｐ+ 領域２７を経由してグランドに流れ込み、またもれ電流ｍ、もれ電流ｎも同様にｐ+ 領域４１を経由してグランドに流れ込むので、固体撮像素子の動作には影響を与えない。
【００１９】
このように、もれ電流ｉ、ｍ、ｎはコンデンサ５のプラス電極３４に流入することがないために、コンデンサ５の電圧は電流ｄのみで決定される。そのため、変動のない正規の出力電圧を得ることができる固体撮像素子を供給することができる。
【００２０】
図４は、この発明の第２の実施例の固体撮像素子の要部断面図である。図１との違いは、図１のｐウエル領域２３とｐウエル３２を接続してｐウエル領域２３ａとし、このｐウエル領域２３ａにｐ領域４１の働きをさせた点である。この場合も、もれ電流ｈはグランドに流れる。そのため、図１と同様の効果がある。
【００２１】
図５は、図４の要部平面図である。前記の図４は、図５のＡ−Ａ線で切断したときの断面図である。図示するように、ｐ領域２３ａはｐＭＯＳＦＥＴ４を取り囲むように配置されている。また、オーミックコンタクトをとるための高濃度領域であるｐ+ 領域２７、３３、４２およびｎ+ 領域３１の各領域の配置は、一例を示したものであり、例えば、ｐ+ 領域２７、３３、４２はｐウエル領域２３ａの表面層の任意の箇所で、一箇所でよく、ｎ+ 領域３１はｎ基板２１の表面層の任意の箇所でよい。
【００２２】
【発明の効果】
このように、グランド接続したもれ電流吸収用領域（ｐ+ 領域４１）を設けることで、フォトダイオードの深い箇所で発生した電荷によるもれ電流による、コンデンサの電圧変動を防止して、変動のない正規の出力電圧を得ることができる。
【図面の簡単な説明】
【図１】この発明の第１実施例の固体撮像素子の要部断面
【図２】図１の要部平面図
【図３】図２の固体撮像素子の動作を説明した図
【図４】この発明の第２の実施例の固体撮像素子の要部断面図
【図５】図４の要部平面図
【図６】ＭＯＳＦＥＴをスイッチ回路に用いた固体撮像素子の回路構成図
【図７】従来の固体撮像素子を半導体基板に形成したときの要部断面図
【図８】図７の要部平面図
【図９】従来の固体撮像素子の動作を説明した図
【符号の説明】
１ フォトダイオード
２ 積分回路
３ ｎＭＯＳＦＥＴ
４ ｐＭＯＳＦＥＴ
５ コンデンサ
６ 電流
７ 積分回路の入力側
８ 積分回路の出力側
９ スイッチ回路の入力側
１０ スイッチ回路の出力側
１１ 固体撮像素子の出力端子
１２ ｎＭＯＳＦＥＴのゲート
１３ ｐＭＯＳＦＥＴのゲート
１４ コンデンサのプラス側
１５ コンデンサのマイナス側
２１ ｎ基板
２２ ｐ+ 領域
２３ ｐウエル領域
２３ａ ｐウエル領域
２４ ｎドレイン領域
２５ ｎソース領域
２６ ゲート電極
２７ ｐ+ 領域
２８ ｐソース領域
２９ ｐドレイン領域
３０ ゲート電極
３１ ｎ+ 領域
３２ ｐウエル領域
３３ ｐ+ 領域
３４ プラス電極
３５ 光
３６ 浅い箇所で発生した電荷
３７ 深い箇所で発生した電荷
４１ ｐ領域
４２ ｐ+ 領域
１００ 固体撮像素子
１０１ サンプルホールド回路
１０２ スイッチ回路
ａ〜ｅ 電流
ｈ〜ｎ もれ電流
Claims (3)
- 光を電荷に変換する素子と、前記電荷を積分して電圧に変換する積分回路、該積分回路で変換された電圧をサンプリングするためのスイッチ回路と、前記電圧をホールドする容量からなるサンプルホールド回路と、が第１導電形半導体基板に形成された固体撮像素子において、
前記スイッチ回路が、前記第１導電形半導体基板の表面層に第２導電形の第１領域と、該第１領域に形成された第１の横型トランジスタと、第１領域から離して前記半導体基板に形成された第２の横型トランジスタと、前記第２の横型トランジスタを囲むように形成された第２導電形の第２領域とを備え、前記第１の横型トランジスタと前記第２の横型トランジスタとは相補形のトランジスタであり、前記第１の横型トランジスタと前記第２の横型トランジスタを並列接続したことを特徴とする固体撮像素子。 - 前記第１の横型トランジスタが、ＭＯＳＦＥＴ（ＭＯＳ型電界効果トランジスタ）、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）および接合型のバイポーラトランジスタのいずれか一つであり、且つ、前記第２の横型トランジスタが、ＭＯＳＦＥＴ、ＩＧＢＴおよび接合型のバイポーラトランジスタのいずれか一つであることを特徴とする請求項１に記載の固体撮像素子。
- 前記第１の横型トランジスタが、前記第１領域の表面層に互いに離間して形成された第３、第４領域と、前記第３、第４領域の間の前記第１領域の表面層をチャネルとする第１のＭＯＳ駆動型トランジスタからなり、前記第２の横型トランジスタが、第１領域から離して前記半導体基板の表面層をチャネルとする第２のＭＯＳ駆動型トランジスタからなることを特徴とする請求項１に記載の固体撮像素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29466899A JP3637822B2 (ja) | 1999-10-18 | 1999-10-18 | 固体撮像素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29466899A JP3637822B2 (ja) | 1999-10-18 | 1999-10-18 | 固体撮像素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001119007A JP2001119007A (ja) | 2001-04-27 |
| JP3637822B2 true JP3637822B2 (ja) | 2005-04-13 |
Family
ID=17810770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29466899A Expired - Fee Related JP3637822B2 (ja) | 1999-10-18 | 1999-10-18 | 固体撮像素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3637822B2 (ja) |
-
1999
- 1999-10-18 JP JP29466899A patent/JP3637822B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001119007A (ja) | 2001-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR890004476B1 (ko) | 반도체 광검출기 장치 | |
| JP3891126B2 (ja) | 固体撮像装置 | |
| JP2005536964A (ja) | 低暗電流ホトダイオードを具える画素センサ | |
| Goiffon et al. | Overview of ionizing radiation effects in image sensors fabricated in a deep-submicrometer CMOS imaging technology | |
| KR100790586B1 (ko) | Ｃｍｏｓ 이미지 센서 액티브 픽셀 및 그 신호 감지 방법 | |
| JP7482447B2 (ja) | フォトディテクタ、フォトディテクタアレイおよび駆動方法 | |
| JP2018157156A (ja) | 固体撮像素子及びその製造方法 | |
| JP4165250B2 (ja) | 固体撮像装置 | |
| JPH10335622A (ja) | 光電変換装置 | |
| JP3637822B2 (ja) | 固体撮像素子 | |
| WO1988002186A1 (en) | Output circuit for image sensor | |
| JP3621273B2 (ja) | 固体撮像装置およびその製造方法 | |
| WO2021131372A1 (ja) | 増倍型イメージセンサ | |
| KR100790587B1 (ko) | 커플링 캐패시터를 사용하는 핀드 포토다이오드를 포함하는이미지 센서 픽셀 및 그의 신호 감지 방법 | |
| JP6161454B2 (ja) | 光電変換装置、その製造方法及びカメラ | |
| JP2001237407A (ja) | 電磁放射の検出器およびその製造方法 | |
| JP3673651B2 (ja) | カレントミラー回路と光電変換装置 | |
| KR100204914B1 (ko) | 고체촬상소자의 신호검출장치 | |
| JPH1012855A (ja) | 固体撮像素子 | |
| JP4207268B2 (ja) | 電荷検出装置並びにこれを搭載した電荷転送装置および固体撮像装置 | |
| JPH01233771A (ja) | 電荷転送素子とその駆動方法 | |
| JPH05167412A (ja) | 半導体リレー回路 | |
| JPH02218160A (ja) | 固体撮像素子 | |
| JP2007221283A (ja) | 固体撮像素子 | |
| JPS63152167A (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20031209 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031225 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041213 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041221 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050103 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080121 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090121 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |