JPH1012855A - 固体撮像素子 - Google Patents
固体撮像素子Info
- Publication number
- JPH1012855A JPH1012855A JP8167594A JP16759496A JPH1012855A JP H1012855 A JPH1012855 A JP H1012855A JP 8167594 A JP8167594 A JP 8167594A JP 16759496 A JP16759496 A JP 16759496A JP H1012855 A JPH1012855 A JP H1012855A
- Authority
- JP
- Japan
- Prior art keywords
- region
- channel
- mos transistor
- solid
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【課題】 パンチスルー及び暗電流を抑えた固体撮像装
置を提供する。 【解決手段】 画素毎に、第２導電型領域３に形成され
た第１導電型チャネルのＭＯＳトランジスタ１から成る
増幅器を有する固体撮像素子において、増幅器のＭＯＳ
トランジスタ１は表面チャネル型で、且つチャネル表面
に第１導電型の領域６を有する構成とする。
置を提供する。 【解決手段】 画素毎に、第２導電型領域３に形成され
た第１導電型チャネルのＭＯＳトランジスタ１から成る
増幅器を有する固体撮像素子において、増幅器のＭＯＳ
トランジスタ１は表面チャネル型で、且つチャネル表面
に第１導電型の領域６を有する構成とする。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば増幅型ＭＯ
Ｓイメージセンサ、その他の増幅型イメージセンサ等の
ように、画素毎にＭＯＳトランジスタから成る増幅器を
有する固体撮像素子に係わる。
Ｓイメージセンサ、その他の増幅型イメージセンサ等の
ように、画素毎にＭＯＳトランジスタから成る増幅器を
有する固体撮像素子に係わる。
【０００２】
【従来の技術】固体撮像素子として、例えば増幅型ＭＯ
Ｓ固体撮像素子、或いは増幅用トランジスタと信号電荷
蓄積部とを同一の領域に形成したいわゆる画素ＭＯＳト
ランジスタを備えた他の増幅型固体撮像素子等が知られ
ている。
Ｓ固体撮像素子、或いは増幅用トランジスタと信号電荷
蓄積部とを同一の領域に形成したいわゆる画素ＭＯＳト
ランジスタを備えた他の増幅型固体撮像素子等が知られ
ている。
【０００３】図５は、増幅型ＭＯＳ固体撮像素子（この
例ではいわゆるＣＭＯＳイメージセンサ）の単位セル
（画素）４０の等価回路を示すもので、受光部となるフ
ォトダイオードＰＤと、ソースフォロワ回路の駆動用ト
ランジスタを構成する増幅用ＭＯＳトランジスタ３１
と、垂直スイッチ用のＭＯＳトランジスタ３８を有して
なる。この単位セルでは、フォトダイオードＰＤが増幅
用ＭＯＳトランジスタ３１のゲートに接続され、増幅用
ＭＯＳトランジスタ３１のゲートに接続され、増幅用Ｍ
ＯＳトランジスタ３１のドレインが電源Ｖｄｄに接続さ
れると共に、そのソースが垂直スイッチ用ＭＯＳトラン
ジスタ３８を介して垂直信号線Ｘに接続され、また垂直
スイッチ用ＭＯＳトランジスタ３８のゲートが垂直選択
線Ｙに接続される。垂直信号線Ｘは、図示しないが水平
スイッチ及び水平信号線を経て出力端子に接続される。
ここでｎチャネルの増幅用ＭＯＳトランジスタ３１とｐ
チャネルの垂直スイッチ用ＭＯＳトランジスタ３８でＣ
ＭＯＳトランジスタを構成している。
例ではいわゆるＣＭＯＳイメージセンサ）の単位セル
（画素）４０の等価回路を示すもので、受光部となるフ
ォトダイオードＰＤと、ソースフォロワ回路の駆動用ト
ランジスタを構成する増幅用ＭＯＳトランジスタ３１
と、垂直スイッチ用のＭＯＳトランジスタ３８を有して
なる。この単位セルでは、フォトダイオードＰＤが増幅
用ＭＯＳトランジスタ３１のゲートに接続され、増幅用
ＭＯＳトランジスタ３１のゲートに接続され、増幅用Ｍ
ＯＳトランジスタ３１のドレインが電源Ｖｄｄに接続さ
れると共に、そのソースが垂直スイッチ用ＭＯＳトラン
ジスタ３８を介して垂直信号線Ｘに接続され、また垂直
スイッチ用ＭＯＳトランジスタ３８のゲートが垂直選択
線Ｙに接続される。垂直信号線Ｘは、図示しないが水平
スイッチ及び水平信号線を経て出力端子に接続される。
ここでｎチャネルの増幅用ＭＯＳトランジスタ３１とｐ
チャネルの垂直スイッチ用ＭＯＳトランジスタ３８でＣ
ＭＯＳトランジスタを構成している。
【０００４】この増幅型ＭＯＳ固体撮像素子では、画素
に光が照射されると、フォトダイオードＰＤに光電変換
された電荷が蓄積され、このときの電位変化が増幅用Ｍ
ＯＳトランジスタ３１のソースドレイン間に流れる電流
を変調・増幅できる。そして、垂直スイッチと水平スイ
ッチを導通状態とすることにより出力端子より出力信号
が取り出される。
に光が照射されると、フォトダイオードＰＤに光電変換
された電荷が蓄積され、このときの電位変化が増幅用Ｍ
ＯＳトランジスタ３１のソースドレイン間に流れる電流
を変調・増幅できる。そして、垂直スイッチと水平スイ
ッチを導通状態とすることにより出力端子より出力信号
が取り出される。
【０００５】増幅用ＭＯＳトランジスタ３１は、図６に
示すように、例えばｎ型の半導体基板３２に形成したｐ
型の半導体ウエル領域３３の表面にｎ型のソース領域３
４及びドレイン領域３５を形成し、このソース領域３４
及びドレイン領域３５間のｐ型半導体ウエル領域３３、
従ってチャネル上にゲート絶縁膜３６を介してゲート電
極３７を形成して構成される。
示すように、例えばｎ型の半導体基板３２に形成したｐ
型の半導体ウエル領域３３の表面にｎ型のソース領域３
４及びドレイン領域３５を形成し、このソース領域３４
及びドレイン領域３５間のｐ型半導体ウエル領域３３、
従ってチャネル上にゲート絶縁膜３６を介してゲート電
極３７を形成して構成される。
【０００６】一方、上述の他の増幅型固体撮像素子の単
位セル（画素）を構成する画素ＭＯＳトランジスタを図
８に示す。これは例えばｐ型の半導体基板４２上にｎ型
の半導体領域、すなわちオーバーフローバリア領域４３
及びｐ型の半導体ウエル領域４４が形成され、このｐ型
半導体ウエル領域４４上にゲート絶縁膜４７を介して、
光を透過しうるリング状のゲート電極４８が形成され、
このゲート電極４８の内側及び外側に対応するｐ型半導
体ウエル領域４４にゲート電極をマスクとするセルフア
ラインにてそれぞれｎ型のソース領域４５及びドレイン
領域４６が形成され、ここに増幅用トランジスタと信号
電荷蓄積部を同じ領域で構成した１画素となるいわゆる
画素ＭＯＳトランジスタ４１が構成される。
位セル（画素）を構成する画素ＭＯＳトランジスタを図
８に示す。これは例えばｐ型の半導体基板４２上にｎ型
の半導体領域、すなわちオーバーフローバリア領域４３
及びｐ型の半導体ウエル領域４４が形成され、このｐ型
半導体ウエル領域４４上にゲート絶縁膜４７を介して、
光を透過しうるリング状のゲート電極４８が形成され、
このゲート電極４８の内側及び外側に対応するｐ型半導
体ウエル領域４４にゲート電極をマスクとするセルフア
ラインにてそれぞれｎ型のソース領域４５及びドレイン
領域４６が形成され、ここに増幅用トランジスタと信号
電荷蓄積部を同じ領域で構成した１画素となるいわゆる
画素ＭＯＳトランジスタ４１が構成される。
【０００７】そして、図示しないが、この画素ＭＯＳト
ランジスタ４１のゲートが垂直選択線に接続され、ドレ
イン領域４６が電源Ｖｄｄに接続されると共に、ソース
領域４５が垂直信号線に接続される。この画素ＭＯＳト
ランジスタ４１では、ゲート電極４８を透過した光がエ
レクトロン（電子）、ホール（正孔）を発生し、このう
ちのホールｈが信号電荷としてゲート電極４８下のｐ型
半導体ウエル領域４４に蓄積される。垂直選択線を通し
てゲート電極４８に高い電圧が印加され、画素ＭＯＳト
ランジスタ４１がオンすると、ソース及びドレイン領域
間の表面のチャネルにチャネル電流が流れ、このチャネ
ル電流が信号電荷ｈにより変化を受けるので、このチャ
ネル電流を垂直信号線を通して出力し、その変化量を信
号出力としている。
ランジスタ４１のゲートが垂直選択線に接続され、ドレ
イン領域４６が電源Ｖｄｄに接続されると共に、ソース
領域４５が垂直信号線に接続される。この画素ＭＯＳト
ランジスタ４１では、ゲート電極４８を透過した光がエ
レクトロン（電子）、ホール（正孔）を発生し、このう
ちのホールｈが信号電荷としてゲート電極４８下のｐ型
半導体ウエル領域４４に蓄積される。垂直選択線を通し
てゲート電極４８に高い電圧が印加され、画素ＭＯＳト
ランジスタ４１がオンすると、ソース及びドレイン領域
間の表面のチャネルにチャネル電流が流れ、このチャネ
ル電流が信号電荷ｈにより変化を受けるので、このチャ
ネル電流を垂直信号線を通して出力し、その変化量を信
号出力としている。
【０００８】従来、上述した増幅型ＭＯＳ固体撮像素子
及び他の増幅型固体撮像素子としては、その単位セル内
の増幅用ＭＯＳトランジスタ３１又は画素ＭＯＳトラン
ジスタ４１のそれぞれのｐ型半導体ウエル領域３３又は
４４の不純物濃度を１０16ｃｍ-3程度に、チャネル長を
１．０μｍ程度に設定したものが提案されている。
及び他の増幅型固体撮像素子としては、その単位セル内
の増幅用ＭＯＳトランジスタ３１又は画素ＭＯＳトラン
ジスタ４１のそれぞれのｐ型半導体ウエル領域３３又は
４４の不純物濃度を１０16ｃｍ-3程度に、チャネル長を
１．０μｍ程度に設定したものが提案されている。
【０００９】
【発明が解決しようとする課題】上述した増幅型ＭＯＳ
固体撮像素子及び他の増幅型固体撮像素子においては、
より画素数を増加したり、小型化することが試みられて
いるが、その場合、例えば増幅用ＭＯＳトランジスタ３
１又は画素ＭＯＳトランジスタ４１でのソース及びドレ
イン間のパンチスルー、画素における暗電流の発生を出
来るだけ抑える必要がある。
固体撮像素子及び他の増幅型固体撮像素子においては、
より画素数を増加したり、小型化することが試みられて
いるが、その場合、例えば増幅用ＭＯＳトランジスタ３
１又は画素ＭＯＳトランジスタ４１でのソース及びドレ
イン間のパンチスルー、画素における暗電流の発生を出
来るだけ抑える必要がある。
【００１０】ところで、上述した増幅型ＭＯＳ固体撮像
素子及び他の増幅型固体撮像素子において、単位セル内
の増幅用ＭＯＳトランジスタのしきい値電圧Ｖｔｈは、
通常、エンハンスメントに設定している。この場合、チ
ャネル部において、ソース領域からドレイン領域へ向か
う方向、すなわち水平方向の電界Ｅ‖とチャネル部のシ
リコン層からその上の絶縁膜へ向かう方向、すなわち垂
直方向の電界Ｅ⊥が存在し、全電界ＥはＥ2 ＝Ｅ‖2 ＋
Ｅ⊥2 で表される。
素子及び他の増幅型固体撮像素子において、単位セル内
の増幅用ＭＯＳトランジスタのしきい値電圧Ｖｔｈは、
通常、エンハンスメントに設定している。この場合、チ
ャネル部において、ソース領域からドレイン領域へ向か
う方向、すなわち水平方向の電界Ｅ‖とチャネル部のシ
リコン層からその上の絶縁膜へ向かう方向、すなわち垂
直方向の電界Ｅ⊥が存在し、全電界ＥはＥ2 ＝Ｅ‖2 ＋
Ｅ⊥2 で表される。
【００１１】ソース領域及びドレイン領域間のチャネル
長を小さくして、高画素数化、小型化を図ったときのパ
ンチスルーの発生を抑える方法の１つとして、図６及び
図８におけるｐ型半導体ウエル領域３３及び４４の不純
物濃度を高くすることが考えられる。
長を小さくして、高画素数化、小型化を図ったときのパ
ンチスルーの発生を抑える方法の１つとして、図６及び
図８におけるｐ型半導体ウエル領域３３及び４４の不純
物濃度を高くすることが考えられる。
【００１２】しかし、この場合、上述の全電界Ｅ、従っ
てその垂直方向の電界Ｅ⊥が強くなって、ドレイン領域
側で、アバランシェ、即ちイオンが加速電界によりエネ
ルギーを得て累積的にイオン化が進行する現象を生じ
る。
てその垂直方向の電界Ｅ⊥が強くなって、ドレイン領域
側で、アバランシェ、即ちイオンが加速電界によりエネ
ルギーを得て累積的にイオン化が進行する現象を生じ
る。
【００１３】例えば図６の増幅用ＭＯＳトランジスタ３
１の場合には、図７の垂直方向のポテンシャル図に示す
ように、チャネルとゲート絶縁膜３６とが接する部分に
おける電位とゲート電極３７の電位Ｖｇとに差が生じ、
その分が垂直方向の電界Ｅ⊥となって、アバランシェが
発生しやすくなる。また、図８の画素ＭＯＳトランジス
タの場合も、図９の垂直方向のポテンシャル図に示すよ
うに、チャネルとゲート絶縁膜４７とが接する部分にお
ける電位とゲート電極４８の電位Ｖｇとの差が生じ、そ
の分が垂直方向の電界Ｅ⊥となって、アバランシェが発
生しやすくなる。
１の場合には、図７の垂直方向のポテンシャル図に示す
ように、チャネルとゲート絶縁膜３６とが接する部分に
おける電位とゲート電極３７の電位Ｖｇとに差が生じ、
その分が垂直方向の電界Ｅ⊥となって、アバランシェが
発生しやすくなる。また、図８の画素ＭＯＳトランジス
タの場合も、図９の垂直方向のポテンシャル図に示すよ
うに、チャネルとゲート絶縁膜４７とが接する部分にお
ける電位とゲート電極４８の電位Ｖｇとの差が生じ、そ
の分が垂直方向の電界Ｅ⊥となって、アバランシェが発
生しやすくなる。
【００１４】このアバランシェによりホットエレクトロ
ン（伝導帯の下端より高いエネルギーを有する電子）及
びホール（正孔）が発生し、これが暗電流となることが
ある。
ン（伝導帯の下端より高いエネルギーを有する電子）及
びホール（正孔）が発生し、これが暗電流となることが
ある。
【００１５】即ち、増幅型ＭＯＳ固体撮像素子の場合
は、その図６で示す増幅用ＭＯＳトランジスタ３１にお
いて、アバランシェにより発生した電子と正孔が再結合
して生じた光が、ｐ型半導体ウエル領域３３を伝わって
フォトダイオードＰＤに洩れ込み、暗電流が増加する。
また、他の増幅型固体撮像素子の場合は、その図８で示
す画素ＭＯＳトランジスタ４１において、アバランシェ
により発生した電子と正孔のうち、正孔が電荷蓄積部で
あるゲート電極４８下のｐ型半導体ウエル領域４４に洩
れ込むことにより暗電流が増加する。
は、その図６で示す増幅用ＭＯＳトランジスタ３１にお
いて、アバランシェにより発生した電子と正孔が再結合
して生じた光が、ｐ型半導体ウエル領域３３を伝わって
フォトダイオードＰＤに洩れ込み、暗電流が増加する。
また、他の増幅型固体撮像素子の場合は、その図８で示
す画素ＭＯＳトランジスタ４１において、アバランシェ
により発生した電子と正孔のうち、正孔が電荷蓄積部で
あるゲート電極４８下のｐ型半導体ウエル領域４４に洩
れ込むことにより暗電流が増加する。
【００１６】前述の全電界Ｅのうち、水平方向の電界Ｅ
‖は、ＭＯＳトランジスタの構造上所定量生じるもので
あるので、アバランシェの発生を抑制するためには、垂
直方向の電界Ｅ⊥を低減させる必要がある。
‖は、ＭＯＳトランジスタの構造上所定量生じるもので
あるので、アバランシェの発生を抑制するためには、垂
直方向の電界Ｅ⊥を低減させる必要がある。
【００１７】上述した問題の解決のために、本発明にお
いては、パンチスルー及び暗電流を抑えた固体撮像装置
を提供するものである。
いては、パンチスルー及び暗電流を抑えた固体撮像装置
を提供するものである。
【００１８】
【課題を解決するための手段】本発明の固体撮像素子
は、画素を構成する増幅器の第１導電型チャネルのＭＯ
Ｓトランジスタが表面チャネル型で、且つチャネル表面
に第１導電型の領域を有する構成とする。
は、画素を構成する増幅器の第１導電型チャネルのＭＯ
Ｓトランジスタが表面チャネル型で、且つチャネル表面
に第１導電型の領域を有する構成とする。
【００１９】また本発明の固体撮像素子は、画素を構成
する増幅器の第１導電型チャネルのＭＯＳトランジスタ
のチャネル表面に第１導電型の領域を有し、チャネル長
が０．５μｍ以下で、チャネルの下の第２導電型領域の
不純物濃度が１０16ｃｍ-3を超える濃度である構成とす
る。
する増幅器の第１導電型チャネルのＭＯＳトランジスタ
のチャネル表面に第１導電型の領域を有し、チャネル長
が０．５μｍ以下で、チャネルの下の第２導電型領域の
不純物濃度が１０16ｃｍ-3を超える濃度である構成とす
る。
【００２０】上述の本発明の構成によれば、増幅器のＭ
ＯＳトランジスタが表面チャネル型で、チャネル表面に
第１導電型の領域を有することにより、この第１導電型
の領域下の第２導電型領域の不純物濃度を上げることが
可能であり、パンチスルーを抑えることができ、且つゲ
ートとチャネルとのポテンシャルの差を小さくして、垂
直方向の電界を低減し、アバランシェの発生を阻止して
暗電流を低減することができる。
ＯＳトランジスタが表面チャネル型で、チャネル表面に
第１導電型の領域を有することにより、この第１導電型
の領域下の第２導電型領域の不純物濃度を上げることが
可能であり、パンチスルーを抑えることができ、且つゲ
ートとチャネルとのポテンシャルの差を小さくして、垂
直方向の電界を低減し、アバランシェの発生を阻止して
暗電流を低減することができる。
【００２１】また、チャネル表面に第１導電型の領域を
有し、チャネル長が０．５μｍ以下であることから、一
般にはパンチスルーが発生しやすくなるが、ここで第２
導電型領域の不純物濃度を１０16ｃｍ-3を超える濃度と
することにより、チャネル長が短くなることによるパン
チスルーの発生を防止できる。
有し、チャネル長が０．５μｍ以下であることから、一
般にはパンチスルーが発生しやすくなるが、ここで第２
導電型領域の不純物濃度を１０16ｃｍ-3を超える濃度と
することにより、チャネル長が短くなることによるパン
チスルーの発生を防止できる。
【００２２】
【発明の実施の形態】本発明の固体撮像素子は、画素毎
に、第２導電型領域に形成された第１導電型チャネルの
ＭＯＳトランジスタから成る増幅器を有する固体撮像素
子において、増幅器のＭＯＳトランジスタは表面チャネ
ル型で、且つチャネル表面に第１導電型の領域を有する
構成とする。
に、第２導電型領域に形成された第１導電型チャネルの
ＭＯＳトランジスタから成る増幅器を有する固体撮像素
子において、増幅器のＭＯＳトランジスタは表面チャネ
ル型で、且つチャネル表面に第１導電型の領域を有する
構成とする。
【００２３】また本発明は、上記固体撮像素子におい
て、ＭＯＳトランジスタのしきい値電圧Ｖｔｈ＞０であ
る構成とする。
て、ＭＯＳトランジスタのしきい値電圧Ｖｔｈ＞０であ
る構成とする。
【００２４】また本発明は、上記固体撮像素子におい
て、チャネル長が０．５μｍ以下で、第２導電型領域の
不純物濃度が１０16ｃｍ-3を超える濃度である構成とす
る。
て、チャネル長が０．５μｍ以下で、第２導電型領域の
不純物濃度が１０16ｃｍ-3を超える濃度である構成とす
る。
【００２５】一方本発明の他の固体撮像素子は、画素毎
に、第２導電型領域に形成された第１導電型チャネルの
ＭＯＳトランジスタから成る増幅器を有する固体撮像素
子において、増幅器のＭＯＳトランジスタは表面チャネ
ル型で、チャネル長が０．５μｍ以下で、第２導電型領
域の不純物濃度が１０16ｃｍ-3を超える濃度である構成
とする。
に、第２導電型領域に形成された第１導電型チャネルの
ＭＯＳトランジスタから成る増幅器を有する固体撮像素
子において、増幅器のＭＯＳトランジスタは表面チャネ
ル型で、チャネル長が０．５μｍ以下で、第２導電型領
域の不純物濃度が１０16ｃｍ-3を超える濃度である構成
とする。
【００２６】以下、図面を参照して本発明の固体撮像素
子の実施例を説明する。図１は本発明を増幅型ＭＯＳ固
体撮像素子に適用した実施例であり、同図はその単位セ
ル（画素）内の増幅用ＭＯＳトランジスタの構成図であ
る。本例の増幅型ＭＯＳ固体撮像素子においても、前述
の図５に示す等価回路と同様に、受光部となるフォトダ
イオードと、ソースフォロワ回路の駆動用トランジスタ
を構成する増幅用ＭＯＳトランジスタと、垂直スイッチ
用のＭＯＳトランジスタからなる単位セルがマトリック
ス状或いはライン状に配列されてなるものである。
子の実施例を説明する。図１は本発明を増幅型ＭＯＳ固
体撮像素子に適用した実施例であり、同図はその単位セ
ル（画素）内の増幅用ＭＯＳトランジスタの構成図であ
る。本例の増幅型ＭＯＳ固体撮像素子においても、前述
の図５に示す等価回路と同様に、受光部となるフォトダ
イオードと、ソースフォロワ回路の駆動用トランジスタ
を構成する増幅用ＭＯＳトランジスタと、垂直スイッチ
用のＭＯＳトランジスタからなる単位セルがマトリック
ス状或いはライン状に配列されてなるものである。
【００２７】図１に示す増幅用ＭＯＳトランジスタ１
は、第１導電型、本例ではｎ型の半導体基板２上に第２
導電型、本例ではｐ型の半導体ウエル領域３が形成さ
れ、この半導体ウエル領域３にそれぞれｎ+ 型のソース
領域４及びドレイン領域５が形成され、これらソース領
域４及びドレイン領域５の間のｐ型半導体ウエル領域３
の表面に、表面チャネルとしてｎ- 型のチャネル領域６
が形成され、チャネル領域６上にゲート絶縁膜７を介し
てゲート電極８が形成されて構成される。
は、第１導電型、本例ではｎ型の半導体基板２上に第２
導電型、本例ではｐ型の半導体ウエル領域３が形成さ
れ、この半導体ウエル領域３にそれぞれｎ+ 型のソース
領域４及びドレイン領域５が形成され、これらソース領
域４及びドレイン領域５の間のｐ型半導体ウエル領域３
の表面に、表面チャネルとしてｎ- 型のチャネル領域６
が形成され、チャネル領域６上にゲート絶縁膜７を介し
てゲート電極８が形成されて構成される。
【００２８】チャネル領域６は、ｐ型の半導体ウエル領
域３にイオン注入により形成され、好ましくは半導体ウ
エル領域３より低濃度とする。即ち、ｐ型半導体ウエル
領域３のドーズ量よりもｎ- 型のチャネル領域６のドー
ズ量を小さくする。
域３にイオン注入により形成され、好ましくは半導体ウ
エル領域３より低濃度とする。即ち、ｐ型半導体ウエル
領域３のドーズ量よりもｎ- 型のチャネル領域６のドー
ズ量を小さくする。
【００２９】この増幅用ＭＯＳトランジスタ１の垂直方
向のポテンシャル図を図２に示す。チャネル領域６とゲ
ート絶縁膜７とが接する部分における電位が、ゲート電
極８の電位Ｖｇとほぼ等しくなるため、前述の垂直方向
の電界Ｅ⊥がほとんどなくなる。
向のポテンシャル図を図２に示す。チャネル領域６とゲ
ート絶縁膜７とが接する部分における電位が、ゲート電
極８の電位Ｖｇとほぼ等しくなるため、前述の垂直方向
の電界Ｅ⊥がほとんどなくなる。
【００３０】即ち本例では、チャネル領域６のポテンシ
ャルプロファイルを、ゲート電極の電位Ｖｇが０Ｖのと
きに、チャネル領域６からゲート絶縁膜７側へ向かう垂
直方向の電界Ｅ⊥がほぼ０になるように設定する。ま
た、例えば増幅用ＭＯＳトランジスタ１のスイッチング
動作状態において、垂直方向の電界Ｅ⊥は、水平方向の
電界Ｅ‖に対して数１のように設定することができる。
ャルプロファイルを、ゲート電極の電位Ｖｇが０Ｖのと
きに、チャネル領域６からゲート絶縁膜７側へ向かう垂
直方向の電界Ｅ⊥がほぼ０になるように設定する。ま
た、例えば増幅用ＭＯＳトランジスタ１のスイッチング
動作状態において、垂直方向の電界Ｅ⊥は、水平方向の
電界Ｅ‖に対して数１のように設定することができる。
【００３１】
【数１】０≦｜Ｅ⊥｜＜｜Ｅ‖｜／２
【００３２】ここで、チャネル長は、素子の微細化を進
めるべく、好ましくは０．５μｍ以下とし、例えば０．
２〜０．５μｍに形成することができる。第２導電型
（ｐ型）の半導体ウエル領域３の不純物濃度は、チャネ
ル長を０．５μｍ以下としたことによるパンチスルーを
防止するために、好ましくは１０16ｃｍ-3を超える濃
度、より好ましくは１０17〜１０18ｃｍ-3とする。ＭＯ
Ｓトランジスタ９は、表面チャネル型であり、そのしき
い値電圧をＶｔｈ＞０とする。
めるべく、好ましくは０．５μｍ以下とし、例えば０．
２〜０．５μｍに形成することができる。第２導電型
（ｐ型）の半導体ウエル領域３の不純物濃度は、チャネ
ル長を０．５μｍ以下としたことによるパンチスルーを
防止するために、好ましくは１０16ｃｍ-3を超える濃
度、より好ましくは１０17〜１０18ｃｍ-3とする。ＭＯ
Ｓトランジスタ９は、表面チャネル型であり、そのしき
い値電圧をＶｔｈ＞０とする。
【００３３】上述の実施例の増幅型ＭＯＳ固体撮像素子
における増幅用ＭＯＳトランジスタ１においては、図７
の従来例との比較で明らかなように、垂直方向の電界Ｅ
⊥をほとんど生じないため、全電界Ｅを低減することが
でき、アバランシェの発生を抑制することができる。
における増幅用ＭＯＳトランジスタ１においては、図７
の従来例との比較で明らかなように、垂直方向の電界Ｅ
⊥をほとんど生じないため、全電界Ｅを低減することが
でき、アバランシェの発生を抑制することができる。
【００３４】図３は本発明を画素ＭＯＳトランジスタを
備えた増幅型固体撮像素子に適用した実施例であり、同
図はその単位セルを構成する画素ＭＯＳトランジスタの
構成図である。
備えた増幅型固体撮像素子に適用した実施例であり、同
図はその単位セルを構成する画素ＭＯＳトランジスタの
構成図である。
【００３５】図３に示す画素ＭＯＳトランジスタ１１
は、ｐ型の半導体基板１２上にｎ- 型のウエル領域によ
るオーバーフローバリア層１３が形成され、オーバーフ
ローバリア層１３上に電荷蓄積部となるｐ型の半導体ウ
エル領域１４が形成され、この半導体ウエル領域１４に
それぞれｎ+ 型のソース領域１５及びドレイン領域１６
が形成され、これらソース領域１５及びドレイン領域１
６の間のｐ型半導体ウエル領域１４の表面に表面チャネ
ルとしてのｎ- 型のチャネル領域１７が形成され、チャ
ネル領域１７上にゲート絶縁膜１８を介してゲート電極
１９が形成されて構成される。
は、ｐ型の半導体基板１２上にｎ- 型のウエル領域によ
るオーバーフローバリア層１３が形成され、オーバーフ
ローバリア層１３上に電荷蓄積部となるｐ型の半導体ウ
エル領域１４が形成され、この半導体ウエル領域１４に
それぞれｎ+ 型のソース領域１５及びドレイン領域１６
が形成され、これらソース領域１５及びドレイン領域１
６の間のｐ型半導体ウエル領域１４の表面に表面チャネ
ルとしてのｎ- 型のチャネル領域１７が形成され、チャ
ネル領域１７上にゲート絶縁膜１８を介してゲート電極
１９が形成されて構成される。
【００３６】ｎ- 型のチャネル領域１７は、ｐ- 型の半
導体ウエル領域１４にイオン注入により形成され、半導
体ウエル領域１４より低濃度とする。即ち、ｐ型半導体
ウエル領域１４のドーズ量よりもｎ- 型のチャネル領域
１７のドーズ量を小さくする。
導体ウエル領域１４にイオン注入により形成され、半導
体ウエル領域１４より低濃度とする。即ち、ｐ型半導体
ウエル領域１４のドーズ量よりもｎ- 型のチャネル領域
１７のドーズ量を小さくする。
【００３７】この画素ＭＯＳトランジスタ１１の垂直方
向のポテンシャル図を図４に示す。チャネル領域１７と
ゲート絶縁膜１８とが接する部分における電位が、ゲー
ト電極１９の電位Ｖｇとほぼ等しくなるため、前述の垂
直方向の電界Ｅ⊥がほとんどなくなる。
向のポテンシャル図を図４に示す。チャネル領域１７と
ゲート絶縁膜１８とが接する部分における電位が、ゲー
ト電極１９の電位Ｖｇとほぼ等しくなるため、前述の垂
直方向の電界Ｅ⊥がほとんどなくなる。
【００３８】この垂直方向の電界Ｅ⊥の条件は前述の例
と同様である。また、チャネル長、ｐ型半導体ウエル領
域１４の不純物濃度の条件、画素ＭＯＳトランジスタの
しきい値電圧Ｖｔｈの条件等も、前述の例と同様とする
ことができる。
と同様である。また、チャネル長、ｐ型半導体ウエル領
域１４の不純物濃度の条件、画素ＭＯＳトランジスタの
しきい値電圧Ｖｔｈの条件等も、前述の例と同様とする
ことができる。
【００３９】この実施例の増幅型固体撮像素子における
画素ＭＯＳトランジスタ１１においても、図９の従来例
との比較で明らかなように、垂直方向の電界Ｅ⊥をほと
んど生じないため、全電界Ｅを低減することができ、ア
バランシェの発生を抑制できる。
画素ＭＯＳトランジスタ１１においても、図９の従来例
との比較で明らかなように、垂直方向の電界Ｅ⊥をほと
んど生じないため、全電界Ｅを低減することができ、ア
バランシェの発生を抑制できる。
【００４０】上述した各実施例によれば、固体撮像素子
の高画素数化、小型化を図るべくチャネル長を０．５μ
ｍ以下にした場合においても、ｐ型半導体ウエル領域３
又は１４の不純物濃度を１０16ｃｍ-3を超える濃度、好
ましくは１０17〜１０18ｃｍ -3としてパンチスルーを抑
えると共に、表面のｎ- 型のチャネル領域６又は１７に
よってアバランシェの発生が抑制されることから、暗電
流をも低減することができる。従って、信頼性の高い増
幅型ＭＯＳ固体撮像素子或いは他の増幅型固体撮像素子
が得られる。また、上述の実施例のＭＯＳトランジスタ
は、表面チャネル型であるため、埋め込みチャネル型に
比べて相互コンダクタンスが大きく、高感度となり、小
型化に有利である。
の高画素数化、小型化を図るべくチャネル長を０．５μ
ｍ以下にした場合においても、ｐ型半導体ウエル領域３
又は１４の不純物濃度を１０16ｃｍ-3を超える濃度、好
ましくは１０17〜１０18ｃｍ -3としてパンチスルーを抑
えると共に、表面のｎ- 型のチャネル領域６又は１７に
よってアバランシェの発生が抑制されることから、暗電
流をも低減することができる。従って、信頼性の高い増
幅型ＭＯＳ固体撮像素子或いは他の増幅型固体撮像素子
が得られる。また、上述の実施例のＭＯＳトランジスタ
は、表面チャネル型であるため、埋め込みチャネル型に
比べて相互コンダクタンスが大きく、高感度となり、小
型化に有利である。
【００４１】本発明の固体撮像素子は、上述の例に限定
されるものではなく、本発明の要旨を逸脱しない範囲で
その他様々な構成が取り得る。
されるものではなく、本発明の要旨を逸脱しない範囲で
その他様々な構成が取り得る。
【００４２】
【発明の効果】上述の本発明による固体撮像素子によれ
ば、画素を構成するＭＯＳトランジスタからなる増幅器
において、ソース・ドレイン間のパンチスルーを抑えな
がら、垂直方向の電界を低減することができるため、ア
バランシェの発生を抑えて、暗電流の発生も抑制するこ
とができる。また、ＭＯＳトランジスタの動作マージン
を広げることができる。
ば、画素を構成するＭＯＳトランジスタからなる増幅器
において、ソース・ドレイン間のパンチスルーを抑えな
がら、垂直方向の電界を低減することができるため、ア
バランシェの発生を抑えて、暗電流の発生も抑制するこ
とができる。また、ＭＯＳトランジスタの動作マージン
を広げることができる。
【００４３】従って本発明により、短チャネル長化して
もパンチスルーを抑えかつアバランシェの発生を抑えて
暗電流が生じにくい固体撮像素子を構成でき、従来より
さらに小型化、高解像度化された固体撮像素子を構成す
ることができる。
もパンチスルーを抑えかつアバランシェの発生を抑えて
暗電流が生じにくい固体撮像素子を構成でき、従来より
さらに小型化、高解像度化された固体撮像素子を構成す
ることができる。
【図１】本発明の固体撮像素子の一実施例の増幅用ＭＯ
Ｓトランジスタの構成図である。
Ｓトランジスタの構成図である。
【図２】図１の増幅用ＭＯＳトランジスタのポテンシャ
ル図である。
ル図である。
【図３】本発明の固体撮像素子の他の実施例の画素ＭＯ
Ｓトランジスタの構成図である。
Ｓトランジスタの構成図である。
【図４】図３の画素ＭＯＳトランジスタのポテンシャル
図である。
図である。
【図５】増幅型ＭＯＳ固体撮像素子の等価回路の図であ
る。
る。
【図６】従来の増幅型ＭＯＳ固体撮像素子の増幅用ＭＯ
Ｓトランジスタの構成図である。
Ｓトランジスタの構成図である。
【図７】図６の増幅用ＭＯＳトランジスタのポテンシャ
ル図である。
ル図である。
【図８】従来の他の増幅型固体撮像素子の画素ＭＯＳト
ランジスタの構成図である。
ランジスタの構成図である。
【図９】図８の画素ＭＯＳトランジスタのポテンシャル
図である。
図である。
１，３１ 増幅用ＭＯＳトランジスタ、２，１２，３
２，４２ 半導体基板、３，１４，３３，４４ 半導体
ウエル領域、４，１５，３４，４５ ソース領域、５，
１６，３５，４６ ドレイン領域、６，１７ チャネル
領域、７，１８，３６，４７ ゲート絶縁膜、８，１
９，３７，４８ ゲート電極、１１，４１ 画素ＭＯＳ
トランジスタ、１３，４３ オーバーフローバリア層、
３８ 垂直スイッチ用ＭＯＳトランジスタ、４０ 単位
セル（画素）、Ｅ⊥ 垂直方向の電界、Ｖｇ ゲート電
極の電位、Ｖｄｄ 電源、Ｘ 垂直信号線、Ｙ 垂直選
択線、ＰＤ フォトダイオード、ｈ ホール
２，４２ 半導体基板、３，１４，３３，４４ 半導体
ウエル領域、４，１５，３４，４５ ソース領域、５，
１６，３５，４６ ドレイン領域、６，１７ チャネル
領域、７，１８，３６，４７ ゲート絶縁膜、８，１
９，３７，４８ ゲート電極、１１，４１ 画素ＭＯＳ
トランジスタ、１３，４３ オーバーフローバリア層、
３８ 垂直スイッチ用ＭＯＳトランジスタ、４０ 単位
セル（画素）、Ｅ⊥ 垂直方向の電界、Ｖｇ ゲート電
極の電位、Ｖｄｄ 電源、Ｘ 垂直信号線、Ｙ 垂直選
択線、ＰＤ フォトダイオード、ｈ ホール
Claims (4)
- 【請求項１】 画素毎に、第２導電型領域に形成された
第１導電型チャネルのＭＯＳトランジスタから成る増幅
器を有する固体撮像素子において、 上記増幅器の上記ＭＯＳトランジスタは表面チャネル型
で、且つチャネル表面に第１導電型の領域を有すること
を特徴とする固体撮像素子。 - 【請求項２】 上記ＭＯＳトランジスタのしきい値電圧
Ｖｔｈが０を越える値であることを特徴とする請求項１
に記載の固体撮像素子。 - 【請求項３】 チャネル長が０．５μｍ以下で、上記第
２導電型領域の不純物濃度が１０16ｃｍ-3を超える濃度
であることを特徴とする請求項１に記載の固体撮像素
子。 - 【請求項４】 画素毎に、第２導電型領域に形成された
第１導電型チャネルのＭＯＳトランジスタから成る増幅
器を有する固体撮像素子において、 チャネル表面に第１導電型の領域を有し、 チャネル長が０．５μｍ以下で、かつ上記第２導電型領
域の不純物濃度が１０ 16ｃｍ-3を超える濃度であること
を特徴とする固体撮像素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8167594A JPH1012855A (ja) | 1996-06-27 | 1996-06-27 | 固体撮像素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8167594A JPH1012855A (ja) | 1996-06-27 | 1996-06-27 | 固体撮像素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1012855A true JPH1012855A (ja) | 1998-01-16 |
Family
ID=15852666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8167594A Pending JPH1012855A (ja) | 1996-06-27 | 1996-06-27 | 固体撮像素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1012855A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6403998B1 (en) | 1998-11-09 | 2002-06-11 | Kabushiki Kaisha Toshiba | Solid-state image sensor of a MOS structure |
| JP2005347759A (ja) * | 2004-06-04 | 2005-12-15 | Samsung Electronics Co Ltd | 暗電流を減少させるためのイメージセンサー及びその製造方法 |
| JP2011205109A (ja) * | 2011-05-02 | 2011-10-13 | Canon Inc | 固体撮像装置及びこれを用いたカメラ |
-
1996
- 1996-06-27 JP JP8167594A patent/JPH1012855A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6403998B1 (en) | 1998-11-09 | 2002-06-11 | Kabushiki Kaisha Toshiba | Solid-state image sensor of a MOS structure |
| US6649948B2 (en) | 1998-11-09 | 2003-11-18 | Kabushiki Kaisha Toshiba | Solid-state image sensor of a MOS structure |
| JP2005347759A (ja) * | 2004-06-04 | 2005-12-15 | Samsung Electronics Co Ltd | 暗電流を減少させるためのイメージセンサー及びその製造方法 |
| JP2011205109A (ja) * | 2011-05-02 | 2011-10-13 | Canon Inc | 固体撮像装置及びこれを用いたカメラ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7271430B2 (en) | Image sensors for reducing dark current and methods of fabricating the same | |
| US7514732B2 (en) | Image pickup apparatus and image pickup system having plural semiconductor regions of a same conductivity type, with one of the semiconductor regions having a higher impurity concentration than and providing a potential to another of the semiconductor regions | |
| JP3403061B2 (ja) | 固体撮像装置 | |
| JP4406964B2 (ja) | 固体撮像素子及びその製造方法 | |
| JPH08293591A (ja) | 光電変換素子及び光電変換装置 | |
| JP2014045219A (ja) | 固体撮像装置 | |
| KR100808950B1 (ko) | 씨모스 이미지 센서 및 그 제조 방법 | |
| JPH11274450A (ja) | 固体撮像装置 | |
| JP2008166607A (ja) | 固体撮像装置とその製造方法、並びに半導体装置とその製造方法 | |
| JP2005347759A (ja) | 暗電流を減少させるためのイメージセンサー及びその製造方法 | |
| JP2004259733A (ja) | 固体撮像装置 | |
| JP4165250B2 (ja) | 固体撮像装置 | |
| JP2008300844A (ja) | Ｃｍｏｓイメージセンサ及びそのピクセル | |
| KR20080023774A (ko) | 씨모스 이미지 센서의 포토 다이오드 | |
| JP2003101004A (ja) | 固体撮像装置及びその製造方法 | |
| JPH1012855A (ja) | 固体撮像素子 | |
| JP5274118B2 (ja) | 固体撮像装置 | |
| KR100833609B1 (ko) | 씨모스 이미지 센서 및 그 제조 방법 | |
| KR20090098230A (ko) | 누설전류를 감소시킨 시모스 이미지 센서 | |
| KR100494032B1 (ko) | 씨모스 이미지 센서 및 그 제조 방법 | |
| JP3891125B2 (ja) | 固体撮像装置 | |
| KR100674917B1 (ko) | Ｃｍｏｓ 이미지 센서 및 그 제조 방법 | |
| JPS6223156A (ja) | 固体撮像装置およびその製造方法 | |
| KR20020027021A (ko) | 씨모스 이미지 센서 | |
| KR20040093936A (ko) | 씨모스 이미지 센서의 단위화소 및 그 제조 방법 |