JP2008300844A - Ｃｍｏｓイメージセンサ及びそのピクセル - Google Patents

Abstract

【課題】実用的なピンフォトダイオード及び電荷転送トランジスタを用いるＣＭＯＳイメージセンサを提供し、高い電荷転送効率、優れたブルーミング制御、及び低い暗電流を有する電荷転送トランジスタのゲート構造を提供すること。
【解決手段】本発明のイメージセンサのピクセルは、第１導電型の不純物でドーピングされた基板上に形成されたゲート絶縁膜と、該ゲート絶縁膜上に形成された転送ゲートと、該転送ゲートの一方の基板の内部に形成されたフォトダイオードと、前記転送ゲートの他方の基板の内部に形成されたフローティング拡散ノードとを備える。
【選択図】図３

Description

本発明は、固体（ｓｏｌｉｄ−ｓｔａｔｅ）イメージセンサ、具体的には、光を検出するピンフォトダイオード（ｐｉｎｎｅｄ ｐｈｏｔｏｄｉｏｄｅ）を用いて、フォトダイオードからフローティング拡散ノードに信号電荷を転送する電荷転送ゲートが組み込まれているＣＭＯＳイメージセンサに関し、より具体的には、ｋＴＣリセットノイズの最小化のために相関二重サンプリングを用い、ピクセルにブルーミング制御を組み込み、非常に低い暗電流を有するピクセルに関する。

従来のイメージセンサは、衝突する光子をセンサピクセルに組み込まれた電子に変換することによって光を検出する。集積サイクルの完了後、集積された電荷は、電圧に変換され、これは、センサの出力端子に供給される。従来のＣＭＯＳイメージセンサにおいて、電荷−電圧の変換は、ピクセル自体で達成され、アナログピクセル電圧は、種々のピクセルアドレス及び走査方式によって出力端子に伝達される。また、アナログ信号は、チップ出力に至る前に、チップ上でデジタル値に変換され得る。ピクセルの内部には、バッファ増幅器及び通常のソースフォロアが共に組み込まれ、適したアドレストランジスタによってピクセルに接続されている検出ラインを駆動する。

電荷−電圧の変換が完了し、その結果の信号がピクセルから出力された後、ピクセルは、新しい電荷の蓄積を準備するためにリセットされる。電荷検出ノードとしてフローティング拡散を用いるピクセルにおいて、リセットは、フローティング拡散ノードを基準電圧に瞬間的に導電的に接続するリセットトランジスタをターンオンさせることによって達成される。リセット時、フローティング拡散ノードに集積された電荷は除去される。しかし、フローティング拡散ノードに集積された電荷が除去されるとき、この技術分野においてよく知られているｋＴＣリセットノイズが発生する。所望の低雑音性を獲得するためには、ＣＤＳ信号処理技術によって、信号からｋＴＣリセットノイズを除去しなければならない。ＣＤＳ概念を用いる従来のＣＭＯＳイメージセンサは、ピクセルに４Ｔ（ｆｏｕｒ ｔｒａｎｓｉｓｔｏｒｓ ｉｎ ａ ｐｉｘｅｌ）を備える必要がある。そのトランジスタのうちの１つは、フォトダイオードからフローティング拡散ノードに電荷を転送する転送トランジスタである。４Ｔピクセル回路の一例は、Ｌｅｅの米国特許第５，６２５，２１０号に開示されている。

近年、論文及び多くの製品において、新たな駆動技術が注目を集めており、そのうち、アドレストランジスタをピクセルから除去した３Ｔピクセルが提案されたことがある。３Ｔピクセルを有するイメージセンサにおいて、ソースフォロアトランジスタを選択していないフローティング拡散ノードに適したバイアスを適用することによって、ピクセルアドレスが構成される。近年のこのような概念は、例えば、Ｈｉｄｅｋａｚｕ ＴａｋａｈａｓｈｉなどのＩＳＳＣＣ ２００７ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ，“Ａ １／２．７ ｉｎｃｈ Ｌｏｗ−Ｎｏｉｓｅ ＣＭＯＳ Ｉｍａｇｅ Ｓｅｎｓｏｒ ｆｏｒ Ｆｕｌｌ ＨＤ Ｃａｍｃｏｒｄｅｒｓ” ｐ．５１０〜５１１に説明されている。ピクセルからアドレストランジスタを除去すると、高価なピクセルの面積が節約され、また、アドレストランジスタのゲートの制御に必要な１つの制御ワイヤを除去することができる。

ピクセルのトランジスタ数を最小化する他の方法として、複数のフォトダイオードがピクセル回路を共有するものがある。このような構造の一例は、ＧｕｉｄａｓｈによるＵＳ Ｐａｔｅｎｔ ６，６５７，６６５ Ｂ１に開示されている。ここで、ピクセルは、同じ回路を共有し、かつ、隣接している行（Ｒｏｗ）に位置する２つのフォトダイオードを備える。

しかし、上述した全ての概念において、電荷転送トランジスタを用いて、フォトダイオードからフローティング拡散ノードに電荷を転送させる必要がある。特に、トランジスタのゲート領域が、電荷を転送させる効率、ブルーミング制御、及び暗電流を含むピクセルの性能を低下させないように、注意して設計しなければならない。

図１は、従来技術による電荷転送トランジスタを簡略に示す断面図である。基板１０１は、Ｐ^＋型不純物でドーピングされたエピタキシャル層を備える。

Ｐ^＋型不純物でドーピングされた基板１０１上には、Ｐ型不純物でドーピングされたエピタキシャル層１０２が形成され、前記Ｐ型不純物でドーピングされたエピタキシャル層１０２上に、Ｐ^＋型不純物でドーピングされた領域１０３と、Ｎ型不純物でドーピングされた領域１０４とによって形成されたピンフォトダイオード領域及びフローティング拡散領域１０８が形成される。ポリシリコンで構成されている電荷転送ゲート１０６は、前記エピタキシャル層１０２上に形成される。

前記電荷転送ゲート１０６は、シリコン酸化物（ＳｉＯ_２）のゲート絶縁膜１１１又は側壁スペーサ１０５を備えた他の絶縁膜によって、Ｐ型不純物でドーピングされたエピタキシャル層１０２から分離されている。駆動信号ソースのための電荷転送ゲート１０６の金属配線１１０は、概略的に示している。電荷転送トランジスタは、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域１０７を備えることもできる。暗電流の最小化のためには、適したＰ型不純物でドーピングされた領域１０９を、Ｓｉ−ＳｉＯ_２の境界面、すなわち、Ｐ型不純物でドーピングされたエピタキシャル層１０２とゲート絶縁膜１１１との間に形成しなければならない。同図に示すように、前記Ｐ型不純物でドーピングされた領域１０９は、ゲート長の一部に対応する部分にのみ形成することができ、そのため、Ｓｉ−ＳｉＯ_２の境界面で発生した暗電流のほとんどは、ピンフォトダイオード領域よりもフローティング拡散領域１０８の方に流れるようになる。

ピクセルの正常作動の間、電荷転送ゲートは、０Ｖの電圧にバイアスされる。ピンフォトダイオードからフローティング拡散領域への電荷の転送が適切なとき、電荷転送ゲートは、正パルスを受信する。このパルスの振幅は、センサのＶ_ｄｄバイアスと同じである。

しかし、ゲートドライバのバイアスに用いられるように、センサに正電荷ポンプ回路が組み込まれると、振幅をより上げることができる。Ｐ型不純物でドーピングされた領域１０９は、前記トランジスタのしきい値電圧Ｖ_ｔｘを増加させるため、転送ゲートの有用な正振幅は、Ｐ型不純物でドーピングされた領域１０９のイオン濃度を制限する。集積された全ての電荷を前記ゲートを介してフローティング拡散領域に転送するためには、Ｖ_ｄｄとＶ_ｔｘとの差がピンフォトダイオードのピンニング（ｐｉｎｎｉｎｇ）電圧Ｖ_ｐｉｎよりも大きくなければならない。Ｐ型不純物でドーピングされた領域１０９のＰ型不純物のドーピング濃度を制限しなければならない理由は、電荷転送効率にある。高いドーピング濃度によって、電荷転送効率が低下する可能性がある。

図２は、図１の転送トランジスタにおける簡略的なポテンシャルエネルギーバンドダイアグラムである。Ｎ^＋型不純物でドーピングされたポリシリコン（転送ゲート）の伝導帯２０５は、ＱＦＬ（Ｑｕａｓｉ Ｆｅｒｍｉ Ｌｅｖｅｌ）２０９及びゼロバイアスレベルにおけるＰ^＋型不純物でドーピングされた基板の価電子帯２０２と整列される。電荷転送ゲート１０６を構成しているポリシリコンは、Ｎ^＋型不純物でドーピングされたものであり、基板は、Ｐ^＋型不純物でドーピングされたものであるため、ゲート絶縁領域２０４には、特定の電位差が適用されている。前記基板の伝導帯のエネルギーレベルは、同図において２０１で示している。設計された電圧差は、△Ｖ＝Ｅ_ｃ−Ｅ_ｖに等しく、約１．０Ｖである。そして、前記電圧差は、シリコンとシリコン酸化物との間に分けられている。

シリコンに適用されている電圧の一部は、バンドベンディング２０８及び境界面２０６の孔の減少をもたらす。これにより、境界面２０６は、ゲート長（図面の垂直方向）に沿ってピンフォトダイオード領域及びフローティング拡散領域に流れる電子２０７を発生させて暗電流信号を生成する。

シリコン酸化物及びシリコンに適用されている電圧の一部は、シリコン酸化物の厚さ、及びＳｉ−ＳｉＯ_２の境界面におけるＰ型不純物の濃度に依存する。最も理想的なのは、シリコン酸化物（ＳｉＯ_２）に電圧のほとんどが適用され、シリコン（Ｓｉ）の表面においてバンドベンディングを最小化することである。境界面におけるＰ型不純物の濃度が増加すると、バンドベンディングが減少する。したがって、境界面におけるＰ型不純物の濃度が高いことが理想的であるが、しきい値電圧が増加し、電荷転送効率が減少する。完全な電荷転送のために許容されたしきい値電圧の最大値が決まっているため、界面領域２０３（ゲート絶縁膜と基板との間の領域）におけるＰ型不純物の濃度は、前記最大値を超えることができない。

近年のＣＭＯＳイメージセンサのゲート酸化膜の厚さＸ_ｏｘ２０４は非常に薄く、これは、酸化物によって達成できる低い電圧ドロップの結果である。これは、バンドベンディングの最小化のための必須条件に反することである。したがって、界面領域２０３の最大限許容可能なＰ型不純物の濃度及び薄いゲート酸化物の厚さＸ_ｏｘ２０４が、Ｓｉ−ＳｉＯ_２の境界面におけるバンドベンディングを、それ以上減少させることができない特定の最小値に制限している。この点が従来の設計における主な問題である。

しかし、バンドベンディングは、ブルーミング制御によって、肯定的な結果をもたらすこともある。バンドベンディングによって境界面に形成される電位ウェルは、オーバーフロー電荷がフォトダイオードからフローティング拡散ノードに流れるように許容し、隣接しているピクセルに広がらないようにする。

そこで、本発明は、上記のような従来技術の問題を解決するためになされたものであって、その目的は、実用的なピンフォトダイオード及び電荷転送トランジスタを用いるＣＭＯＳイメージセンサを提供することにある。

また、他の目的は、高い電荷転送効率、優れたブルーミング制御、及び低い暗電流を有する電荷転送トランジスタのゲート構造を提供することにある。

上記目的を達成するための本発明のイメージセンサのピクセルは、第１導電型の不純物でドーピングされた基板上に形成されたゲート絶縁膜と、該ゲート絶縁膜上に形成された転送ゲートと、該転送ゲートの一方の基板の内部に形成されたフォトダイオードと、前記転送ゲートの他方の基板の内部に形成されたフローティング拡散ノードとを備え、前記転送ゲートが、電荷集積サイクルの間、負のバイアスが印加される。

また、本発明のイメージセンサは、第１導電型の不純物でドーピングされた基板上に形成されたゲート絶縁膜と、該ゲート絶縁膜上に形成された転送ゲートと、該転送ゲートの一方の基板の内部に形成されたフォトダイオードと、前記転送ゲートの他方の基板の内部に形成されたフローティング拡散ノードとを備え、電荷集積サイクルの間、前記転送ゲートに負のバイアスを印加する負電荷ポンプ回路がチップ上に共に組み込まれる。

本発明は、高い電荷転送効率、優れたブルーミング制御、及び低い暗電流を有する、改善された転送ゲート構造の設計を詳細に開示している。このような性能は、ゲート下の基板に、基板とは逆の導電型のドーピング領域を配置することと、ピクセル信号の集積サイクルの間、転送ゲートに小さな負のバイアスを印加することとによって達成される。前記負のバイアスは、複雑な回路及び複雑なバイアス方式がなくても、容易にチップ上に発生し得る程度に十分に低い。

以下、添付する図面を参照して本発明の好ましい実施形態を説明する。

図３は、本発明による電荷転送トランジスタを簡略に示す断面図であって、電荷転送ゲート、フォトダイオード領域、及びフローティング拡散領域が共に示されている。

基板３０１は、Ｐ^＋型不純物でドーピングされたエピタキシャル層を備える。

Ｐ^＋型不純物でドーピングされた基板３０１上には、Ｐ型不純物でドーピングされたエピタキシャル層３０２が形成され、前記Ｐ型不純物でドーピングされたエピタキシャル層３０２上に、Ｐ^＋型不純物でドーピングされた領域３０３と第１のＮ型不純物でドーピングされた領域３０４とによって形成されたピンフォトダイオード領域、及びフローティング拡散領域３０８が形成され、前記エピタキシャル層３０２上に、ゲート絶縁膜３１１を介在して電荷転送ゲート３０６が形成される。電荷転送ゲート３０６は、Ｎ^＋型不純物でドーピングされたポリシリコンで形成できる。

電荷転送ゲート３０６と、Ｐ型不純物でドーピングされたエピタキシャル層３０２との間には、シリコン酸化物のゲート絶縁膜３１１が形成され、電荷転送ゲート３０６の側壁には、側壁スペーサ３０５が形成できる。駆動信号ソースのための電荷転送ゲート３０６の金属配線３１０は、概略的に示している。電荷転送トランジスタは、ＬＤＤ領域３０７を備えることもできる。

電荷転送ゲート３０６の下のゲート絶縁膜３１１とエピタキシャル層３０２との間には、暗電流の最小化のために、適したＰ型不純物でドーピングされた領域３０９が形成される。同図に示すように、前記Ｐ型不純物でドーピングされた領域３０９は、フォトダイオードの方に偏って、ゲート長の一部に対応する領域にのみ形成することができ、そのため、シリコン（すなわち、エピタキシャル層）とシリコン酸化物（すなわち、ゲート絶縁膜）との境界面で発生した暗電流のほとんどは、ピンフォトダイオード領域よりもフローティング拡散領域３０８の方に流れるようになる。

ピクセルの正常動作の間、電荷転送ゲートは、約−０．５Ｖの小さな負のバイアスでバイアスされる。小さな負電圧は、適した電荷ポンプ回路によって容易にチップ上に発生し得る。この技術分野における当業者には、よく知られた回路である。

本発明の他の一実施形態では、ブルーミング制御のための第２のＮ型不純物でドーピングされた領域３１２を備えている。ブルーミング制御は、注意してゲート長を選択することによって達成でき、Ｎ^＋型不純物でドーピングされたフローティング拡散領域３０８、及びフォトダイオード用の第１のＮ型不純物でドーピングされた領域３０４から発生する２Ｄパンチスルー効果に依存する。何れの方法でもブルーミングの抑制には同じく効果的であるが、図面にはイオンを用いた方法のみを示している。

図４は、図３の転送トランジスタにおける簡略的なポテンシャルエネルギーバンドダイアグラムである。電荷転送ゲート３０６を構成しているポリシリコンの伝導帯４０５は、それ以上、ゼロバイアスレベルでＱＦＬ４１２と整列されないが、小さな負のバイアス４１１を有する。特定の電位差のあるゲート絶縁領域４０４は、負のバイアス４１１及び第１領域４０３の増加したＰ型不純物でドーピングされた領域の影響によって、図２に示すものよりも少ない電圧ドロップを有する。バンドベンディング４０８は、図２（符号２０７）よりも著しく小さい。これは、境界面４０６に存在するための価電子帯４０２の孔４０７の結果である。

したがって、境界面における電子の発生は減り、これは、暗電流を減少させる。前記基板の伝導帯のエネルギーレベルは、同図において４０１で示している。バンドベンディング４０８によって電位ウェルが縮小することによって、ピクセルの優れたブルーミング制御を維持するために、第２領域４０９に第２のＮ型不純物でドーピングされた領域３１２を追加する。この領域は、Ｐ型不純物でドーピングされた領域３０９の下のシリコンバルクに形成される新しい電位ウェルを形成するが、オーバーフロー電荷がフローティング拡散領域に流れるようにチャネル４１０の形態で形成される。

前記チャネル４１０は、他の方法、例えば、適したゲート長の選択によって形成することもできる。境界面の消滅及びブルーミング制御は、適した不純物のドーピング濃度を選定したり、第１領域４０３及び第２領域４０９のイオン注入エネルギー、適したゲート長の選択によって独立的な調整が可能である。

暗電流の縮小は、転送ゲートの下の適したドーピング形状の選定と共に、小さな負のバイアスによって達成できる。これと同時に、ピクセルの優れたブルーミング性能は、電荷転送性能を低下させることなく維持される。

本発明のイメージセンサは、標準設計の制限的な条件と短所とを克服して長所を維持する。本発明は、更に、Ｎ型不純物でドーピングされた領域（ブルーミング制御のためのイオン注入領域）をＰ型不純物でドーピングされた領域（しきい値電圧調整及び暗電流抑制のためのイオン注入領域）の下に位置する転送トランジスタを追加し、電荷集積サイクルの間、転送ゲートを小さな負のバイアスでバイアスすれば達成できる。小さな負のバイアスは、Ｓｉ−ＳｉＯ_２の境界面のバンドベンディングを減少させるが、ブルーミング制御の容量も減少させる。これは、従来のＰ型不純物でドーピングされた領域の下にＮ型不純物でドーピングされた領域を追加すれば克服できる。更に、これは、オーバーフロー電荷のための新しい通路を提供する。Ｎ型不純物でドーピングされた領域を追加する場合、転送トランジスタのしきい値電圧を低下させるため、Ｐ型不純物でドーピングされた領域のドーピングをより増加させることができ、結局、境界面のバンドベンディングをより減少させる。

結局、本発明のイメージセンサピクセルは、高い電荷転送効率、優れたブルーミング制御、及び低い暗電流を有する。

以上、本発明は、上記した実施形態に限定されるものではなく、本発明に係る技術的思想の範囲から逸脱しない範囲内で様々な変更が可能であり、それらも本発明の技術的範囲に属する。

従来技術による電荷転送トランジスタを簡略に示す断面図である。 図１の転送トランジスタにおける簡略的なポテンシャルエネルギーバンドダイアグラムである。 本発明による電荷転送トランジスタを簡略に示す断面図である。 図３の転送トランジスタにおける簡略的なポテンシャルエネルギーバンドダイアグラムである。

符号の説明

３０１ 基板
３０２ Ｐ型不純物でドーピングされたエピタキシャル層
３０３ Ｐ^＋型不純物でドーピングされた領域
３０４ 第１のＮ型不純物でドーピングされた領域
３０５ 側壁スペーサ
３０６ 電荷転送ゲート
３０７ ＬＤＤ領域
３０８ フローティング拡散領域
３０９ Ｐ型不純物でドーピングされた領域
３１０ 金属配線
３１１ ゲート絶縁膜（ＳｉＯ_２）
３１２ 第２のＮ型不純物でドーピングされた領域

Claims (16)

1. 第１導電型の不純物でドーピングされた基板上に形成されたゲート絶縁膜と、
   該ゲート絶縁膜上に形成された転送ゲートと、
   該転送ゲートの一方の基板の内部に形成されたフォトダイオードと、
   前記転送ゲートの他方の基板の内部に形成されたフローティング拡散ノードとを備え、
   前記転送ゲートが、電荷集積サイクルの間、負のバイアスが印加されることを特徴とするイメージセンサのピクセル。
2. 前記転送ゲートの下部領域の前記基板の内部に形成され、ブルーミング制御のための第２導電型の不純物でドーピングされた第１領域を更に備えることを特徴とする請求項１に記載のピクセル。
3. 前記ゲート絶縁膜と前記基板との間の界面に形成された、しきい値電圧調整のための第１導電型の不純物でドーピングされた第２領域を更に備えることを特徴とする請求項１に記載のピクセル。
4. 前記ゲート絶縁膜と前記基板との間の界面に形成された、暗電流抑制のための第１導電型の不純物でドーピングされた第３領域を更に備えることを特徴とする請求項１に記載のピクセル。
5. 前記第１導電型の不純物でドーピングされた第３領域が、前記転送ゲート長の一部の領域に対応して形成されることを特徴とする請求項４に記載のピクセル。
6. 前記フォトダイオードが、ピンフォトダイオードであることを特徴とする請求項１に記載のピクセル。
7. 前記第１導電型の不純物及び前記第２導電型の不純物が、各々相補的であることを特徴とする請求項２に記載のピクセル。
8. 前記第１導電型の不純物及び前記第２導電型の不純物が、各々Ｐ型不純物及びＮ型不純物であることを特徴とする請求項７に記載のピクセル。
9. 第１導電型の不純物でドーピングされた基板上に形成されたゲート絶縁膜と、
   該ゲート絶縁膜上に形成された転送ゲートと、
   該転送ゲートの一方の基板の内部に形成されたフォトダイオードと、
   前記転送ゲートの他方の基板の内部に形成されたフローティング拡散ノードとを備え、
   電荷集積サイクルの間、前記転送ゲートに負のバイアスを印加する負電荷ポンプ回路がチップ上に共に組み込まれることを特徴とするイメージセンサ。
10. 前記転送ゲートの下部領域の前記基板の内部に形成され、ブルーミング制御のための第２導電型の不純物でドーピングされた第１領域を更に備えることを特徴とする請求項９に記載のイメージセンサ。
11. 前記ゲート絶縁膜と前記基板との間の界面に形成された、しきい値電圧調整のための第１導電型の不純物でドーピングされた第２領域を更に備えることを特徴とする請求項９に記載のイメージセンサ。
12. 前記ゲート絶縁膜と前記基板との間の界面に形成された、暗電流抑制のための第１導電型の不純物でドーピングされた第３領域を更に備えることを特徴とする請求項９に記載のイメージセンサ。
13. 前記第１導電型の不純物でドーピングされた第３領域が、前記転送ゲート長の一部の領域に対応して形成されることを特徴とする請求項１２に記載のイメージセンサ。
14. 前記フォトダイオードが、ピンフォトダイオードであることを特徴とする請求項９に記載のイメージセンサ。
15. 前記第１導電型の不純物及び前記第２導電型の不純物が、各々相補的であることを特徴とする請求項１０に記載のイメージセンサ。
16. 前記第１導電型の不純物及び前記第２導電型の不純物が、各々Ｐ型不純物及びＮ型不純物であることを特徴とする請求項１５に記載のイメージセンサ。

Images