JPS6334370Y2 - - Google Patents

Info

Publication number
JPS6334370Y2
JPS6334370Y2 JP5478381U JP5478381U JPS6334370Y2 JP S6334370 Y2 JPS6334370 Y2 JP S6334370Y2 JP 5478381 U JP5478381 U JP 5478381U JP 5478381 U JP5478381 U JP 5478381U JP S6334370 Y2 JPS6334370 Y2 JP S6334370Y2
Authority
JP
Japan
Prior art keywords
circuit
signal
output
input
synchronization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP5478381U
Other languages
Japanese (ja)
Other versions
JPS57168372U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP5478381U priority Critical patent/JPS6334370Y2/ja
Publication of JPS57168372U publication Critical patent/JPS57168372U/ja
Application granted granted Critical
Publication of JPS6334370Y2 publication Critical patent/JPS6334370Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Television Receiver Circuits (AREA)
  • Control Of Amplification And Gain Control (AREA)

Description

【考案の詳細な説明】 本考案はテレビジヨン信号のAGC増巾回路に
関するものである。
[Detailed Description of the Invention] The present invention relates to an AGC amplification circuit for television signals.

テレビジヨン信号をハードコピーとして記録す
るために、該テレビジヨン信号をテレビ画像処理
回路に付与してデイジタル処理し、このデイジタ
ル化されたデータでインクジエツト等の印刷機構
を駆動する印字制御回路を作動せしめるようにし
ている。そしてこの場合、テレビ画像処理回路で
はデイジタル化に先立ち、第1図に示す回路を用
いて、テレビジヨン信号をR,G,B各色信号に
分離するようにしている。第1図において、1は
テレビジヨン受信機のビデオ復調回路出力が入力
される入力端子、2は該入力端子出力から副搬送
波成分を分離するバンドパスフイルタ、3は該入
力端子出力から輝度信号成分を分離するローパス
フイルタ、4は副搬送波成分から色差信号を再生
する色復調回路、5は輝度信号成分についてその
レベルを調整するAGC増巾回路、6は色差信号
と輝度信号とを入力してR,G,B各色信号を形
成するマトリツクス回路である。ここで利用する
AGC増巾回路5は周期の早い入力変動に対して
応答しうるタイプとすることが望ましいが、従来
のテレビジヨン受像機等で利用されている先頭値
形AGC或いはキード形AGCでは系に具備する積
分回路の時定数が大きいので応答性に劣る欠点が
ある。
In order to record a television signal as a hard copy, the television signal is applied to a television image processing circuit for digital processing, and this digitized data is used to operate a print control circuit that drives a printing mechanism such as an inkjet. That's what I do. In this case, the television image processing circuit uses the circuit shown in FIG. 1 to separate the television signal into R, G, and B color signals prior to digitization. In FIG. 1, 1 is an input terminal into which the video demodulation circuit output of a television receiver is input, 2 is a bandpass filter that separates subcarrier components from the input terminal output, and 3 is a luminance signal component from the input terminal output. 4 is a color demodulation circuit that reproduces the color difference signal from the subcarrier component; 5 is an AGC amplification circuit that adjusts the level of the luminance signal component; 6 is an R circuit that inputs the color difference signal and the luminance signal; , G, and B color signals. Use here
It is desirable that the AGC amplification circuit 5 be of a type that can respond to input fluctuations with a fast cycle, but in the case of leading value type AGC or keyed type AGC used in conventional television receivers, etc., the AGC amplifying circuit 5 is not provided in the system. Since the time constant of the integrating circuit is large, it has the disadvantage of poor response.

本考案は、周期の早い入力変動に対して適切に
対応できるAGC増巾回路を提供しようとするも
ので、その実施例を第2図のブロツク図及び第3
図の各部波形図に基づき説明する。
The present invention aims to provide an AGC amplification circuit that can appropriately respond to input fluctuations with a fast cycle.
The explanation will be based on the waveform diagram of each part in the figure.

入力端子10には複合同期信号を含む輝度信号
(第3図a)が入力される。この入力信号(テレ
ビジヨン信号)は後述の制御信号によつて利得が
制御される可変利得増巾器のようなレベル制御回
路11に入力され、該レベル制御回路出力は出力
端子12、同期分離回路13、及び直流再生回路
14に付与される。同期分離回路13は垂直同期
信号及び水平同期信号をそれぞれ分離し、水平同
期信号(第3図b)は一方ではクランプパルス
(同図c)を形成するため遅延回路を含むクラン
プパルス形成回路15に付与され、また他方では
サンプリングパルス(同図e)を形成するため単
安定マルチバイブレータを可とするサンプリング
パルス形成回路16に付与される。クランプパル
ス形成回路15は図示の如く水平同期信号のバツ
クポーチ(この部分のバースト信号は第1図のロ
ーパスフイルタで除去されている)に相当する位
置を指標するクランプパルスを作成し、一方サン
プリングパルス形成回路16は同期先端に相当す
る位置を指標するサンプリングパルスを作成する
ようにしている。直流分再生回路14はレベル制
御回路11出力とクランプパルス形成回路15出
力とを入力して、入力信号(第3図a)のペデス
タルレベルを揃えた直流分再生出力(同図d)を
導出するようにしている。この直流分再生回路1
4出力とサンプリングパルス形成回路16出力と
を入力するサンプルホールド回路17は、直流分
再生出力のうちサンプリングパルス相当位置の信
号を抽出しその抽出信号を少なくとも1水平期間
にわたつて保持するようにして第3図fに示すよ
うな出力信号を導出する。このサンプルホールド
回路17出力はオペアンプにより構成される比較
増巾器18の一入力(反転入力)19に付与さ
れ、該比較増巾器の他入力(非反転入力)20に
付与される基準電位源21からの基準電圧と比較
される。そしてこの比較増巾器18出力(第3図
g)はレベル制御回路11に対する制御信号とし
て利用される。22はこの制御信号をレベル制御
回路11に付与する回路である。
A luminance signal (FIG. 3a) containing a composite synchronization signal is input to the input terminal 10. This input signal (television signal) is input to a level control circuit 11 such as a variable gain amplifier whose gain is controlled by a control signal to be described later, and the output of the level control circuit is sent to an output terminal 12, a sync separation circuit. 13, and the DC regeneration circuit 14. The synchronization separation circuit 13 separates a vertical synchronization signal and a horizontal synchronization signal, and the horizontal synchronization signal (FIG. 3b) is on the other hand sent to a clamp pulse forming circuit 15 including a delay circuit to form a clamp pulse (FIG. 3c). and, on the other hand, to a sampling pulse forming circuit 16 which allows a monostable multivibrator to form the sampling pulses (e). As shown in the figure, the clamp pulse forming circuit 15 creates a clamp pulse that indicates a position corresponding to the back porch of the horizontal synchronizing signal (the burst signal in this part has been removed by the low-pass filter shown in FIG. 1), while forming a sampling pulse. The circuit 16 is adapted to generate a sampling pulse that indicates a position corresponding to the synchronization tip. The DC component regeneration circuit 14 inputs the output of the level control circuit 11 and the output of the clamp pulse forming circuit 15, and derives a DC component regeneration output (FIG. 3 d) in which the pedestal level of the input signal (FIG. 3 a) is aligned. That's what I do. This DC component regeneration circuit 1
4 output and the output of the sampling pulse forming circuit 16, the sample hold circuit 17 extracts a signal at a position corresponding to the sampling pulse from the DC component regenerated output and holds the extracted signal for at least one horizontal period. An output signal as shown in FIG. 3f is derived. The output of this sample and hold circuit 17 is applied to one input (inverting input) 19 of a comparison amplifier 18 constituted by an operational amplifier, and a reference potential source applied to the other input (non-inverting input) 20 of the comparison amplifier 18. It is compared with the reference voltage from 21. The output of this comparison amplifier 18 (FIG. 3g) is used as a control signal for the level control circuit 11. 22 is a circuit that applies this control signal to the level control circuit 11.

かかる本考案回路においては入力されたテレビ
ジヨン信号の各水平同期信号の同期先端を、該テ
レビジヨン信号をペデスタルクランプした後で抽
出、保持し、そのホールド電圧を基準電圧と比較
してその誤差電圧を増巾して制御信号としている
ので、AGCの速応性があり実用的である。
In such a circuit according to the present invention, the synchronization leading edge of each horizontal synchronization signal of the input television signal is extracted and held after the television signal is pedestally clamped, and the hold voltage is compared with a reference voltage to determine the error voltage. Since the signal is amplified and used as a control signal, the AGC has quick response and is practical.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本考案回路の利用されるビデオ処理回
路のブロツク図、第2図は本考案回路の実施例の
ブロツク図、第3図は同ブロツク図の各部波形図
である。 主な図番の説明、10……入力端子、11……
レベル制御回路、13……同期分離回路、15,
16……クランプ及びサンプリングパルス形成回
路、14……直流分再生回路、17……サンプル
ホールド回路、18……比較増巾器、22……付
与回路。
FIG. 1 is a block diagram of a video processing circuit in which the circuit of the present invention is used, FIG. 2 is a block diagram of an embodiment of the circuit of the present invention, and FIG. 3 is a waveform diagram of each part of the same block diagram. Explanation of main drawing numbers, 10...Input terminal, 11...
Level control circuit, 13... Synchronization separation circuit, 15,
16... Clamp and sampling pulse forming circuit, 14... DC component regeneration circuit, 17... Sample hold circuit, 18... Comparison amplifier, 22... Giving circuit.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] テレビジヨン信号を入力する入力端子と、該入
力端子からのテレビジヨン信号のレベルを制御信
号に基づき制御するレベル制御回路と、該レベル
制御回路出力の同期信号を分離する同期分離回路
と、該同期分離回路出力の水平同期信号を基準に
ペデスタルクランプ用のクランプパルス及びサン
プリングパルスをそれぞれ形成する回路と、前記
テレビジヨン信号を受け前記クランプパルスに基
づき直流分を再生する直流再生回路と、該直流再
生回路出力を受け前記サンプリングパルスに基づ
き前記水平同期信号の各同期先端をサンプルホー
ルドする回路と、該サンプルホールド回路出力を
一入力としかつ基準電位源出力を他入力とする比
較増巾器と、該比較増巾器出力を前記制御信号と
して前記レベル制御回路に付与する回路とを備え
てなるAGC増巾回路。
an input terminal for inputting a television signal; a level control circuit for controlling the level of the television signal from the input terminal based on a control signal; a synchronization separation circuit for separating a synchronization signal output from the level control circuit; a circuit that respectively forms a clamp pulse and a sampling pulse for pedestal clamping based on the horizontal synchronization signal output from the separation circuit; a DC regeneration circuit that receives the television signal and regenerates a DC component based on the clamp pulse; and the DC regeneration circuit. a circuit that receives a circuit output and samples and holds each synchronization tip of the horizontal synchronization signal based on the sampling pulse; a comparison amplifier that uses the sample and hold circuit output as one input and a reference potential source output as another input; an AGC amplifier circuit comprising: a circuit for applying a comparison amplifier output as the control signal to the level control circuit.
JP5478381U 1981-04-15 1981-04-15 Expired JPS6334370Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5478381U JPS6334370Y2 (en) 1981-04-15 1981-04-15

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5478381U JPS6334370Y2 (en) 1981-04-15 1981-04-15

Publications (2)

Publication Number Publication Date
JPS57168372U JPS57168372U (en) 1982-10-23
JPS6334370Y2 true JPS6334370Y2 (en) 1988-09-12

Family

ID=29851361

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5478381U Expired JPS6334370Y2 (en) 1981-04-15 1981-04-15

Country Status (1)

Country Link
JP (1) JPS6334370Y2 (en)

Also Published As

Publication number Publication date
JPS57168372U (en) 1982-10-23

Similar Documents

Publication Publication Date Title
JPH02276371A (en) Clamping circuit for video signal
JPS6334370Y2 (en)
US4580166A (en) Synchronizing signal separator network
US5341173A (en) Automatic gain control circuit
JP2527223Y2 (en) Correction circuit for time difference between luminance signal and color signal
JPH06253170A (en) Video signal processing circuit
JP2608718B2 (en) Dubbing device
JPH0139011Y2 (en)
JP2728535B2 (en) Automatic gain control device
US3076055A (en) Recording and/or reproducing apparatus
JP2528948B2 (en) Video signal clamp circuit
JPH0213514B2 (en)
JP2548937B2 (en) Magnetic recording / reproducing device
JP3019313B2 (en) Synchronous signal automatic switching device
JPH0657052B2 (en) Sync signal remover
JP2775801B2 (en) Video signal processing circuit
JP2855765B2 (en) Video signal processing circuit
JPH0241234B2 (en)
JP2508819B2 (en) Video signal circuit
JPS59167801A (en) Device for recording or recording and reproducing video signal
JPH0346630Y2 (en)
JPH04360473A (en) Correlation duplicate sampling circuit
JPS63232777A (en) Video signal processing circuit
JPS5843075U (en) Synchronous AGC circuit
JPS62245886A (en) Dropout compensation device