JPH04360473A - Correlation duplicate sampling circuit - Google Patents
Correlation duplicate sampling circuitInfo
- Publication number
- JPH04360473A JPH04360473A JP3136423A JP13642391A JPH04360473A JP H04360473 A JPH04360473 A JP H04360473A JP 3136423 A JP3136423 A JP 3136423A JP 13642391 A JP13642391 A JP 13642391A JP H04360473 A JPH04360473 A JP H04360473A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- ccd sensor
- period
- double sampling
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005070 sampling Methods 0.000 title claims abstract description 31
- 230000003287 optical effect Effects 0.000 claims abstract description 8
- 230000002596 correlated effect Effects 0.000 claims description 19
- 239000003990 capacitor Substances 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Abstract
Description
【0001】0001
【産業上の利用分野】本発明は相関2重サンプリング回
路に関し、特にVTRカメラの2次元CCDセンサ出力
を処理する相関2重サンプリング回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a correlated double sampling circuit, and more particularly to a correlated double sampling circuit for processing the output of a two-dimensional CCD sensor of a VTR camera.
【0002】0002
【従来の技術】従来のVTRカメラはNTSC,PAL
,SECAM方式が採用されているが、そこには2次元
CCDセンサ出力を処理する相関2重サンプリング回路
が用いられている。[Prior art] Conventional VTR cameras are NTSC and PAL.
, SECAM system is adopted, which uses a correlated double sampling circuit to process the two-dimensional CCD sensor output.
【0003】図2はかかる従来の一例を示す相関2重サ
ンプリング回路図である。図2に示すように従来の相関
2重サンプリング回路は光映像情報を入力して検出する
2次元CCDセンサ1と、2次元CCDセンサ1より出
力された出力信号のフィードスルー期間をクロック入力
端子10からのクロックタイミングにより特定のDCリ
ファレンスレベルにクランプする第1のフィードスルー
クランプ回路2と、クロック入力端子11からのクロッ
クタイミングにより映像信号をサンプルホールドする第
1のサンプルホールド回路3とを有し、この第1のサン
プルホールド回路3の出力は差動AGCアンプ4の差動
入力の一方に供給される。また、従来の相関2重サンプ
リング回路は、差動AGCアンプ4の他方の入力へ所定
の電位を供給するために、第1のフィードスルークラン
プ回路2および第1のサンプルホールド回路3と全く同
一構成の第2のフィードスルークランプ回路8および第
2のサンプルホールド回路9を設け、クロック入力端子
10,11からの差動AGCアンプ4で引き算すること
により、サンプリングノイズの除去を行ない、出力端子
5に映像信号を出力している。FIG. 2 is a diagram of a correlated double sampling circuit showing an example of such a conventional technique. As shown in FIG. 2, the conventional correlated double sampling circuit includes a two-dimensional CCD sensor 1 that inputs and detects optical image information, and a clock input terminal 10 that controls the feed-through period of the output signal output from the two-dimensional CCD sensor 1. It has a first feedthrough clamp circuit 2 that clamps to a specific DC reference level based on clock timing from the clock input terminal 11, and a first sample and hold circuit 3 that samples and holds the video signal based on the clock timing from the clock input terminal 11. The output of this first sample and hold circuit 3 is supplied to one of the differential inputs of a differential AGC amplifier 4. Furthermore, the conventional correlated double sampling circuit has exactly the same configuration as the first feed-through clamp circuit 2 and the first sample-and-hold circuit 3 in order to supply a predetermined potential to the other input of the differential AGC amplifier 4. A second feedthrough clamp circuit 8 and a second sample hold circuit 9 are provided, and the differential AGC amplifier 4 subtracts the signals from the clock input terminals 10 and 11 to remove sampling noise. Video signals are being output.
【0004】0004
【発明が解決しようとする課題】上述した従来の相関2
重サンプリング回路は、差動AGCアンプに入力するリ
ファレンス信号をフィードスルークランプ回路内の特定
DCリファレンスレベルより発生させるため、内部のク
ロック等によるサンプリングノイズを除去することはで
きるが、2次元CCDセンサ内で起こるオプチカルブラ
ック(OB)期間に混入するクロストークノイズの除去
を行うことはできないという欠点がある。[Problem to be solved by the invention] The above-mentioned conventional correlation 2
Since the heavy sampling circuit generates the reference signal input to the differential AGC amplifier from a specific DC reference level in the feed-through clamp circuit, it is possible to remove sampling noise caused by internal clocks, etc. The disadvantage is that it is not possible to remove crosstalk noise that occurs during the optical black (OB) period.
【0005】本発明の目的は、かかるOB期間に混入す
るクロストークノイズをも除去することのできる相関2
重サンプリング回路を提供することにある。[0005] An object of the present invention is to eliminate correlation 2 which can also remove crosstalk noise mixed into the OB period.
The object of the present invention is to provide a heavy sampling circuit.
【0006】[0006]
【課題を解決するための手段】本発明の相関2重サンプ
リング回路は、VTRカメラの2次元CCDセンサにお
ける出力信号のフィードスルーレベルをクランプし、映
像信号をサンプルホールドする相関2重サンプリング回
路において、前記2次元CCDセンサの出力を相関2重
サンプリングした映像信号を作成する第1のフィードス
ルークランプ回路および第1のサンプルホールド回路と
、サンプリングノイズ除去するためにリファレンスDC
レベルを相関2重サンプリングした信号を作成する第2
のフィードスルークランプ回路および第2のサンプルホ
ールド回路と、前記第1および第2のサンプルホールド
回路の出力を差動入力する差動入力AGCアンプと、前
記2次元CCDセンサの出力信号のオプチカルブラック
期間を含むブランキング期間中に前記リファレンスDC
レベルの相関2重サンプリング入力を前記2次元CCD
センサの出力信号に切換えるスイッチとを有し、前記オ
プチカルブラック期間中のクロストークによるノイズを
除去するように構成している。[Means for Solving the Problems] A correlated double sampling circuit of the present invention clamps the feedthrough level of an output signal in a two-dimensional CCD sensor of a VTR camera and samples and holds a video signal. A first feed-through clamp circuit and a first sample-hold circuit for creating a video signal obtained by correlating double sampling of the output of the two-dimensional CCD sensor, and a reference DC for removing sampling noise.
The second step is to create a signal with correlated double sampling of the level.
a differential input AGC amplifier that differentially inputs the outputs of the first and second sample and hold circuits, and an optical black period of the output signal of the two-dimensional CCD sensor. The reference DC during the blanking period including
The level correlated double sampling input is input to the two-dimensional CCD.
The sensor has a switch for switching to the output signal of the sensor, and is configured to remove noise due to crosstalk during the optical black period.
【0007】[0007]
【実施例】次に、本発明の実施例について図面を参照し
て説明する。Embodiments Next, embodiments of the present invention will be described with reference to the drawings.
【0008】図1は本発明の一実施例を示す相関2重サ
ンプリング回路図である。図1に示すように、本実施例
は前述した図2の従来例における第2のフィードスルー
クランプ回路8の入力を切替る手段としてのアナログス
イッチ7を付加した構成である。すなわち、光映像信号
を入力した2次元CCDセンサ1より出力された信号は
、フィードスルークランプ回路2およびサンプルホール
ド回路3において、クロック入力端子10,11からの
クロックタイミングで相関2重サンプリングされ、差動
AGCアンプ4の差動入力の一方に入力される。また、
差動AGCアンプ4の他方の差動入力には.OB期間を
含むブランキング期間中は、ブランキング信号入力端子
6から入力されるブランキング信号によりアナログスイ
ッチ7で切り換えられた2次元CCDセンサ1の出力信
号をフィードスルークランプ回路8およびサンプルホー
ルド回路9により相関2重サンプリングした信号をリフ
ァレンス信号として入力する。一方、ブランキング期間
以外の映像信号期間は、アナログスイッチ7をGNDと
の間に接続されたコンデンサの方に切り換え、フィード
スルークランプ回路8内の特定DCリファレンスレベル
をクランプ回路8およびサンプルホールド回路9により
相関2重サンプリングした信号をリファレンス信号とし
て差動AGCアンプ4の他方の差動入力に供給する。FIG. 1 is a correlated double sampling circuit diagram showing one embodiment of the present invention. As shown in FIG. 1, this embodiment has a configuration in which an analog switch 7 is added as a means for switching the input of the second feed-through clamp circuit 8 in the conventional example shown in FIG. That is, the signal output from the two-dimensional CCD sensor 1 into which the optical video signal is input is subjected to correlated double sampling at the clock timing from the clock input terminals 10 and 11 in the feedthrough clamp circuit 2 and the sample hold circuit 3, and the difference is It is input to one of the differential inputs of the dynamic AGC amplifier 4. Also,
The other differential input of the differential AGC amplifier 4 has . During the blanking period including the OB period, the output signal of the two-dimensional CCD sensor 1 switched by the analog switch 7 is fed through the feed-through clamp circuit 8 and the sample hold circuit 9 by the blanking signal input from the blanking signal input terminal 6. A signal subjected to correlated double sampling is input as a reference signal. On the other hand, during the video signal period other than the blanking period, the analog switch 7 is switched to the capacitor connected between it and GND, and the specific DC reference level in the feed-through clamp circuit 8 is set to the clamp circuit 8 and sample hold circuit 9. The correlated double sampled signal is supplied to the other differential input of the differential AGC amplifier 4 as a reference signal.
【0009】[0009]
【発明の効果】以上説明したように、本発明の相関2重
サンプリング回路は、OB期間を含むブランキング期間
中には2次元CCDセンサの出力信号を、またそれ以外
の映像信号期間中にはクランプ回路内の特定DCレベル
を相関2重サンプリングしたリファレンス信号を差動A
GCアンプに供給することにより、OB期間中の2次元
CCDセンサでのクロストークノイズを差動AGCアン
プで除去でき、後段のプロセスアンプ等でOBクランプ
する際にも安定したOBクランプを行うことができると
いう効果がある。As explained above, the correlated double sampling circuit of the present invention outputs the output signal of the two-dimensional CCD sensor during the blanking period including the OB period, and outputs the output signal of the two-dimensional CCD sensor during the other video signal periods. A reference signal obtained by correlating double sampling of a specific DC level in the clamp circuit is
By supplying it to the GC amplifier, the crosstalk noise in the two-dimensional CCD sensor during the OB period can be removed by the differential AGC amplifier, and stable OB clamping can be performed even when OB clamping is performed by the subsequent process amplifier, etc. There is an effect that it can be done.
【図1】本発明の一実施例を示す相関2重サンプリング
回路図である。FIG. 1 is a correlated double sampling circuit diagram showing one embodiment of the present invention.
【図2】従来の一例を示す相関2重サンプリング回路図
である。FIG. 2 is a diagram of a correlated double sampling circuit showing a conventional example.
1 2次元CCDセンサ
2,8 フィードスルークランプ回路3,9
サンプルホールド回路
4 差動入力AGCアンプ
5 出力端子
6 ブランキング信号入力端子
7 アナログスイッチ
10,11 クロック入力端子1 Two-dimensional CCD sensor 2, 8 Feed-through clamp circuit 3, 9
Sample hold circuit 4 Differential input AGC amplifier 5 Output terminal 6 Blanking signal input terminal 7 Analog switch 10, 11 Clock input terminal
Claims (2)
おける出力信号のフィードスルーレベルをクランプし、
映像信号をサンプルホールドする相関2重サンプリング
回路において、前記2次元CCDセンサの出力を相関2
重サンプリングした映像信号を作成する第1のフィード
スルークランプ回路および第1のサンプルホールド回路
と、サンプリングノイズ除去するためにリファレンスD
Cレベルを相関2重サンプリングした信号を作成する第
2のフィードスルークランプ回路および第2のサンプル
ホールド回路と、前記第1および第2のサンプルホール
ド回路の出力を差動入力する差動入力AGCアンプと、
前記2次元CCDセンサの出力信号のオプチカルブラッ
ク期間を含むブランキング期間中に前記リファレンスD
Cレベルの相関2重サンプリング入力を前記2次元CC
Dセンサの出力信号に切換えるスイッチとを有し、前記
オプチカルブラック期間中のクロストークによるノイズ
を除去することを特徴とする相関2重サンプリング回路
。Claim 1: Clamping the feedthrough level of an output signal in a two-dimensional CCD sensor of a VTR camera,
In a correlation double sampling circuit that samples and holds a video signal, the output of the two-dimensional CCD sensor is
A first feed-through clamp circuit and a first sample-hold circuit for creating a heavily sampled video signal, and a reference D for removing sampling noise.
a second feed-through clamp circuit and a second sample-and-hold circuit that create a signal obtained by correlating double sampling of the C level; and a differential input AGC amplifier that differentially inputs the outputs of the first and second sample-and-hold circuits. and,
The reference D during a blanking period including an optical black period of the output signal of the two-dimensional CCD sensor.
The C-level correlated double sampling input is converted into the two-dimensional CC
A correlated double sampling circuit, comprising a switch for switching to an output signal of a D sensor, and removing noise due to crosstalk during the optical black period.
い、ブランキング信号により制御することを特徴とする
請求項1記載の相関2重サンプリング回路。2. The correlated double sampling circuit according to claim 1, wherein the switch is an analog switch and is controlled by a blanking signal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03136423A JP3097180B2 (en) | 1991-06-07 | 1991-06-07 | Correlated double sampling circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03136423A JP3097180B2 (en) | 1991-06-07 | 1991-06-07 | Correlated double sampling circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04360473A true JPH04360473A (en) | 1992-12-14 |
JP3097180B2 JP3097180B2 (en) | 2000-10-10 |
Family
ID=15174808
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03136423A Expired - Fee Related JP3097180B2 (en) | 1991-06-07 | 1991-06-07 | Correlated double sampling circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3097180B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5821998A (en) * | 1994-08-31 | 1998-10-13 | Nec Corporation | Method and apparatus for producing an image signal with an improved S/N ratio |
US6950137B1 (en) | 1999-03-16 | 2005-09-27 | Nec Corporation | Noise reduction circuit for charge coupled imaging device |
-
1991
- 1991-06-07 JP JP03136423A patent/JP3097180B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5821998A (en) * | 1994-08-31 | 1998-10-13 | Nec Corporation | Method and apparatus for producing an image signal with an improved S/N ratio |
US6950137B1 (en) | 1999-03-16 | 2005-09-27 | Nec Corporation | Noise reduction circuit for charge coupled imaging device |
Also Published As
Publication number | Publication date |
---|---|
JP3097180B2 (en) | 2000-10-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2000031967A1 (en) | Clamping device and clamping method | |
JPH0591519A (en) | Method and apparatus for inserting interpolating picture element | |
JPH09190699A (en) | Correlation double sampling device | |
US4766485A (en) | Color-difference line-sequence signal processing apparatus | |
JP3097180B2 (en) | Correlated double sampling circuit | |
JP3064703B2 (en) | Sample hold circuit | |
JPH05316338A (en) | Sample-and-hold circuit | |
JPH04246976A (en) | Camera device | |
KR100213223B1 (en) | Signal processing apparatus for solid state image pick-up device | |
JPS62164398A (en) | Delay circuit | |
JPH04360474A (en) | Correlation duplicate sampling device | |
JPH04258093A (en) | Video signal processing circuit | |
JP2784782B2 (en) | CCD output circuit | |
JP3057279B2 (en) | Color camera device | |
JP2592868B2 (en) | Line-sequential information signal processing device | |
JPS5887974A (en) | Video signal pickup system | |
JPH0213514B2 (en) | ||
JPH0530518A (en) | Video signal processing circuit | |
JP2873035B2 (en) | Image playback device | |
JPH03174881A (en) | Picture input device | |
JPH04213976A (en) | Image pickup device | |
JPS63185283A (en) | Solid-state image pickup device | |
JPH04170291A (en) | Signal processing unit | |
JPH0657052B2 (en) | Sync signal remover | |
JPH04107075A (en) | Clamp circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000711 |
|
LAPS | Cancellation because of no payment of annual fees |