JPH04107075A - Clamp circuit - Google Patents

Clamp circuit

Info

Publication number
JPH04107075A
JPH04107075A JP2224247A JP22424790A JPH04107075A JP H04107075 A JPH04107075 A JP H04107075A JP 2224247 A JP2224247 A JP 2224247A JP 22424790 A JP22424790 A JP 22424790A JP H04107075 A JPH04107075 A JP H04107075A
Authority
JP
Japan
Prior art keywords
circuit
signal
clamp
level
median
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2224247A
Other languages
Japanese (ja)
Inventor
Hiroo Arata
洋雄 阿良田
Hiroyuki Hamazumi
浜住 啓之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Broadcasting Corp
Original Assignee
Nippon Hoso Kyokai NHK
Japan Broadcasting Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Hoso Kyokai NHK, Japan Broadcasting Corp filed Critical Nippon Hoso Kyokai NHK
Priority to JP2224247A priority Critical patent/JPH04107075A/en
Publication of JPH04107075A publication Critical patent/JPH04107075A/en
Pending legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)

Abstract

PURPOSE:To stably clamp the prescribed level even of signals into which pulse noises are intruded into a reference level by allowing a clamp circuit to have a negative-feedback action and a median filter processing, and clamping the prescribed level of the input signals into the reference level. CONSTITUTION:An input video signal (g) into which the pulse noises are intruded is inputted to a subtracting circuit 1. An output signal (h) of the circuit 1 is performed feedback of through a median circuit 2, subtractor 3, and a memory circuit 4 to the other input of the circuit 1 as a signal (m). The signal (h) inputted to the circuit 2 is operated for sampling by a clamp pulse (i) in the prescribed period, and converted into a median value (j) by the median filter of the circuit 2. A difference between the median value (j) and the reference level is calculated by the subtractor 3, and a control value (l) is outputted. The control value (l) is operated for sampling by the next clamp pulse, and the previous control value is held in the memory circuit 4 until the next control value is obtained, and continues to be the signal (m) inputted to the other input of the subtracting circuit 1.

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は信号特に映像信号のクランプ回路に関するも
のである。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a clamp circuit for signals, particularly video signals.

(発明の概要) この発明は信号のクランプ回路に関するもので、この回
路に負帰還作用とメディアンフィルタ処理を持たせるこ
とにより、入力信号のなかのあらかじめ定められた所定
のレベル、例えばテレビジョン信号的水平同期信号のバ
ックポーチのペデスタルレベルを基準レベルにクランプ
している。かくすることによりパルスノイズを含む映像
信号でも安定にクランプすることができる。
(Summary of the Invention) This invention relates to a signal clamp circuit, and by providing this circuit with a negative feedback effect and median filter processing, it is possible to control a predetermined level of an input signal, such as a television signal. The back porch pedestal level of the horizontal synchronization signal is clamped to the reference level. In this way, even video signals containing pulse noise can be stably clamped.

(従来の技術) クランプ回路とは入力された信号特に映像信号のあらか
じめ定められた所定のレベルを基準レベルに強制的に合
わせるための回路であり、交流増幅された画像信号の直
流再生など映像信号処理特有の回路である。
(Prior art) A clamp circuit is a circuit that forcibly adjusts a predetermined level of an input signal, especially a video signal, to a reference level, and is used to forcibly adjust a predetermined level of an input signal, especially a video signal, to a reference level. This is a processing-specific circuit.

第3図にクランプ回路のいくつかの従来例を示す。図(
a)はもっとも簡単なりランプ回路で、ダイオード1個
を使ったものである。図(a)図示の回路では出力側の
電位が−0,6V以下になるとダイオードが導通してコ
ンデンサを充電し一〇、 6Vの電位に入力信号直流レ
ベルがクランプされる。しかしこの回路ではダイオード
の順方向特性がまともに影響するので、図(b)、図(
C)のようにそれを打ち消すものが使用されている。ク
ランプレベルは図(b)ではOv、図(C)では+VN
である。
FIG. 3 shows some conventional examples of clamp circuits. figure(
A) is the simplest lamp circuit and uses one diode. In the circuit shown in Figure (a), when the potential on the output side becomes -0.6V or less, the diode becomes conductive and charges the capacitor, and the input signal DC level is clamped to the potential of 10.6V. However, in this circuit, the forward characteristics of the diode have a significant influence, so Figures (b) and (
Something like C) is used to cancel it. The clamp level is Ov in figure (b) and +VN in figure (C).
It is.

一方低周波領域では図(d)のようにOPアンプ(実は
コンパレータとして使用している)でクランプ回路を組
むことがある。この回路は精度はよいが、映像信号用の
ように負荷抵抗が低く、かつ、高速の信号を扱う場合、
短時間のうちにコンデンサを充電する必要があるため高
速かつ高出力のopアンプを使用せねばならない。図(
e)や(f)はそれを改善したもので、高速で高入力イ
ンピーダンスの増幅器A1のバイアスをクランプ用コン
パレータA2から制御するものである。
On the other hand, in the low frequency range, a clamp circuit may be constructed using an OP amplifier (actually used as a comparator) as shown in Figure (d). This circuit has good accuracy, but when handling high-speed signals with low load resistance such as video signals,
Since it is necessary to charge the capacitor in a short period of time, a high-speed and high-power op amp must be used. figure(
In the case of e) and (f), the bias of the high-speed, high-input impedance amplifier A1 is controlled from the clamping comparator A2.

(発明が解決しようとする課題) 以上述べてきた従来例はその代表的な従来例であるが、
いずれの場合もパルスノイズがクランプするべき映像信
号の位置に混入すると、信号の電位がパルスノイズによ
り乱されて、画面に白または黒の横線の生しる欠点があ
った。
(Problem to be solved by the invention) The conventional examples described above are typical examples, but
In either case, when pulse noise mixes into the position of the video signal to be clamped, the potential of the signal is disturbed by the pulse noise, resulting in the creation of white or black horizontal lines on the screen.

そこで本発明の目的は、前述の欠点を排除し、パルスノ
イズが混入した信号特に映像信号でも、そのあらかじめ
定められた所定レベルを安定性よく基準レベルにクラン
プできるクランプ回路を提供せんとするものである。
SUMMARY OF THE INVENTION An object of the present invention is to eliminate the above-mentioned drawbacks and to provide a clamp circuit that can stably clamp a predetermined level of a signal, especially a video signal, mixed with pulse noise to a reference level. be.

(課題を解決するための手段) この目的を達成するため、本発明に係るクランプ回路は
、入力信号のなかのあらかじめ定められた所定のレベル
をクランプするクランプ回路において、当該クランプ回
路が入力信号レベルと該クランプ回路の帰還作用により
帰還された信号レベルとの差をとる引算回路と、当該引
算回路の出力信号から前記帰還された信号レベルを得る
だめの縦続接続されたメディアン回路と、減算器と、メ
モリ回路とを具備し、メディアン回路では前記引算回路
の出力信号がその所定の期間繰返えしクランプパルスに
よりサンプリングされるとともに、そのサンプリングさ
れた信号がメディアンフィルタを介してメディアン値に
変換され、減算器ではこのメディアン値よりクランプレ
ベルが減算されて制御値が出力され、メモリ回路では次
のクランプパルスによりサンプリングがなされ次の制御
値が得られるまで前の制御値が保持されることを特徴と
するものである。
(Means for Solving the Problems) In order to achieve this object, the clamp circuit according to the present invention is a clamp circuit that clamps a predetermined level of an input signal. and a signal level fed back by the feedback action of the clamp circuit; a cascade-connected median circuit for obtaining the fed back signal level from the output signal of the subtraction circuit; In the median circuit, the output signal of the subtraction circuit is repeatedly sampled by a clamp pulse for a predetermined period, and the sampled signal is passed through a median filter to obtain a median value. The subtracter subtracts the clamp level from this median value and outputs the control value, and the memory circuit holds the previous control value until sampling is performed by the next clamp pulse and the next control value is obtained. It is characterized by this.

(作 用) 本発明によれば、クランプ回路に負帰還作用とメディア
ンフィルタ処理を持たせ、入力信号特に映像信号のなか
のあらかじめ定められた所定のレベルを基準レベルに安
定性よく確実にクランプしているので、映像信号に混入
したパルスノイズをを効に排除することができる。
(Function) According to the present invention, the clamp circuit is provided with a negative feedback function and median filter processing, and a predetermined level of an input signal, particularly a video signal, is clamped stably and reliably to a reference level. Therefore, pulse noise mixed into the video signal can be effectively eliminated.

(実施例) 以下添付図面を参照し実施例により本発明の詳細な説明
する。
(Examples) The present invention will be described in detail below by way of examples with reference to the accompanying drawings.

本発明に係りこれに限定されない実施例の構成ブロック
線図を第1図に、その各部信号波形を第2図に示す。こ
の場合入力信号はテレビジョン映像信号とし、これのペ
デスタルレベルが!準しベルにクランプされるものとす
る。
FIG. 1 shows a configuration block diagram of an embodiment of the present invention which is not limited thereto, and FIG. 2 shows signal waveforms of each part thereof. In this case, the input signal is a television video signal, and the pedestal level of this is! shall be clamped to a bell.

第1図においてパルスノイズの乗った入力映像信号gは
引算回路1の一方の入力に入力される。
In FIG. 1, an input video signal g containing pulse noise is input to one input of a subtraction circuit 1. In FIG.

第2図示入力映像体号gは、本発明実施例に係る必要部
分、すなわちテレビジョン信号内の水平同期信号とバー
スト信号を含むそのバックポーチ部分、および映像信号
のほんの一部分のみの信号が作図されている。引算回路
1の出力信号りは本発明クランプ回路の出力信号である
が、この信号はまたメディアン回路2、減算器3および
メモリ回路4の縦続接続を介して引算回路1の他方の入
力に信号mとして帰還される。
The input video signal g shown in the second figure is a necessary part according to the embodiment of the present invention, that is, a back porch part including a horizontal synchronizing signal and a burst signal in the television signal, and only a small part of the video signal. ing. The output signal of the subtraction circuit 1 is the output signal of the clamp circuit of the present invention, but this signal is also applied to the other input of the subtraction circuit 1 through the cascade connection of the median circuit 2, the subtracter 3 and the memory circuit 4. It is fed back as signal m.

メディアン回路2の入力端に入力された引算回路lの出
力信号りはその所定の期間、すなわち入力信号がテレビ
ジョン信号の場合にはその水平同期のバンクポーチの期
間繰返しクランプパルスiによりサンプリングされる。
The output signal of the subtraction circuit l inputted to the input terminal of the median circuit 2 is repeatedly sampled by the clamp pulse i during its predetermined period, that is, when the input signal is a television signal, the horizontal synchronization bank porch period. Ru.

第2図来信号iのサンプリング期間のクランプパルスの
位置は入力信号gの位置に対応してこれを示した。サン
プリングされた出力信号りのその部分はメディアン回路
2にあるメディアンフィルタ(特に図示せず)によりメ
ディアン値jに変換される。
In FIG. 2, the position of the clamp pulse during the sampling period of signal i is shown corresponding to the position of input signal g. That part of the sampled output signal is converted into a median value j by a median filter (not specifically shown) in the median circuit 2.

メディアン値とは、今1つの着目するサンプリング用ク
ランプパルスに着目したとき、そのサンプリング期間を
さらにいくつかのサブサンプリング期間に分割し、サブ
サンプリングされた変数を大きさの順に並べ、その中央
の値をもってこのサンプリング集団の代表値と考え、こ
の値を中位数または中央値と呼び、この中央値を出力す
ることをメディアン値jに変換すると称し、かかる演算
はメディアンフィルタにて実行される。このメディアン
値は統計学で使用される周知の技術用語で、詳細につい
ては例えば文献、岸根卓部著゛理論応用統計学”養賢堂
発行、1975年を参照されたい。
The median value is when focusing on one sampling clamp pulse, dividing the sampling period into several sub-sampling periods, arranging the sub-sampled variables in order of magnitude, and calculating the median value. This value is considered to be a representative value of this sampling group, and this value is called a median number or median value. Outputting this median value is called converting it to a median value j, and this calculation is executed by a median filter. This median value is a well-known technical term used in statistics, and for details, please refer to the literature, for example, Takubu Kishine, "Theoretical and Applied Statistics," published by Yokendo, 1975.

さて前述の実施例においては、次にメディアン回路2よ
り出力されたメディアン値jは減算器3において一定の
直流レベルを有するクランプレベルにすなわち基準レベ
ルとの差が求められて制御値!が出力される。そこでこ
の制御値lは次のクランプパルスによりサンプリングが
なされ次の制御値が得られるまで前の制御値がメモリ回
路4で保持されて、この前の制御値が引算回路1の他方
の入力に入力される信号mとなりつづける。
In the above-mentioned embodiment, the median value j output from the median circuit 2 is then converted into a clamp level having a constant DC level in the subtracter 3, that is, the difference from the reference level is determined and the difference is determined as the control value! is output. Therefore, this control value l is sampled by the next clamp pulse, and the previous control value is held in the memory circuit 4 until the next control value is obtained, and the previous control value is input to the other input of the subtraction circuit 1. The input signal continues to be m.

以上詳細に説明してきた実施例はこれに限定さることな
く、特許請求の範囲に記載した範囲内で各種の変形、変
更が可能である。
The embodiments described in detail above are not limited thereto, and various modifications and changes can be made within the scope of the claims.

(発明の効果) 以上詳細に説明してきたように、本発明クランプ回路に
よれば、この回路に負帰還作用とメディアンフィルタ処
理を持たせて、入力信号のなかのあらかじめ定められた
所定のレベル、例えばテレビジョン信号内の水平同期信
号のバンクポーチのベデスクルレベルを基準レベルにク
ランプしているので、クランプ位置にパルスノイズが混
入しても、回路のメディアンフィルタ処理によりパルス
ノイズがほぼ消去されてクランプ後の画面が安定して得
られる効果がある。
(Effects of the Invention) As described above in detail, according to the clamp circuit of the present invention, this circuit is provided with a negative feedback effect and a median filter process, so that a predetermined level of the input signal can be adjusted. For example, since the bank porch level of the horizontal synchronization signal in the television signal is clamped to the reference level, even if pulse noise is mixed in at the clamp position, the pulse noise will be almost eliminated by the circuit's median filter processing. This has the effect of providing a stable screen after clamping.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明に係る実施例構成のプロ、り線図を示し
、 第2図はその各部信号波形を示し、 第3図はクランプ回路のいくかの従来例を示す。
FIG. 1 shows a linear diagram of an embodiment of the present invention, FIG. 2 shows signal waveforms at various parts thereof, and FIG. 3 shows some conventional examples of clamp circuits.

Claims (1)

【特許請求の範囲】 1、入力信号のなかのあらかじめ定められた所定のレベ
ルをクランプするクランプ回路において、 当該クランプ回路が入力信号レベルと該ク ランプ回路の帰還作用により帰還された信号レベルとの
差をとる引算回路と、当該引算回路の出力信号から前記
帰還された信号レベルを得るための縦続接続されたメデ
ィアン回路と、減算器と、メモリ回路とを具備し、 メディアン回路では前記引算回路の出力信 号がその所定の期間繰返えしクランプパルスによりサン
プリングされるとともに、そのサンプリングされた信号
がメディアンフィルタを介してメディアン値に変換され
、減算器ではこのメディアン値よりクランプレベルが減
算されて制御値が出力され、メモリ回路では次のクラン
プパルスによりサンプリングがなされ次の制御値が得ら
れるまで前の制御値が保持されることを特徴とするクラ
ンプ回路。 2、請求項1記載の回路において、前記入力信号が伝送
されてきたテレビジョン信号であることを特徴とするク
ランプ回路。 3、請求項2記載の回路において、前記あらかじめ定め
られた所定のレベルが伝送されてきたテレビジョン信号
水平同期信号のバックポーチのペデスタルレベルであり
、前記引算回路の出力が前記クランプパルスによりサン
プリングされる期間が前記バックポーチ期間であること
を特徴とするクランプ回路。 4、請求項3記載の回路において、前記クランプパルス
によりサンプリングされる周期がテレビジョン信号の水
平ライン周期であることを特徴とするクランプ回路。
[Claims] 1. In a clamp circuit that clamps a predetermined level in an input signal, the clamp circuit detects the difference between the input signal level and the signal level fed back by the feedback action of the clamp circuit. the subtraction circuit, a cascade-connected median circuit for obtaining the fed back signal level from the output signal of the subtraction circuit, a subtracter, and a memory circuit; The output signal of the circuit is repeatedly sampled by a clamp pulse for a predetermined period, and the sampled signal is converted to a median value through a median filter, and a clamp level is subtracted from this median value in a subtracter. 1. A clamp circuit characterized in that a control value is outputted in a memory circuit, and a previous control value is held in a memory circuit until sampling is performed by a next clamp pulse and a next control value is obtained. 2. The clamp circuit according to claim 1, wherein the input signal is a transmitted television signal. 3. The circuit according to claim 2, wherein the predetermined level is a back porch pedestal level of a transmitted television signal horizontal synchronizing signal, and the output of the subtraction circuit is sampled by the clamp pulse. A clamp circuit characterized in that a period during which the period is the back porch period. 4. The circuit according to claim 3, wherein the period sampled by the clamp pulse is a horizontal line period of a television signal.
JP2224247A 1990-08-28 1990-08-28 Clamp circuit Pending JPH04107075A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2224247A JPH04107075A (en) 1990-08-28 1990-08-28 Clamp circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2224247A JPH04107075A (en) 1990-08-28 1990-08-28 Clamp circuit

Publications (1)

Publication Number Publication Date
JPH04107075A true JPH04107075A (en) 1992-04-08

Family

ID=16810791

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2224247A Pending JPH04107075A (en) 1990-08-28 1990-08-28 Clamp circuit

Country Status (1)

Country Link
JP (1) JPH04107075A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5928987A (en) * 1996-06-14 1999-07-27 Nippon Kayaku Co., Ltd. Thermal recording material

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5928987A (en) * 1996-06-14 1999-07-27 Nippon Kayaku Co., Ltd. Thermal recording material

Similar Documents

Publication Publication Date Title
US5341218A (en) Video signals clamping circuit for maintaining DC level of video signals
US5767900A (en) Digital apparatus for contour enhancement of video signal
US5121117A (en) Balanced A/D converter
JPH08265605A (en) Image pickup device
JP3831460B2 (en) Correlated double sampling device
JPH04107075A (en) Clamp circuit
JP2000224440A (en) Digital clamp circuit
JPH05344418A (en) Clamping circuit for digital camera
EP0651565B1 (en) Circuit for compensating the drift of the level of the direct current of a video signal
US4654709A (en) Vertical contour correction device
JP3064703B2 (en) Sample hold circuit
US4658295A (en) Vertical contour correction device
JP2973451B2 (en) Gain control circuit
JPH04360473A (en) Correlation duplicate sampling circuit
JP2754934B2 (en) Clamping device
KR0131710Y1 (en) Noise eliminating system for a video camera
KR930002610B1 (en) Gain control stereo circuit
JP3077163B2 (en) Circuit for removing waveform distortion components
JPH06164988A (en) Clamping circuit
JP3021194B2 (en) Comb-type filter in video equipment
JPH04238473A (en) Picture signal processing circuit
JP3123118B2 (en) Correlated double sampling device
JPS6058634B2 (en) Digital video signal level control circuit
JPH0445330Y2 (en)
JP2982273B2 (en) A / D conversion circuit for video signal