JP2982273B2 - A / D conversion circuit for video signal - Google Patents

A / D conversion circuit for video signal

Info

Publication number
JP2982273B2
JP2982273B2 JP26671090A JP26671090A JP2982273B2 JP 2982273 B2 JP2982273 B2 JP 2982273B2 JP 26671090 A JP26671090 A JP 26671090A JP 26671090 A JP26671090 A JP 26671090A JP 2982273 B2 JP2982273 B2 JP 2982273B2
Authority
JP
Japan
Prior art keywords
video signal
low
pass filter
output
pedestal level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP26671090A
Other languages
Japanese (ja)
Other versions
JPH04144313A (en
Inventor
賢二 橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP26671090A priority Critical patent/JP2982273B2/en
Publication of JPH04144313A publication Critical patent/JPH04144313A/en
Application granted granted Critical
Publication of JP2982273B2 publication Critical patent/JP2982273B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Analogue/Digital Conversion (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は映像信号用A/D変換回路に関し、特に映像信
号のペデスタルレベルを一定に制御してA/D変換する映
像信号用A/D変換回路に関する。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an A / D converter for video signals, and more particularly to an A / D converter for video signals that performs A / D conversion by controlling a pedestal level of a video signal to be constant. The present invention relates to a conversion circuit.

〔従来の技術〕[Conventional technology]

第2図は従来の映像信号用A/D変換回路のブロック図
である。入力端子1から入力する映像信号のペデスタル
レベルを一定電圧にしてA/Dコンバータ25によりA/D変換
するために、制御信号Scに応じて入力映像信号のペデス
タルレベルを制御してペデスタルレベル一定の映像信号
を出力する増幅回路21と、ディジタル回路からの折返し
雑音を除去するための低域フィルタ22と、緩衝増幅回路
23と、制御信号Scを生成するクランプ制御回路24とを有
している。クランプ制御回路24は、緩衝増幅回路23から
の信号と入力端子3から供給されるクランプパルスPcと
を受け、映像信号のペデスタルレベルをサンプルホール
ドして直流電圧を得たのち増幅し、増幅回路21に制御信
号Scを供給していわゆるフィードバッククランプ動作を
行っている。
FIG. 2 is a block diagram of a conventional video signal A / D conversion circuit. In order to set the pedestal level of the video signal input from the input terminal 1 to a constant voltage and perform A / D conversion by the A / D converter 25, the pedestal level of the input video signal is controlled in accordance with the control signal Sc to make the pedestal level constant. An amplifier circuit 21 for outputting a video signal; a low-pass filter 22 for removing aliasing noise from a digital circuit; and a buffer amplifier circuit
23, and a clamp control circuit 24 that generates a control signal Sc. The clamp control circuit 24 receives the signal from the buffer amplifier circuit 23 and the clamp pulse Pc supplied from the input terminal 3, samples and holds the pedestal level of the video signal, obtains a DC voltage, and amplifies the signal. To perform a so-called feedback clamping operation.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

映像信号のペデスタルレベルを一定電圧にしてA/D変
換するため、低域フィルタには映像信号の平均階調度に
応じた直流電流が流れる。このため低域フィルタを構成
するコイルは、直流磁化による歪を受けないものにしな
ければならず、小型化が困難であった。また、直流磁化
による歪を低域するために低域フィルタの出力側に増幅
回路を設けて低域フィルタを通過する映像信号レベルを
小さくすることは可能であるが、A/Dコンバータのディ
ジタル回路からの雑音が混入しやすくなるという欠点が
あった。
Since the pedestal level of the video signal is A / D converted at a constant voltage, a DC current flows through the low-pass filter according to the average gradient of the video signal. For this reason, the coil constituting the low-pass filter must be free from distortion due to DC magnetization, and it has been difficult to reduce the size. It is possible to reduce the level of the video signal passing through the low-pass filter by providing an amplifier circuit on the output side of the low-pass filter to reduce distortion caused by DC magnetization. However, there is a disadvantage that noise from the device is easily mixed.

本発明の目的は、低域フィルタに流れる直流電流を少
なくしてコイルを小型化できる映像信号用A/D変換回路
を提供することにある。
An object of the present invention is to provide a video signal A / D conversion circuit capable of reducing the DC current flowing through a low-pass filter and reducing the size of a coil.

〔課題を解決するための手段〕[Means for solving the problem]

本発明の映像信号用A/D変換回路は、制御信号に応じ
て入力映像信号のペデスタルレベルを制御してペデスタ
ルレベル一定の映像信号を出力する増幅回路と、この増
幅回路の出力を受けて雑音成分を除去する低域フィルタ
と、この低域フィルタの出力端に接続される終端抵抗
と、前記低域フィルタが出力するペデスタルレベル一定
の映像信号を受けてディジタルデータに変換するA/Dコ
ンバータと、このA/Dコンバータに入力する映像信号の
ペデスタルレベルを検知して前記制御信号を生成するク
ランプ制御回路とを備えた映像信号用A/D変換回路にお
いて、一方端が前記低域フィルタの出力端に接続された
前記終端抵抗の他方端に前記制御信号を供給することに
より前記低域フィルタに流れる直流電流を減少させる。
An A / D conversion circuit for a video signal of the present invention controls an pedestal level of an input video signal in accordance with a control signal to output a video signal having a constant pedestal level. A low-pass filter for removing components, a terminating resistor connected to an output terminal of the low-pass filter, and an A / D converter for receiving a video signal having a constant pedestal level output by the low-pass filter and converting the video signal into digital data. A clamp control circuit for detecting the pedestal level of the video signal input to the A / D converter and generating the control signal, wherein one end of the A / D converter is an output of the low-pass filter. By supplying the control signal to the other end of the terminating resistor connected to the end, the direct current flowing through the low-pass filter is reduced.

〔実施例〕〔Example〕

次に本発明について図面を参照して説明する。第1図
は本発明の一実施例を示すブロック図である。入力端子
1に供給された映像信号は、増幅回路11で増幅され低域
フィルタ12および緩衝増幅回路13を径由してA/Dコンバ
ータ15に供給されディジタルデータに変換されて出力端
子2から出力される。
Next, the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing one embodiment of the present invention. The video signal supplied to the input terminal 1 is amplified by the amplifier circuit 11, supplied to the A / D converter 15 via the low-pass filter 12 and the buffer amplifier circuit 13, converted into digital data, and output from the output terminal 2. Is done.

一方、クランプ制御回路14は、入力端子3に供給され
るクランプパルスPcと緩衝増幅回路13からの映像信号と
を受け、この映像信号のペデスタルレベルに応じた制御
信号をScを増幅回路11に供給し、入力映像信号のペデス
タルレベルを一定に制御させる、いわゆるフィードバッ
ククランプ動作を行う。このクランプ制御回路14が出力
する制御信号Scは、緩衝増幅回路16を介して低域フィル
タ12の終端抵抗17に印加される。従って、低域フィルタ
12の入力端と出力端との直流電位差が打消されて低域フ
ィルタ12に流れる直流成分が減少する。
On the other hand, the clamp control circuit 14 receives the clamp pulse Pc supplied to the input terminal 3 and the video signal from the buffer amplifier circuit 13, and supplies a control signal Sc corresponding to the pedestal level of the video signal to the amplifier circuit 11. Then, a so-called feedback clamp operation for controlling the pedestal level of the input video signal to be constant is performed. The control signal Sc output from the clamp control circuit 14 is applied to the terminating resistor 17 of the low-pass filter 12 via the buffer amplifier circuit 16. Therefore, the low-pass filter
The DC potential difference between the input terminal and the output terminal of 12 is canceled, and the DC component flowing through the low-pass filter 12 is reduced.

なお、本実施例ではA/Dコンバータ15の前段に緩衝増
幅回路13を設けているが、A/Dコンバータ15の入力イン
ピーダンスが高ければ設けなくてもよい。また、緩衝増
幅回路16についても、クランプ制御回路14の出力インピ
ーダンスが映像信号帯域で充分に低く、且つ映像信号に
よって歪が生じなければ不要である。
In the present embodiment, the buffer amplifier circuit 13 is provided before the A / D converter 15, but may not be provided if the input impedance of the A / D converter 15 is high. Also, the buffer amplifier circuit 16 is unnecessary if the output impedance of the clamp control circuit 14 is sufficiently low in the video signal band and distortion is not caused by the video signal.

〔発明の効果〕〔The invention's effect〕

以上説明したように本発明は、フィードバッククラン
プ動作を行うクランプ制御回路が出力する制御信号を、
低域フィルタ出力端側の終端抵抗に供給して低域フィル
タに流れる直流電流を減少させることにより、低域フィ
ルタを構成するコイルは直流磁化による歪を生じること
なく小型コイルを使用できるので、回路を小型化でき
る。また、直流電流による低域フルタの遅延時間の変動
も低域するので、DP特性も改善できる。
As described above, according to the present invention, the control signal output by the clamp control circuit performing the feedback clamp operation is
By reducing the DC current flowing through the low-pass filter by supplying it to the terminating resistor on the output side of the low-pass filter, the coil constituting the low-pass filter can use a small coil without causing distortion due to DC magnetization. Can be reduced in size. In addition, since the fluctuation of the delay time of the low-pass filter due to the direct current is also low, the DP characteristics can be improved.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の一実施例を示すブロック図、第2図は
従来の映像信号用A/D変換回路の一例を示すブロック図
である。 11,21……増幅回路、12,22……低域フィルタ、13,16,23
……緩衝増幅回路、14,24……クランプ制御回路、15,25
……A/Dコンバータ、17……終端抵抗。
FIG. 1 is a block diagram showing an embodiment of the present invention, and FIG. 2 is a block diagram showing an example of a conventional video signal A / D conversion circuit. 11,21 …… Amplifier circuit, 12,22 …… Low-pass filter, 13,16,23
…… Buffer amplifier circuit, 14,24 …… Clamp control circuit, 15,25
…… A / D converter, 17 …… Terminal resistor.

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H03M 1/00 - 1/88 H04N 7/13 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 6 , DB name) H03M 1/00-1/88 H04N 7/13

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】制御信号に応じて入力映像信号のペデスタ
ルレベルを制御してペデスタルレベル一定の映像信号を
出力する増幅回路と、この増幅回路の出力を受けて雑音
成分を除去する低域フィルタと、この低域フィルタの出
力端に接続される終端抵抗と、前記低域フィルタが出力
するペデスタルレベル一定の映像信号を受けてディジタ
ルデータに変換するA/Dコンバータと、このA/Dコンバー
タに入力する映像信号のペデスタルレベルを検知して前
記制御信号を生成するクランプ制御回路とを備えた映像
信号用A/D変換回路において、一方端が前記低域フィル
タの出力端に接続された前記終端抵抗の他方端に前記制
御信号を供給することにより前記低域フィルタに流れる
直流電流を減少させることを特徴とする映像信号用A/D
変換回路。
An amplifier circuit for controlling a pedestal level of an input video signal in accordance with a control signal to output a video signal having a constant pedestal level, and a low-pass filter receiving an output of the amplifier circuit and removing a noise component. A terminating resistor connected to an output terminal of the low-pass filter, an A / D converter that receives a video signal having a constant pedestal level output from the low-pass filter and converts the video signal into digital data, and an input to the A / D converter. A clamp control circuit for detecting the pedestal level of the video signal to be generated and generating the control signal, wherein the terminating resistor has one end connected to the output end of the low-pass filter. A / D for a video signal, characterized in that a DC current flowing through the low-pass filter is reduced by supplying the control signal to the other end of the A / D.
Conversion circuit.
JP26671090A 1990-10-04 1990-10-04 A / D conversion circuit for video signal Expired - Fee Related JP2982273B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26671090A JP2982273B2 (en) 1990-10-04 1990-10-04 A / D conversion circuit for video signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26671090A JP2982273B2 (en) 1990-10-04 1990-10-04 A / D conversion circuit for video signal

Publications (2)

Publication Number Publication Date
JPH04144313A JPH04144313A (en) 1992-05-18
JP2982273B2 true JP2982273B2 (en) 1999-11-22

Family

ID=17434608

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26671090A Expired - Fee Related JP2982273B2 (en) 1990-10-04 1990-10-04 A / D conversion circuit for video signal

Country Status (1)

Country Link
JP (1) JP2982273B2 (en)

Also Published As

Publication number Publication date
JPH04144313A (en) 1992-05-18

Similar Documents

Publication Publication Date Title
JPH09326698A (en) Offset correction method and device
JP2543177B2 (en) Clamping device and automatic gain control device
JP2982273B2 (en) A / D conversion circuit for video signal
JPH0831974B2 (en) Peaking processor
JP2537928B2 (en) Television signal processor
JPH0484520A (en) A/d converter
JPS59228471A (en) Video signal amplifier circuit
KR910006094Y1 (en) Video output control circuit
KR100290994B1 (en) Level suppression circuit
JP2754934B2 (en) Clamping device
KR950007511Y1 (en) Pcb auto control system
JP2927837B2 (en) Photoelectric conversion device output signal detection device
JP2527257B2 (en) Image signal processor
JPS631068A (en) Signal processing circuit for charge coupled device
KR950010062B1 (en) Agc circuit
JP2754935B2 (en) Clamping device
JPH0129443B2 (en)
JPH0564036A (en) Gamma offset adjustment circuit
JPS63175582A (en) Signal processing circuit
JPS6313508A (en) Video signal output circuit
KR930001400Y1 (en) Interface unit for monitor
JPS59193619A (en) Picture processing circuit
JPH04107075A (en) Clamp circuit
JPH033518A (en) Picture signal a/d conversion circuit
JPH0488753A (en) Clamping circuit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees