JP3019313B2 - Synchronous signal automatic switching device - Google Patents
Synchronous signal automatic switching deviceInfo
- Publication number
- JP3019313B2 JP3019313B2 JP63324115A JP32411588A JP3019313B2 JP 3019313 B2 JP3019313 B2 JP 3019313B2 JP 63324115 A JP63324115 A JP 63324115A JP 32411588 A JP32411588 A JP 32411588A JP 3019313 B2 JP3019313 B2 JP 3019313B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- input
- synchronization signal
- external
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Synchronizing For Television (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、映像モニターにより、テレビジョン信号、
高品位テレビジョン信号を映出する際、必要となる同期
信号の切換装置に関するものである。Description: TECHNICAL FIELD The present invention relates to a television monitor,
The present invention relates to a synchronizing signal switching device required for displaying a high-definition television signal.
一般の映像機器では、同黄信号と映像信号からなる複
合信号を入力し、同期信号を機器内部で複合信号から分
離しているが、映像モニターの場合は外部から全く独立
な同期信号を入力し、それを採用するケースがある。In general video equipment, a composite signal consisting of the same yellow signal and video signal is input, and the synchronization signal is separated from the composite signal inside the equipment.In the case of a video monitor, a completely independent synchronization signal is input from the outside. There are cases where it is adopted.
本発明は、こうした映像モニターに同期信号として、
外部同期信号が入力された場合、同期信号を内部信号か
ら外部信号へ自動的に切り換えようとするものである。The present invention uses such a video monitor as a synchronization signal.
When an external synchronization signal is input, the synchronization signal is automatically switched from an internal signal to an external signal.
従来の技術 第3図に、従来の映像モニターにおける同期信号切り
換えに関する信号系統図を示す。2. Description of the Related Art FIG. 3 shows a signal system diagram relating to synchronization signal switching in a conventional video monitor.
第3図に於いて9は、同期信号と映像信号を含んだ複
合信号を増幅する電流増幅回路、そして10は電流増幅回
路9の出力において正のピークを一定の直流レベルに固
定する為のピーククランプ回路、また11は、電圧比較で
あってピーククランプ回路10の出力をその比較電圧入力
端に印加し、その基準電圧入力端を設置する。この場
合、基準値をゼロレベルに設定することにより複合信号
から内部同期信号を取り出している。それに対し、外部
信号を同期信号として用いたい時は、手動スイッチ12に
より内部同期信号から外部同期信号に切り換え選択して
いる。In FIG. 3, 9 is a current amplifying circuit for amplifying a composite signal including a synchronizing signal and a video signal, and 10 is a peak for fixing a positive peak at a constant DC level in the output of the current amplifying circuit 9. The clamp circuit 11, which is a voltage comparison, applies the output of the peak clamp circuit 10 to its comparison voltage input terminal, and installs its reference voltage input terminal. In this case, the internal synchronization signal is extracted from the composite signal by setting the reference value to zero level. On the other hand, when an external signal is to be used as a synchronization signal, the manual switch 12 is used to switch from the internal synchronization signal to the external synchronization signal.
第4図に、従来の装置の各部における電圧波形を示
す。第4図を参照し、第3図に示す従来の装置の作用に
ついて説明する。ここでは、入力信号として高品位テレ
ビジョン信号を設定する。FIG. 4 shows voltage waveforms at various parts of the conventional device. The operation of the conventional apparatus shown in FIG. 3 will be described with reference to FIG. Here, a high-definition television signal is set as an input signal.
第4図aの複合信号は電流増幅回路9で増幅され、ピ
ーククランプ回路10に入力される。この時、ピーククラ
ンプ回路10の出力は第4図bに示す様になる。この電圧
を基準値ゼロレベルの電圧比較器11に入力すると、その
出力は第4図cに示すような、複合信号から分離した内
部同期信号となる。4a is amplified by the current amplifier 9 and input to the peak clamp circuit 10. At this time, the output of the peak clamp circuit 10 is as shown in FIG. When this voltage is input to the voltage comparator 11 having a reference level of zero level, the output becomes an internal synchronization signal separated from the composite signal as shown in FIG. 4c.
発明が解決しようとする課題 従来の装置であれば、同期信号として複合信号から分
離した内部信号を用いるのか、それとも装置外部から入
力する外部信号を用いるのかという選択を手動によりス
イッチ切り換えで操作しているため、非常に手間がかか
るという欠点を有している。Problems to be Solved by the Invention In the case of a conventional device, the selection of whether to use an internal signal separated from a composite signal or an external signal input from the outside of the device as a synchronization signal is performed by manually operating a switch. Therefore, there is a disadvantage that it takes much time and effort.
本発明は上記課題に鑑み、同期信号の自動切換を可能
せしめるものである。SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and enables automatic switching of a synchronization signal.
課題を解決するための手段 従来の課題を解決する手段として本発明の装置は、外
部信号を入力すると、電圧比較器の基準値を一定のハイ
レベル直流電圧値に合わせる時定数の大きい単安定マル
チバイブレータ、基準電圧を所望の値に調節するための
分圧抵抗、そして事実上、同期信号の自動切換スイッチ
の役目を果たす時定数の比較的小さな単安定マルチバイ
ブレータ2個とOR回路1個を備えている。Means for Solving the Problems As a means for solving the conventional problems, the device of the present invention, when an external signal is input, sets a reference value of a voltage comparator to a constant high-level DC voltage value and has a large time constant. It has a vibrator, a voltage dividing resistor for adjusting the reference voltage to a desired value, and two monostable multivibrators having a relatively small time constant and a OR circuit in effect serving as an automatic switch for synchronizing signals. ing.
作用 以上の構成により、外部同期信号を入力すると同時に
同期信号を内部同期信号から外部同期信号へ自動的に切
り換えることができ、従来のスイッチ切換の手間を省く
ことができる。Operation With the configuration described above, the synchronization signal can be automatically switched from the internal synchronization signal to the external synchronization signal at the same time as the input of the external synchronization signal, so that the conventional switching operation can be omitted.
実施例 第1図に本発明の一実施例を、第2図に一実施例の各
部電圧波形をそれぞれ示す。以下、図に基づき本発明の
一実施例について詳細な説明を行う。ここでは、従来の
技術と同様、入力信号として高品位テレビジョン信号を
設定する。Embodiment FIG. 1 shows an embodiment of the present invention, and FIG. 2 shows a voltage waveform of each part of the embodiment. Hereinafter, an embodiment of the present invention will be described in detail with reference to the drawings. Here, as in the conventional technique, a high-definition television signal is set as an input signal.
第1図に於いて、1は3値同期信号を含んだ複合信号
を増幅する電流増幅回路、2は電流増幅回路1の出力の
正のピークをクランプするピーククランプ回路、3は電
圧比較器であって、ピーククランプ回路2の出力をその
比較電圧入力端に印加し、その基準電圧入力端に基準電
圧を印加する。この場合には比較電圧が基準値より高い
ときに正電圧を出力するものとする。In FIG. 1, 1 is a current amplifying circuit for amplifying a composite signal including a ternary synchronization signal, 2 is a peak clamp circuit for clamping a positive peak of the output of the current amplifying circuit 1, and 3 is a voltage comparator. Then, the output of the peak clamp circuit 2 is applied to the comparison voltage input terminal, and the reference voltage is applied to the reference voltage input terminal. In this case, a positive voltage is output when the comparison voltage is higher than the reference value.
一方、本装置に外部同期信号が入力されると、その周
期より時定数の大きい単安定マルチバイブレータ5によ
り、一定のハイレベル直流電圧が出力される。こうして
得たハイレベル直流電圧値は、抵抗分圧器4で微小調節
された後電圧比較器3の基準値として用いられる。ここ
で、電圧比較器3の基準値は一定のハイレベル直流電圧
値であり、ピーククランプ回路2の出力波形より絶えず
電圧が高いため、その出力はゼロになる。こうすること
で、第3図の従来装置が行っていた様な複合信号から内
部同期信号を分離するという過程は抑圧されることにな
る。On the other hand, when an external synchronizing signal is input to the device, a constant high-level DC voltage is output by the monostable multivibrator 5 having a time constant larger than the period. The high-level DC voltage value thus obtained is used as a reference value of the voltage comparator 3 after being finely adjusted by the resistance voltage divider 4. Here, the reference value of the voltage comparator 3 is a constant high-level DC voltage value, and since the voltage is constantly higher than the output waveform of the peak clamp circuit 2, the output becomes zero. By doing so, the process of separating the internal synchronization signal from the composite signal as performed by the conventional apparatus of FIG. 3 is suppressed.
また、電圧比較器3の出力と外部同期信号は各々、比
較的、時定数の小さい単安定マルチバイブレータ6と7
に入力する。その後、両者の出力をOR回路8に入力して
最終的に同期信号を得る。ここで、2つの単安定マルチ
バイブレータ6,7とOR回路8が構成する回路部によっ
て、実質上、従来装置における手動スイッチの役目を果
たしている。The output of the voltage comparator 3 and the external synchronizing signal are each a monostable multivibrator 6 and 7 having a relatively small time constant.
To enter. Thereafter, the outputs of both are input to the OR circuit 8 to finally obtain a synchronization signal. Here, the circuit portion constituted by the two monostable multivibrators 6 and 7 and the OR circuit 8 substantially serves as a manual switch in the conventional device.
次に、この様に構成した装置について、各部動作の説
明を第1図、第2図を参照しながら行う。Next, the operation of each unit of the thus configured apparatus will be described with reference to FIG. 1 and FIG.
第2図aとbは、それぞれ電流増幅回路1の入力波
形、ピーククランプ回路2の出力波形である。ここで、
装置外から第2図cに示す外部同期信号が入力された場
合、時定数の大きい単安定マルチバイブレータ5の出力
波形は、第2図dの様なハイレベル一定直流電圧VCCに
なり、抵抗分圧器4により分圧され電圧比較器3の基準
値となる。しかし、ピーククランプ回路2の出力は常に
前記した基準値より振幅が小さいので、電圧比較器3の
出力はゼロとなり、事実上、複合信号から内部同期信号
は再生されなくなる。2a and 2b show the input waveform of the current amplifier 1 and the output waveform of the peak clamp circuit 2, respectively. here,
When the external synchronization signal shown in FIG. 2c is input from outside the device, the output waveform of the monostable multivibrator 5 having a large time constant becomes a high-level constant DC voltage V CC as shown in FIG. The voltage is divided by the voltage divider 4 and becomes a reference value of the voltage comparator 3. However, since the output of the peak clamp circuit 2 is always smaller in amplitude than the above-mentioned reference value, the output of the voltage comparator 3 becomes zero, and the internal synchronizing signal is not reproduced from the composite signal.
さらに、電圧比較器3の出力と前述の外部同期信号は
各々、比較的時定数の小さな単安定マルチバイブレータ
6と7に接続される。単安定マルチバイブレータ6,7は
入力波形の立ち上がり時に反応する特性上、その出力
は、各々、第2図のfとgになる。そして、2つの出力
はOR回路8に入力され、最終的に第2図hに示す様な同
期信号を得る。Further, the output of the voltage comparator 3 and the above-mentioned external synchronizing signal are respectively connected to monostable multivibrators 6 and 7 having a relatively small time constant. The outputs of the monostable multivibrators 6 and 7 become f and g in FIG. 2, respectively, due to the characteristic of reacting when the input waveform rises. Then, the two outputs are input to the OR circuit 8 to finally obtain a synchronization signal as shown in FIG. 2h.
発明の効果 以上、述べた様に本発明によって外部より独立な同期
信号が入力された場合、複合信号から分離した内部同期
信号と信号処理により自動的に抑圧し、外部同期信号を
優先して出力することができることから従来の手動によ
るスイッチ切換に対し大きな手間を省くことが可能にな
る。言うまでもないが、本装置は一般のテレビジン信号
に対しても使用することができる。Effect of the Invention As described above, when an independent synchronization signal is input from the outside according to the present invention, the signal is automatically suppressed by the internal synchronization signal separated from the composite signal and signal processing, and the external synchronization signal is output with priority. Therefore, it is possible to save a great deal of trouble in conventional manual switch switching. Needless to say, the present apparatus can be used for general television signals.
第1図は、本発明の一実施例における同期信号自動切換
装置のブロック図、第2図は、その動作説明のための波
形図、第3図は従来例のブロック図、そして第4図はそ
の動作説明のための波形図である。 2……ピーククランプ回路、3……電圧比較器、4……
分圧器、5,6,7……単安定マルチバイブレータ、8……O
R回路。FIG. 1 is a block diagram of an automatic synchronization signal switching device according to one embodiment of the present invention, FIG. 2 is a waveform diagram for explaining the operation thereof, FIG. 3 is a block diagram of a conventional example, and FIG. FIG. 4 is a waveform diagram for explaining the operation. 2 ... peak clamp circuit, 3 ... voltage comparator, 4 ...
Divider, 5,6,7 …… Monostable multivibrator, 8 …… O
R circuit.
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H04N 5/04 H04N 5/08 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H04N 5/04 H04N 5/08
Claims (1)
同期信号を分離して内部同期信号とし、外部同期信号が
入力された場合には外部同期信号を内部同期信号に代え
て出力する切り換え装置において、前記複号信号を入力
する電流増幅回路と、前記電流増幅回路の出力を入力と
するピーククランプ回路と、前記ピーククランプ回路の
出力を基準電圧と比較する電圧比較器と、前記電圧比較
器の出力を入力とする単安定マルチバイブレータと、外
部同期信号を入力とする、外部同期信号の周期より長い
時定数を持ち、その出力は抵抗分圧器を通じて前記電圧
比較器の前記基準電圧となる単安定マルチバイブレータ
と、前記外部同期信号を入力とし、前記外部同期信号の
周期より短い時定数を持つ単安定マルチバイブレータ
と、前記電圧比較器の出力を入力とする単安定マルチバ
イブレータの出力と前記外部同期信号の周期より短い時
定数を持つ単安定マルチバイブレータの出力を入力と
し、その出力を最終出力とするOR回路とを備え、外部同
期信号が印加されたときは、前記基準電圧が前記ピーク
クランプ回路の出力より高くなることで、前記比較器の
出力をゼロとし、前記複号信号の同期信号の代わりに外
部同期信号に同期した信号を出力することを特徴とする
同期信号自動切り換え装置。1. A synchronizing signal is separated from a decoding signal including a synchronizing signal and a video signal to form an internal synchronizing signal. When an external synchronizing signal is input, the external synchronizing signal is output instead of the internal synchronizing signal. In the switching device, a current amplifier circuit for inputting the decoding signal, a peak clamp circuit for receiving an output of the current amplifier circuit, a voltage comparator for comparing an output of the peak clamp circuit with a reference voltage, A monostable multivibrator having the output of the comparator as an input, and having an external synchronizing signal as an input, having a time constant longer than the period of the external synchronizing signal, and having its output connected to the reference voltage of the voltage comparator through a resistor divider. A monostable multivibrator, a monostable multivibrator having the input of the external synchronization signal as input, and having a time constant shorter than a cycle of the external synchronization signal, and the voltage comparator An output of a monostable multivibrator having an output as an input and an output of a monostable multivibrator having a time constant shorter than the period of the external synchronization signal as an input, and an OR circuit having the output as a final output, Is applied, the reference voltage becomes higher than the output of the peak clamp circuit, the output of the comparator becomes zero, and a signal synchronized with an external synchronization signal instead of the synchronization signal of the decoding signal is output. An automatic synchronization signal switching device for outputting.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63324115A JP3019313B2 (en) | 1988-12-22 | 1988-12-22 | Synchronous signal automatic switching device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63324115A JP3019313B2 (en) | 1988-12-22 | 1988-12-22 | Synchronous signal automatic switching device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02170678A JPH02170678A (en) | 1990-07-02 |
JP3019313B2 true JP3019313B2 (en) | 2000-03-13 |
Family
ID=18162323
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63324115A Expired - Fee Related JP3019313B2 (en) | 1988-12-22 | 1988-12-22 | Synchronous signal automatic switching device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3019313B2 (en) |
-
1988
- 1988-12-22 JP JP63324115A patent/JP3019313B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH02170678A (en) | 1990-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0620279B2 (en) | Automatic gain control device | |
JP3019313B2 (en) | Synchronous signal automatic switching device | |
US5502487A (en) | Character signal display for a camcorder using existent synchronization signals for character display | |
JPS615686A (en) | Video agc circuit | |
KR920001012B1 (en) | Video signal processing circuit | |
EP0586097B1 (en) | Contrast control circuit | |
JPH0441659Y2 (en) | ||
JPH0380671A (en) | Synchronizing signal automatic changeover device | |
JPS60130971A (en) | Synchronizing signal separating circuit | |
JPH0657052B2 (en) | Sync signal remover | |
JPH036071Y2 (en) | ||
JPH0728773Y2 (en) | Beam blanking circuit for cathode ray tubes | |
JPH0528847Y2 (en) | ||
JPH0748833B2 (en) | Image synthesizer | |
JPH01112881A (en) | Video signal processing circuit | |
JPS6246119B2 (en) | ||
JP3163402B2 (en) | Chroma signal gate pulse generation circuit | |
KR800001740Y1 (en) | Automatic gain control apparatus | |
KR200162111Y1 (en) | Synchronous separate circuit | |
JPS62289066A (en) | Video signal processor | |
JPH0327678A (en) | Clamp circuit | |
JPS6175678U (en) | ||
JPH0837608A (en) | Pedestal clamp device for composite signal | |
JPS59132284A (en) | Video signal processing circuit using clamping circuit | |
JPH0314385B2 (en) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |