JPS6333846A - 半導体基板内への埋め込み絶縁物層の形成方法 - Google Patents

半導体基板内への埋め込み絶縁物層の形成方法

Info

Publication number
JPS6333846A
JPS6333846A JP17692486A JP17692486A JPS6333846A JP S6333846 A JPS6333846 A JP S6333846A JP 17692486 A JP17692486 A JP 17692486A JP 17692486 A JP17692486 A JP 17692486A JP S6333846 A JPS6333846 A JP S6333846A
Authority
JP
Japan
Prior art keywords
layer
mask
semiconductor substrate
substrate
shaped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17692486A
Other languages
English (en)
Inventor
Bunji Mizuno
文二 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP17692486A priority Critical patent/JPS6333846A/ja
Publication of JPS6333846A publication Critical patent/JPS6333846A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置の製造において、イオン注入により
半導体基板内に埋め込み絶縁物層を形成し、絶縁物上の
半導体薄膜中に半導体素子を形成する所謂SIMOK構
造(5eparatoin byIMplauted 
0Xyde )に於て、絶縁物層を部分的【形成する際
に、イオン注入をさえぎるマスクの下部の半導体基板へ
の注入されたイオンの拡散を抑制するマスク材に関する
従来の技術 酸素イオンを注入してシリコン基板中に、部分的て埋め
込み酸化物(SiO□)層を形成する際のマスクについ
て第2図、第3図を用いて説明する。
マスク材として提案されているものは第2図aのように
シリコン基板2上に酸化物(5in2)層4によってマ
スクを形成し、これに酸素イオンビーム6を照射し、同
図すのように埋め込み酸化物層8を得る。16は表面に
残された基板2の一部よりなる表面シリコン層、22は
マスク下部に形成された酸化物層である。なお、表面シ
リコン層16および基板2KM OS F E T等が
形成される。
また、第3図のように、シリコン基板2上にゲート酸化
膜10をつけ、この上にポリシリコンゲート12を設け
MO3構造にした後、ゲート上に絶縁物層14を堆積さ
せてから酸素イオンビーム6を照射し埋め込み酸化物層
8を形成した後、さらに半導体素子に用いる部位の表面
シリコン層16を周辺酸化物層18で取り囲み所定の方
法で第3図すのごと(MOSFET20を形成する方法
がある。第2図の方法はたとえば特公昭67−96oS
号公報に、第3図の方法はたとえば特開昭60−235
434号公報に示されている。
発明が解決しようとする問題点 半導体基板内にイオン注入を用いて部分的に絶縁物層を
形成する際に、たとえば酸素イオンらをエネルギー20
0 KeV  ドーズ2 X 1o  1ons/cm
程度注入すると約400nm程度の5i02層が出来、
これによって200nmの体積膨張が生じる。
このような状況に於て、たとえばS工0□4をマスク材
として用いると注入された酸素イオンはマスク材のSi
O□4を形成している酸素原子と交換する過程で拡散し
、マスク下部のシリコンには第2図すのようにマスク下
部酸化物層22が形成されるため、シリコン基板2の表
面2人は最大200nm下降する事になり、都合段差は
400nmにも及ぶ。最悪の場合には表面シリコン層1
6と基板2との連続性が失われ、半導体素子形成にあた
って好ましく々い。
また、第3図のようにMOS)ランジスタのゲート下領
域へのイオン注入を避ける為にあらかじめゲート酸化膜
10及びポリシリコンゲート12を形成した後、ポリシ
リコンゲート12上に絶縁膜14を積み酸素イオン6を
注入した場合には、引き続き行う高温(1100°C以
上)の熱処理時にゲート酸化膜1oを介してポリシリコ
ンかう不純物がゲート酸化膜下のシリコンにドーピング
され、閾電圧が変動する。又ゲート酸化膜1o自体が破
壊される等の問題点がある。これらの事情は次の文献に
も示されている。(3: J、A、K11nerat 
al、(Nuclear  Instruments 
 andMethods  in  Physics 
 Re5earch)=。
−クリアー インスツルメンツ アンド メソッド イ
ン フィジックス リサーチ B 7/8(1985)
239−298:] 問題点を解決するための手段 本発明は、半導体基板内にイオン注入によって部分的に
埋め込み絶縁物層を形成する場合のマスクとして、注入
されたイオンのマスク下部半導体基板への拡散を抑制す
る材料を用いる。
作用 マスク材料の一部もしくは全部として注入されたイオン
の拡散を抑制する材料を用いる事により、マスクに注入
されたイオンがマスク下部の半導体基板に到達する事な
く、従ってマスク下部の半導体基板が絶縁物化する事を
防ぐ事が出来る。
実施例 第1図を用いて本発明の一実施例について説明する。シ
リコン基板2に酸素原子を含むイオンビーム6を照射し
て、シリコン基板内部に埋め込み酸化物(S10□)層
を形成する場合、埋め込み酸化物層を形成したくない部
分に設けるイオン注入に対するマスク材の一部として、
注入された酸素原子のシリコン基板方向への拡散を防ぐ
為の窒化物層24を設ける。マスクは窒化物層24の他
に、この窒化物層24を設ける事による歪を緩和する為
の所謂パッド5IO2層26及び注入されるイオンを直
接受ける酸化物(5in2)層4を設ける(第1図a)
。この様てしたのち、酸素を含むイオンビーム6を照射
して同図すの様に埋め込み酸化物層8を形成すると、窒
化物層24の酸素原子の拡散防止作用によシ、この下に
新たな5i02が形成されず、後に半導体素子を形成す
る基板2の一部からなる表面シリコン層16と基板2の
部分との連続性は保たれる事になり、段差も埋め込み酸
化物層8形成に伴う体積膨張のみで済む事になる。然る
後例表面シリコン層1θに所定の半導体素子(たとえば
MOS−FET)20を形成する(第1図C)。
発明の効果 イオン注入技術により半導体基板内部に、部分的に埋め
込み絶縁物層を形成する際の、イオン注入に対するマス
ク材として、注入されるイオンの基板への拡散を抑制す
る材料を採用する事により、マスク下部の半導体基板が
絶縁物化する事なく、また、表面シリコン層の段差を最
小にする事が出来る。
【図面の簡単な説明】
第1図は本発明の一実施例を説明するための工程順の断
面図、第2図、第3図は従来例を説明するための工程順
の断面図である。 2・・・・・・シリコン基板、6・・・・・・酸素イオ
ンビーム、8・・・・・・埋め込み酸化物層、1o・・
・・・・ゲート酸化膜、12・・・・・・ポリシリコン
ゲート、16・・・・・・表面シリコン層、18・・・
・・・周辺酸化物層、20・・・・・・MOSFET、
24・・・・・・窒化物層、26・・・・・・パッドS
iO2層。 代理人の氏名 弁理士 中 尾 敏 男 ほか1基筒 
1 図 (0−ン 第1図 第 2 図

Claims (2)

    【特許請求の範囲】
  1. (1)イオン注入により半導体基板内に埋め込み絶縁物
    層を形成する際のマスク材として、注入されたイオンが
    前記半導体基板に拡散することを抑制する材料を用いる
    ことを特徴とする半導体基板内への埋め込み絶縁物層の
    形成方法。
  2. (2)注入されるイオンとして酸素原子を含むイオン、
    半導体基板としてシリコン単結晶、マスク材としては酸
    素の拡散を抑制するシリコン窒化膜を含む材料を用いる
    ことを特徴とする特許請求の範囲第1項記載の半導体基
    板内への埋め込み絶縁物層の形成方法。
JP17692486A 1986-07-28 1986-07-28 半導体基板内への埋め込み絶縁物層の形成方法 Pending JPS6333846A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17692486A JPS6333846A (ja) 1986-07-28 1986-07-28 半導体基板内への埋め込み絶縁物層の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17692486A JPS6333846A (ja) 1986-07-28 1986-07-28 半導体基板内への埋め込み絶縁物層の形成方法

Publications (1)

Publication Number Publication Date
JPS6333846A true JPS6333846A (ja) 1988-02-13

Family

ID=16022136

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17692486A Pending JPS6333846A (ja) 1986-07-28 1986-07-28 半導体基板内への埋め込み絶縁物層の形成方法

Country Status (1)

Country Link
JP (1) JPS6333846A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7524740B1 (en) 2008-04-24 2009-04-28 International Business Machines Corporation Localized strain relaxation for strained Si directly on insulator

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7524740B1 (en) 2008-04-24 2009-04-28 International Business Machines Corporation Localized strain relaxation for strained Si directly on insulator

Similar Documents

Publication Publication Date Title
US6297132B1 (en) Process to control the lateral doping profile of an implanted channel region
JPS6333846A (ja) 半導体基板内への埋め込み絶縁物層の形成方法
JPS63205944A (ja) Mos集積回路の製造方法
JPH0298143A (ja) Ldd構造ポリシリコン薄膜トランジスタの製造方法
JPH09223797A (ja) 半導体装置の製造方法
JPS63181421A (ja) イオン注入に対するマスク材料
JP3218511B2 (ja) Soi構造半導体装置の製造方法
JPS62122170A (ja) Misトランジスタ及びその製造方法
JPH0715997B2 (ja) 半導体装置の製造方法
JPH0481327B2 (ja)
JPH06267974A (ja) 半導体素子の製造方法
JPH0472770A (ja) 半導体装置の製造方法
JPS6126234B2 (ja)
JP2973479B2 (ja) 薄膜トランジスタ装置
JPS63271972A (ja) 薄膜トランジスタの製法
JPH02162739A (ja) 半導体装置の製造方法
JPS6072274A (ja) 半導体装置の製造方法
TW268140B (en) Process for lightly doped drain with shallow trench and device thereof
JPS63117459A (ja) 絶縁ゲート電界効果トランジスタの製造方法
JPS59132678A (ja) 半導体装置の製造方法
JP2532392B2 (ja) 半導体装置の製造方法
JPS5816566A (ja) 半導体装置およびその製造方法
JPS6367778A (ja) 半導体装置の製造方法
JPH0736441B2 (ja) 縦型電界効果トランジスタの製造方法
JPS6292450A (ja) 半導体装置の製造方法