JPS633357A - 入出力制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、情報処理装置の入出力剤′４′Ｂ装万に係り
、特に内部制御レジスタへのパラメータ設定を内部で行
うのに好適な入出力制御装置に関する。

〔従来の技術〕

情報処理装置は、セントラルプロセツサなどからなる中
央１１Ｊ　？１ｆｆｆ部と、中央側；Ｂ部のプログラム
用メインメモリと、処理経過あるいは処理結果を表示す
る表示部、応用プログラムなどを格納する外部記憶装置
などからなる入出力装置と、入出力装置用の制御部等を
備えている。

従来、情報処理装置における入出力制御装置は、たとえ
ばフロッピー・ディスク・コントローラ（ＦＣＣ）；μ
ＰＤ７６５．〜などのように、その動作モードおよび各
種時間用タイマ、さらには読出しなどの動作そのものを
設定するため、中央処理ユニツｌ−（ＣＰＵ）からすべ
ての内部制御レジスタの該当ビットへのパラメータ設定
を行なう必要があった。

第４図は従来の入出力制御回路の動作を説明するための
流れ図であって、ＦＤＣの制御動作を示すものである。

同図において、ＦＤＣには、コマンドフェーズ。

実行フェーズ、結果フェーズがある。コマンドフェーズ
で設定された内容にもとづき、実行フェーズで処理され
たかどうかを結果フェーズでチエツクする。コマンドフ
ェーズではＣＰＵから動作を指定するための複数のコマ
ンドを設定し、かつそのコマンドに付随したパラメータ
も同時に設定する必要がある。このコマンドの中には、
前述のような動作モード、各種時間用タイマを設定する
もの、読出し、書き込み、シークなどの動作を指定する
もの等がある。とくに前者のコマンドでは、第５図に示
すようなディスクにヘッドをロードする時間すなわちヘ
ッドロードタイム（ｆｌｅａｄ　１ｏａｄｔｉＩＩＩ８
）、あるいは読出し、書き込みの後にヘッドをアンロー
ドする時間すなわちヘッドアンロードタイム（Ｈｅａｄ
　ｕｎ−１ｏａｄ　ｔｉｉｅ）、指定したトラックへの
シークを行うときの１トラック分動くために要するステ
ップ時間すなわちステップレートタイム（Ｓｔｅｐ　Ｒ
ａｔｅ　Ｔｉｍｅ）を設定する。

この場合、ＣＰＵからはディスクドライブの仕様に応じ
た全てのパラメータを設定する必要があるため、ソフト
ウェア設計者はハードウェアの細かい中身までを理解し
なければならなかった。

また、ＦＤＣ以外の、ハード・ディスク・コントローラ
　（ＩＤＣ）、ＣＲＴコントローラ（ＣＲＴ　Ｃ＞　＋
　マルチ・プロトコール・シリアル・コミュニケーショ
ン・コントローラ（ＭＰＳＣ）等でも同様に、制御対象
の仕様に応じた制御パラメータの設定をする必要があり
、ソフトウェア設計者がハードウェアについての深い理
解をしなければならなかった。

〔発明が解決しようとする問題点〕

上記したように、従来技術においては、入出力制御回路
の内部制御レジスタの制御パラメータ設定の数を凍らす
点については配慮がされておらず、制御対象である接続
機器の仕様に応じた全ての制御パラメータの設定を行う
必要があり、ソフトウェア設旧者が各々のハードウェア
の詳細を理解しなければならず、開発工数が大きくなる
という問題があった。

本発明は、接続機器の仕様に応じた制御パラメータをＣ
ＰＵからのマクロな指定のものとに、入出力制御回路の
中で設定できるようにして、ソフトウェア設計者の負担
を減少させるようにした人出力制御装置を提供すること
を目的とする。

（問題点を解決するための手段〕 上記目的は、入出力制御回路内の内部制御レジスタへ設
定すべき制御パラメータを記憶するための読出し専用メ
モリを前記入出力制御回路に対して設け、ＣＰＵなとの
外部の制御装置からのマクロな指令により、前記読出し
専用メモリから各種パラメータを内部側Ｊ’ＪＪＪ　Ｌ
−ジスタに転送するよう構成することにより達成される
。

〔作　用〕

入出力制御回路は、ＣＰＵとのインタフェース部、入出
力装置とのインタフェース部、内部制御レジスフ、制御
■パラメータ用読出し専用メモリ。

マイクロプログラム制御部、演算部、制御パラメータ設
定経路切換回路からなり、ｃｐｕから転送されてくるマ
クロな指令をＣＰＵインタフェースを介して受取り、内
部のマイクロプログラム制御部の制御にもとづき、制御
パラメータ記憶用の続出し専用メモリの内容を内部制御
レジスタへ転送することにより、その制御形式を決定し
、入出力制御インクフェース部を介して、入出力装置を
適切に制御ｌする。

なお、入出力制御３１１回路内の演算部は、ＦＤＣの場
合はＣＲＣ（Ｃｙｃｌｉｃ　Ｒｅｄｕｎｄａｎｃｙ　Ｃ
ｏｄｅ）チエツクなどを分担し、制御パラメータ設定経
路切換回路は、ＣＰＵからＣＰＵインタフェースを介し
て、直接的に内部制御レジスタに制御パラメータを設定
するか、読出し専用メモリから前記内部制御レジスタに
設定するかを切換える。

〔実施例〕

以下、本発明の実施例を図面を用いて説明する。

第３図は本発明が適用される情報処理装置の構成図であ
る。

第３閣の情報処理装置を、例えばパーソナルコンピュー
タとして説明する。

第３図において、１はＣＰＵ、２はプログラム用のメモ
リ、３，４は入出力制御回路、５はＣＲＴ、６はフロッ
ピーディスク装置（以下ディスクと記す）、７と８はそ
れぞれＣＰＵ１のアドレスバスとデータバス、９と１０
はＣＲＴの制御信号とデータ、１１と１２はディスクの
制御信号とデータである。

同図において、電源の投入により、プログラムメモリ２
内のＲＯＭ　（読出し専用メモリ）に格納されているイ
ニシャルプログラムローダによって、ディスク６に記憶
されているアプリケーションプログラムをプログラムメ
モリ２内のメインメモリに転送する。

以降は、アプリケーションプログラムの制御のもとで、
パーソナルコンピュータが動作する。こ０）Ｑ合、ＣＰ
　Ｕ　１は、パーソナルコンピュータ全体の動作を制御
する部分であり、プログラムメモリ２内に格納されたプ
ログラムを読み出し、計算処理、入出力処理を行い、処
理結果をＣＲ’ｒ（Ｃａｔｈｏｄｅ　Ｆｌａｙ　Ｔｕｂ
ｅ）　　５などに表示させる。

以上の説明から理屏される様に、パーソナルコンピュー
タなどの情報処理装置では、ＣＲＴ、ディスクなどの入
出力装置５，６があり、第３図に示すように、それぞれ
の入出力”Ａ２に対して入出力制御回路３，４が必要と
なる。

本発明は、この入出力制御回路に関するもので、第１図
のように構成される。

第１図は本発明による情報処理装置の入出力制御装置の
一実施例を示す構成図であり、また、；６２図は第１図
に示した構成におけるマイクロプログラムの流れ図であ
る。

ここではディスクに対する入出力；制御′３回路４（第
３図参照）を例にとって説明する。

第１図において、１３はＣＰＵインタフェース部、１４
はマイクロプログラム制御部、１５は制御パラメータ記
憶用の読出し専用メモリ、１６は制御パラメータ設定経
路切換回路、１７は内部制御レジスタ、１８は入出力装
置インタフェース部、１９は演算部であり、第３図と同
一符号は同一部分を示す。

以下、第１図の構成の動作を第２図に示す流れ図を参照
して説明する。

入出力制御回路４は、ＣＰＵインタフェース部１３によ
ってＣＰＵＩのアドレスバス７、データバス８と接続さ
れ、ＣＰＵＩから転送されてくる制御パラメータを入力
する。

内部のマイクロプログラム制御部１４は、第２図のよう
にコマンド受付は処理ルーチンを実行しているので、こ
のパラメータを内部データバス２０を介して受付け、こ
のパラメータがマクロな設定用のものか、ミクロな設定
用のものかを！番地で判定する。

マクロ設定用と判定されると、ｘ＋１番地に移り、制御
信号２２がマイクロプログラム制御部１４より発生され
て切損処理１が実行され、制御パラメータ設定経路切換
回路１６が読出し専用メモリ１５側に切換えられる。こ
の際、第２図に示すようなマクロ設定を示すビットにＳ
ｆｌ＜ｎビットのデータをマイクロプログラム制御部１
４が翻訳して読出し専用メモリ１５の所定アドレス領域
の内容を読出した制御パラメータ２１を内部制御レジス
タ１７に転送する。ディスク６としてフロッピーディス
クを想定した場合を考え、さらに、マクロ設定として各
種時間用タイマーの設定を行うとすると、８インチの標
準フロッピーディスクでは、前記第５図に示したヘッド
ロードタイムが５０ｍ５ｅｃ、ヘッドアンロードタイム
が２４０ｍ５ｅｃ、ステップレートが４　ｍ５ｅｃなの
で、それに対応した制御パラメータを内部制御レジスタ
１７に設定する必要があり、前述の手順で、それらを格
納する読出し専用メモリ１５の所定領域の内容が自動的
に内部制御レジスタ１７に入る。

このようにして、マクロ設定機能を用いる事により、接
続入出力装置の仕様に応じた制御バラメークを知らなく
ても、該入出力装置の制御が可能となる。すなわち、こ
の入出力制御回路の場合には、入出力装置仕様とマクロ
設定データとの対応表を用いるだけで、ハードウェアの
細かい中身を知らな（でも、入出力制御回路の動作を指
定できる。

なお、読み出し、書き込み用のコマンドに用いられる固
定された形のパラメータすなわちトラック上の最終セク
タ番号、セクタのデータ長なども同様に指定できる。

当然のこととして、以上に記述した内容は、前記ＨＤ　
Ｃ、ＣＲＴ　Ｃ、Ｍ　Ｐ　Ｓ　Ｃなどの他の入出力制御
回路にも適用できる。

なお、上記実施例では、パラメータ記憶の読出し専用メ
モリを各々の入出力制御回路に設置しているものとして
説明したが、本発明はこれに限るものでなく、各々の入
出力装置に対応したパラメータを一括して格納したもの
を入出力制御回路とは別個の位置に設置してもよく、あ
るいは入出力装置の種類によりいくつかにまとめて設置
してもよいことはもちろんである。

第６図は本発明による情報処理装置の入出力制御装置の
他の実施例を示す概略構成図であって、第１図、第３図
と同一符号は同一部分を示す。

同図において、続出し専用メモリ１５は複数の入出力装
置５．６．・・・の各入出力制御回路３゜４、・・・に
対して共通に設置され、それぞれの制御パラメータのた
めの格納エリアを有している。

同図の構成の動作は第１図に示した実施例の動作と同一
であり、マイクロプログラム制御部１４（第１図）から
の制御信号により、対応する続出し専用メモリのエリア
が指定されると共に、当該エリアの当Ｈ６１域に格納さ
れている制御部パラメータを読出して自身の内部制御レ
ジスタに転送するようにしている。

なお、本発明においては、読出し専用メモリとして書替
え可能のＲＯＭを使用してもよい。

また、本発明は、パラメータ設定経路切換回路を有して
いるので、従来と同様、すべてのパラメータを設定する
こともできる。したがって新しい仕様の入出力機器が発
表されても対応可能であると共に、マクロ設定との併用
が可能である。

〔発明の効果〕

以上説明したように、本発明によれば、ＣＰＵからのマ
クロな設定で接続機器の仕様に応じたパラメータを、入
出力制御回路内部で設定できるので、ソフトウェア設計
者が、細かくハードウェアの中身まで理解する必要がな
いため、ソフトウェア開発工数が従来に比し３割程度削
減でき、上記従来技術の問題点を除いて優れた機能の入
出力制御回路を提供することができる。

【図面の簡単な説明】

第１図は本発明による情報処理装置の入出力制御装置の
一実施例を示す構成図、第２図は第１図に示した構成の
動作を説明する流れ図、第３図は本発明が通用される情
報処理装置の構成図、第４図は従来の入出力制御回路の
動作を説明するための流れ図、第５図は従来の入出力制
御回路におけるＦＤＣ用のパラメータを示す図、第６図
は本発明の他の実施例を示す構成図である。 １・・・ｃｐｕ　＜セントラルプロセツサユニット）、
２・・・プログラム用メモリ、３．４・・・入出力制御
回路、５−　ＣＲＴ　（Ｃａｔｈｏｄｅ　Ｒａｙ　Ｔｕ
ｂｅ）　、６　・＝Ｄｉｓｋ（ディスク）、７．８・・
・ＣＰＵアドレスバス、データバス、９，１０．１１．
１２・・・ＣＲＴ制御信号、データ、ＤｉｓｋｔｌｄＪ
御信号、データ、１３−ＣＰＵイア９フ工−ス部、１４
・・・マイクロプログラム制御部、１５・・・読出し専
用メモリ、１６・・・パラメータ設定経路切換回路、１
７・・・内部制御レジスタ、１８・・・入出力装置イン
タフェース部、１９・・・演算部。 第１図 １９−・７Ｗ薄部 第２図 予冬了 第３図 第４図 第５図 へ゛ラドロート万イムノｖフメータ ベ＋ｌ−Ｒ正≠−霜Ｏ鴫

Claims (1)

1. 【特許請求の範囲】 １、セントラルプロセツサなどからなる中央制御部と、
   該中央制御部のプログラム格納用メインメモリと、処理
   経過あるいは処理結果を表示する表示装置、応用プログ
   ラムなどを格納する外部記憶装置などからなる入出力装
   置と、該入出力装置を制御する入出力制御回路からなる
   入出力制御部とを備える情報処理装置において、前記入
   出力制御部内の内部制御レジスタに設定すべき制御パラ
   メータを格納する読出し専用メモリを前記入出力制御部
   内に設け、前記制御パラメータを前記入出力制御部中で
   設定できるように構成したことを特徴とする入出力制御
   装置。 ２、特許請求の範囲第１項記載の入出力制御装置におい
   て、前記内部制御レジスタへの前記制御パラメータの設
   定経路を切換えるパラメータ設定経路切換回路を設け、
   前記内部制御レジスタに設定すべき制御パラメータを、
   前記中央制御部又は前記読出し専用メモリのいずれかも
   設定できるように構成したことを特徴とする入出力制御
   装置。