JPS63312107A - 半導体チップの切り出し方法 - Google Patents

半導体チップの切り出し方法

Info

Publication number
JPS63312107A
JPS63312107A JP62148266A JP14826687A JPS63312107A JP S63312107 A JPS63312107 A JP S63312107A JP 62148266 A JP62148266 A JP 62148266A JP 14826687 A JP14826687 A JP 14826687A JP S63312107 A JPS63312107 A JP S63312107A
Authority
JP
Japan
Prior art keywords
cutting
blade
semiconductor wafer
wafer
cut
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62148266A
Other languages
English (en)
Inventor
Mitsuo Oshima
光雄 大島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP62148266A priority Critical patent/JPS63312107A/ja
Publication of JPS63312107A publication Critical patent/JPS63312107A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、半導体ウェハからの半導体チップの切り出し
方法、特に密着型イメージセンサ等に用いられる半導体
チップの切り出し方法に関するものである。
(従来の技術) 近年、密着型イメージセンサの開発が盛んに行なわれて
いる。密着型イメージセンサは、画像電子学会誌、川[
1] (1986)水口、P、17−26に記載される
ように、薄膜型とマルチチップ型に大別される。マルチ
チップ型の密着型イメージセンサは、複数の半導体チッ
プが配列され、長尺化されて構     □成されるも
ので、チップ間の継ぎ目に基づく不規則性を無くすため
に、各種の工夫がなされている。
このような密着型イメージセンサにおいては、チップと
チップを隣接してダイスボンドし、画素配列ピッチを正
確に合わせる必要がある。それ故、チップをウェハから
精度良く切り出すことが重要である。
従来、この種の技術としては、第2図〜第4図に示すよ
うなものがあった。
第2図は従来の半導体チップの切り出し方法を示す断面
図、第3図は第2図の方法による半導体チップの切断分
離箇所の断面図、及び第4図は半導体チップの配列状態
を示す断面図である。
第2図において、ウェハステージ1の上には、シリコン
等から成る半導体ウェハ2が載置されている。ウェハス
テージ1は真空チャック穴3を有しており、この真空チ
ャック穴3がら空気が吸引されることにより、半導体ウ
ェハ2はウェハステージ1上に吸着、固定される。この
状態において切断装置、例えばダイシングソーの円盤状
のブレード4により、切断線に添って半導体ウェハ2に
切込み5を形成する。
所定の切込み5を形成した後に、半導体ウェハ2を切込
み5に添って割れば、第3図に示すように個々の半導体
チップ6に分離される。このとき、割られた部分にシリ
コンのバリアが残る。
このようにして分離された複数の半導体チップ6は第4
図に示すように、所定の画素配列ピッチを保ちながら継
ぎ合わせられ、密着型イメージセンサが形成される。
上記方法とは別に、第5図及び第6図に示すように、半
導体ウェハ2をブレード4で直接切断する方法も用いら
れている。第5図は従来の他の半導体チップの切り出し
方法を示す断面図であり、第6図は第5図の方法による
半導体チップの切断箇所の断面図である。
この切断方法は、予め半導体ウェハ2の上下面をテープ
8で挾み、上面のテープ8上からダイシングソーのブレ
ード4を当て、下面のテープ8に達するまで半導体ウェ
ハ2を切断するものである。
これにより個々の半導体チップ9に分離されるが、その
切断箇所には、第6図に示すようにソリ10が形成され
る。このソリ10は、ブレード4先端部にテーパが形成
された月形状のために、切断面に残留するものである。
(発明が解決しようとする問題点) しかしながら、上記の半導体チップの切り出し方法にお
いては、次のような問題点がめった。
(1)第2図に示す切り出し方法では、半導体チップ6
の分離面に突出するバリアが残留する。そのため、所定
の画素配列ピッチとなるように半導体チップ6間を正確
に継ぎ合わすことが難しい。
(2)第5図に示す切り出し方法では、半導体チップ6
の切断面に突出するソ1月Oが形成される。このソ1月
Oの大きざはブレード4の使用回数により左右される。
即ち、新しいブレード4の場合には、ブレード4先端部
のテーパ量は例えば約5μm以下と少く、大きな問題に
はならない。しかし、100回程度半導体チップ6を切
断した後のテーパ量は約20μm以上となり、これに伴
うソリ10の大きさも増大し、前記画素配列ピッチを正
確に保つことが難しくなる。この問題に対しては、常時
新しいブレード4を使用すればよいが、ブレード4の取
り替えに伴う調整作業に多ぐの工数を要し、大量生産上
の新たな問題を生じてしまう。
本発明は、前記従来技術かも“つていた問題点として、
パリやソリを生じるために半導体チップ切り出し端の寸
法精度を正確に出せない点、及び寸法精度の向上を図れ
ば効率良い半導体ウェハの切断が困難となる点について
解決した半導体チップの切り出し方法を提供するもので
ある。
(問題点を解決するための手段) 本発明は、前記問題点を解決するために、半導体ウェハ
をウェハステージの上面に固定し、切断装置のブレード
を用いて前記半導体ウェハを所定の切断線に沿って切断
する半導体チップの切り出し方法において、前記ウェハ
ステージの上面に前記切断線に対応した溝を形成してお
き、前記ブレードが前記半導体ウェハを切断する際に該
ブレードの先端部を前記溝の内部まで到達せしめて半導
体チップを切り出すようにしたものでおる。
(作 用) 本発明によれば、以上のように半導体チップの切り出し
方法を構成したので、半導体ウェハを切断する際にブレ
ードの先端部を溝の内部まで到達せしめる切り出し方法
は、ブレードが半導体ウェハの厚さよりも深く切り込む
ことを可能にし、切断面にパリやソリが生じるのを防止
すると共に、ブレード先端部の摩耗による影響を被らな
い動きをする。それ故、チップ切り出し端部の寸法精度
を向上させ、密着型イメージセンサにおいては、半導体
チップ間を所定の画素配列ピッチとなるように正確に継
ぎ合わすことが可能になる。また、ブレードを頻繁に取
り替える必要が無くなり、切り出し作業に係わる効率が
向上する。従って、前記問題点を除去できる。
(実施例) 第1図は本発明の実施例における半導体チップの切り出
し方法を示す断面図であり、第7図は第1図のウェハス
テージの平面図である。
図において、ウェハステージ11の上面には複数の溝1
2が互いに平行に設けられている。これらの溝12は、
半導体ウェハ13上に設定された切断線14に対応して
形成されたもので、例えば矩形断面を有している。溝1
2の幅Bの寸法はダイシングソーのブレード15の幅す
より大きく設定されており、深ざDの寸法はブレード1
5先端部のテーパ部16の深ざdより十分大きくなるよ
うに設定されている。
また、ウェハステージ11には、従来同様に真空チャッ
ク穴17が設けられている。
以上のように構成されたウェハステージ11を用いて、
半導体チップの切り出しは次のように行なわれる。
先ず、ウェハステージ11上に半導体ウェハ13を載置
する。その際、半導体ウェハ13の切断線14がウェハ
ステージ11の溝12の中心線に一致するように調整す
る。
その後、真空チャック穴17内の空気を吸引し、半導体
ウェハ13をウェハステージ11の上面に吸着させて固
定する。
半導体ウェハ13が固定された状態において、切断装置
として例えばダイシングソーを駆動させ、ブレード15
により切断線14に沿って半導体ウェハ13を切断する
。このとき、溝12はブレード15のテーパ部16を十
分収容し得る寸法を有しているので、テーパ部16が半
導体ウェハ13を完全に貫通するまで切り込むことがで
きる。それ故、半導体ウェハ13の切断部にはパリやソ
リが生じることはなく、半導体チップ18の切り出しを
高い寸法精度で行なうことができる。
なお、密着型イメージセンサの半導体チップの切り出し
において、厳しい寸法精度が要求されるのは半導体チッ
プ18の継ぎ合わせ方向のみなので、前記溝12はその
方向のみに形成すればよい。従って、前記真空チャック
穴17の形成は容易に可能であり、何ら支障を来たすこ
とはない。
本実施例においては、半導体チップ18の切り出し端部
におけるパリやソリの発生を防止できると共に、ブレー
ド15の摩耗により拡大するテーパ部16の影響を受け
ないという利点を有する。それ故、半導体チップ18の
切り出し精度が向上し、密着型イメージセンサにおいて
は、所定の画素配列ピッチを保った正確な継ぎ合わせが
可能となる。また、大量生産に適した効率良い半導体チ
ップ18の切り出しが可能となる。
なお、本発明は図示の実施例に限定されず種々の変形が
可能であり、例えば次のような変形例が挙げられる。
(i)  第1図及び第7図においては、溝12は一方
向のみに設けるものとしたが、これに限定されず、互い
に直交する方向にも形成し、この溝に沿って半導体ウェ
ハ13を切断することもできる。
(ii)  溝12の形状は図示のものに限定されない
例えば、正方形断面やU字形断面等を有する形状として
もよい。また、溝12の長さは、必ずしも図示のように
ウェハステージ11の全幅に亘って形成する必要はない
(iii)  半導体ウェハ13の切断に伴って生じる
切断屑を排出するために、ウェハステージ11を貫通す
る孔を溝12に形成してもよい。
(iv)  半導体ウェハ13を切断するための装置は
ダイシングソーのみに限定されず、他の切断装置を用い
てもよい。
(発明の効果) 以上詳細に説明したように本発明によれば、ブレードの
先端部をウェハステージ上に形成された溝の内部まで到
達せしめる半導体チップの切り出し方法としたので、パ
リやソリの発生を防止して切り出し端部の寸法精度を向
上させることができる。それ故、密着型イメージセンサ
においては、半導体チップ間を所定の画素配列ピッチに
正確に継ぎ合わすことが可能になる。また、ブレード先
端部の摩耗を受けないので、ブレードを頬繁に取り替え
る必要が無くなり、大量生産に適した効率良い切り出し
が可能になるという効果もある。
【図面の簡単な説明】
第1図は本発明の実施例における半導体チップの切り出
し方法を示す断面図、第2図は従来の半導体チップの切
り出し方法を示す断面図、第3図は第2図の方法による
半導体チップの切断分離箇所の断面図、第4図は半導体
チップの配列状態を示す断面図、第5図は従来の伯の半
導体チップの切り出し方法を示す断面図、第6図は第5
図の方法による半導体チップの切断箇所の断面図、第7
図は第1図のウェハステージの平面図である。 11・・・・・・ウェハステージ、12・・・・・・溝
、13・・・・・・半導体ウェハ、14・・・・・・切
断線、15・・・・・・ブレード、16・・・・・・テ
ーパ部、17・・・・・・真空チャック穴、18・・・
・・・半導体チップ。 出願人代理人  柿  本  恭  酸第1図 従来の半尊体チッフ恥切り出し方法を示す絣面図第2図 第3図 第4図 第5図

Claims (1)

  1. 【特許請求の範囲】 半導体ウェハをウェハステージの上面に固定し、切断装
    置のブレードを用いて前記半導体ウェハを所定の切断線
    に沿って切断する半導体チップの切り出し方法において
    、 前記ウェハステージの上面に前記切断線に対応した溝を
    形成しておき、 前記ブレードが前記半導体ウェハを切断する際に該ブレ
    ードの先端部を前記溝の内部まで到達せしめて半導体チ
    ップを切り出すことを特徴とする半導体チップの切り出
    し方法。
JP62148266A 1987-06-15 1987-06-15 半導体チップの切り出し方法 Pending JPS63312107A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62148266A JPS63312107A (ja) 1987-06-15 1987-06-15 半導体チップの切り出し方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62148266A JPS63312107A (ja) 1987-06-15 1987-06-15 半導体チップの切り出し方法

Publications (1)

Publication Number Publication Date
JPS63312107A true JPS63312107A (ja) 1988-12-20

Family

ID=15448925

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62148266A Pending JPS63312107A (ja) 1987-06-15 1987-06-15 半導体チップの切り出し方法

Country Status (1)

Country Link
JP (1) JPS63312107A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06132396A (ja) * 1992-10-19 1994-05-13 Rohm Co Ltd ダイシング方法
JPH06232257A (ja) * 1993-02-01 1994-08-19 Nec Corp 半導体チップの分割分離方法
KR100369388B1 (ko) * 1999-12-10 2003-01-24 앰코 테크놀로지 코리아 주식회사 반도체패키지 제조용 웨이퍼 마운트 프레임
JP2011049193A (ja) * 2009-08-25 2011-03-10 Disco Abrasive Syst Ltd 切削装置
KR102183323B1 (ko) * 2019-07-22 2020-11-26 (주)대창엔지니어링 반도체칩 쏘잉용 픽커패드

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06132396A (ja) * 1992-10-19 1994-05-13 Rohm Co Ltd ダイシング方法
JPH06232257A (ja) * 1993-02-01 1994-08-19 Nec Corp 半導体チップの分割分離方法
KR100369388B1 (ko) * 1999-12-10 2003-01-24 앰코 테크놀로지 코리아 주식회사 반도체패키지 제조용 웨이퍼 마운트 프레임
JP2011049193A (ja) * 2009-08-25 2011-03-10 Disco Abrasive Syst Ltd 切削装置
KR102183323B1 (ko) * 2019-07-22 2020-11-26 (주)대창엔지니어링 반도체칩 쏘잉용 픽커패드

Similar Documents

Publication Publication Date Title
US4610079A (en) Method of dicing a semiconductor wafer
US7405137B2 (en) Method of dicing a semiconductor substrate into a plurality of semiconductor chips by forming two cutting grooves on one substrate surface and forming one cutting groove on an opposite substrate surface that overlaps the two cutting grooves
EP0228863B1 (en) Method of dividing a substrate into a plurality of substrate portions
US7554211B2 (en) Semiconductor wafer and manufacturing process for semiconductor device
JPH0834197B2 (ja) 長い走査アレーに使用する撮影素子チップを製造する方法
JP2009088252A (ja) ウエハのダイシング方法および半導体チップ
JP2009099681A (ja) 基板の個片化方法
US9711383B2 (en) Fabrication method of semiconductor devices and fabrication system of semiconductor devices
JP2007165371A (ja) 半導体装置の製造方法
JP3395620B2 (ja) 半導体発光素子及びその製造方法
JPS63312107A (ja) 半導体チップの切り出し方法
JP2003100666A (ja) 半導体装置の製造方法
JPH06275583A (ja) 面取り半導体チップ及びその面取り加工方法
JPH0342508B2 (ja)
CN111696968B (zh) 半导体结构的制造方法
JPH1083974A (ja) 半導体基板の分割方法
JP6708159B2 (ja) ダイシング装置
JPS61267343A (ja) 半導体装置の製造方法
JPS6387743A (ja) 半導体装置の製造方法
JPH11162885A (ja) 半導体素子の製造方法
JP3233578B2 (ja) 半導体ウエーハの製造方法
JP2001203175A (ja) ダイシング方法
CN116646243A (zh) 半导体装置的制造方法
TW202220938A (zh) 貼合基板之加工方法
JP2002052448A (ja) 半導体ウェハおよびその加工方法