JPS63309024A - 短期および長期の時間測定のための著しく一定した安定性を有する時間標準装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は短期および長期の時間測定のための著しく一定
した安定性を有する時間標準装置に関するものである。

（従来の技術） 時計技術において現在使用可能な時計標準装置は時間基
準信号を出力する標準時計を具備している、−般に、こ
の標準時計はその種類により、出力する時間基準信号の
安定度が異なるという質的な理由から、当該使用目的に
応じて、また当該計時の領域あるいは範囲に応じて適当
なものが選択されている。

現在の標準時計の技術的状態については、第１図に関連
して、それぞれの安定曲線の軌跡をたどることにより要
約することができる。曲線（１）は現在人手可能な周波
数５ＭＨｚを発振する最も優秀な水晶発振器として、オ
シロクォーツ（Ｏｓｃｉｌｏｑｕａｒｔｚ）社により８
６００　０ＳＡの名称で市販されているものの安定度を
示す。曲線（２）、（３）および（４）は、セシウム原
子時計に関するもので、それぞれヒュウーレット・バラ
カード（ＨＥＷＬＥＴＴ−ＰＡＣＫＡＲＤ）社製のＣＳ
オプション４、およびＣ５−ＨＰ５６０ＩＡ、　ならび
にオシロクォーツ社１ＩＣＳ　　３２１０の安定度を示
す。第１図において、横軸は、時間測定範囲としての積
算時間、すなわち計時間τにより目盛りが切られており
、縦軸はアラン（Ａｔｔａｎ）の精度変化σｙ（τ）に
従った周波数の相対的変化に応じて目盛りが切られてい
る。短期間の時間測定範囲、すなわち１０−’ｓから１
０００ｓ程度の計時間τでは、最も優秀な水晶発振器は
１０−１２を下回る周波数安定度σｙ（τ）を提供する
ことができるが、その一方で１０００秒を超える計時間
となると、この精度変化は、急速に大きくなり、時間基
準信号の周波数安定度が、急速に低下することが認めら
れる、−方、最も優秀なセシウム原子時計は、１００秒
に達しない計時間について１０−＋２を大きく上回る周
波数精度を示す。このことから短期時間測定において出
力される時間基準信号の周波数安定度は凡庸なものであ
るが、反対に、１０００秒を超える計時間については１
０−１２を下回る高い周波数精度を示している。

（発明が解決しようとする課題） 以上のことから、用途及び所定の計時間に応じて、最適
な精度条件下で、時間測定を行なうためには、水晶発振
器あるいは、セシウム原子時計のいずれかを標準器とし
て使用する必要がある。現在、計時間１０−３＜τ＜１
０００ｓの短時間の測定範囲とて＞１０００ｓの長期間
の測定範囲を同時に満足することができるふされしい単
一の周波数標準は存在していない。本発明の目的である
短期及び長期の時間測定のために著しく一定した安定性
を有する時間標準装置は、計時間τ＞１’３につき５Ｘ
１０−１３以下の最適安定性を有する単一の装置を使用
することにより上記不都合を治癒することを目的として
いる。

さらに、本発明の目的は、短期間の測定として、すなわ
ちｉ　ｏｏｏ秒未満の計時間に関連して適用される水晶
発振器の安定性と、長期間の測定として、すなわち１０
００秒を超える計時間に関連して適用されるセシウム原
子時計の安定性とを同時に提供する時間規準信号あるい
は標準信号を得ることを可能にする時間標準装置を使用
することにある。

（課題を解決するための手段） 本発明の目的である短期及び長期の時間測定のための著
しく一定した安定性を有する時間標準装置は、同装置が
、短期の時間信号につき著しく一定した安定性を有する
第１の時間基準信号を出力する第１の諸手段と長期の時
間測定につき著しく一定した第２の時間基準信号を出力
する第２０諸手段を具備することにおいて特徴的である
。前記第１あるいは第２の時間基準信号を、他の第２あ
るいは第１の時間基準信号に対して制御する諸手段がさ
らに予定されている。第１及び第２の信号は同一の基準
周波数、ないし調波周波数を有しており、かつ同制御諸
手段は、短期と長間の時間測定の間の遷移領域に対応す
るある時定数を提供する。

本発明の目的である時間測定につき著しく一定した安定
性を有する時間標準装置は、高精度の時間測定装置産業
に、航空あるいは、航空宇宙機器に適用されるものであ
る。

本発明は、以下の説明および図面を検討し、参照するこ
とにより、よりよく理解されるであろう。

（実施例） 第１図は、従来の技術における時間標準装置の周波数安
定度の特性に関するものである。同図面およびその他の
図面にて使用される同一の参照文字は、それぞれ同一の
要素を表わす。

本発明の目的である短期及び長期の時間測定を可能にす
る著しく一定した安定性を有する時間標準装置は、まず
第２ａ図に関連して説明されるものとする。

同図面に示したように、本発明の目的である装置は第１
の時間基準信号ｆｂｌを出力する第１の諸手段１を具備
している。第１の時間基準信号を出力する諸手段ｌは、
短期の時間測定のための著しく一定した安定性を有する
時間基準信号を出力するものである。短期の時間測定と
は、先に述べたように、計時間が１０００秒に満たない
時間の測定を意味する。本発明の目的である装置は、同
様に、第２の時間基準信号ｆｂ２を出力する第２の諸手
段２を具備する。同信号の安定性は、長期の時間測定に
つき、τ−１′２の計時間τに応じて低下する。

長期の時間測定とは、計時間が１０００秒を超える時間
の測定と定義される。

さらに、第２ａ図に示したように、第１あるいは、第２
の時間基準信号を他の第２あるいは第１の時間規準信号
に対し制御する諸手段３が予定されている。それぞれｆ
ｂ１、ｆｂ２で表わされている第１及び第２の時間基準
信号は、もちろん安定度の変化を除いて、同一の周波数
を有している。

制御手段３は、短期および長期の測定の間の遷移領域に
対応する時定数を提供する。短期と長期の測定の間の遷
移領域は、短期の時間測定のための著しく一定した第１
の時間規準信号を出力する第１の諸手段の安定性および
長期時間の測定のための計時間に応じて著しく高くなる
安定性を有する第２の時間基準信号を出力する第２の諸
手段の安定性に関する各々の曲線の交点において得られ
るゾーンに一致することは勿論である。上記第１の時間
基準信号ｆｂ１および第２の時間基準信号ｆｂ２の、他
の第２あるいは、第１の特開基準信号に対する制御は、
以下の記述により詳細に説明されるが、各々の時間基準
信号の周波数、および必要に応じてその位相を制御する
ことから成るものである。

本発明に従う短期及び長期の時間測定のための著しく一
定した安定性を有する時間標準装置の特定な実施態様に
従えば、第１および第２の時間基準信号ｆｂ１、ｆｂ２
は本発明の目的の範囲を超えることなく、調波周波数を
有することができる。

当該実施例において、時間基準信号ｆｂ１およびｆｂ２
の周波数は、安定度の変化を除いて等しいものである。

しかしながら、本発明の目的である装置の好ましい実施
態様の説明は、実施例のみに限定されるものではない。

本発明の目的である装置のとりわけ有益な面に従えば、
第１の時間基準信号を出力する第１の諸手段は高い安定
性を有する水晶発振器により構成される。使用される水
晶発振器は例えば、その安定曲線が第１図に示されてい
るオシロクォーツ社製８６００　０ＳＡとして市販され
ている水晶発振器であり得る。

同様に第２の時間基準信号ｆｂ２を出力する第２の諸手
段は、例えば、計時間に応じてその安定曲線が第１図の
曲線２に示されているヒユーレット°バツカード社製の
ＣＳオプション４として市販されているセシウム原子時
計により、有益的に構成され得る。本発明の目的である
装置を使用することにより、ＣＳ　　ＨＰ　　５０６Ａ
およびＣ５３２１０のセシウム原子時計の性能を向上す
ることは有益である。

第２ａ図に示される実施態様において、第１の時間基準
信号を出力する第１の諸手段は、水晶発振器により構成
されており、第２の時間基準信号を出力する第２の諸手
段はセシウム原子時計により構成されている。第１ある
いは第２の時間基準信号の他の第２あるいは第１の時間
基準信号に対する制御手段３は有益な方法で、第１の時
間基準信号ｆｂｌを第２の時間基準信号ｆｂ２に対し制
御するものである。この場合、第１の時間基準信号ｆｂ
ｌを出力する第１の諸手段は、第２ａ図に１０として示
されている制御入力端子を提供する調整可能な周波数を
有する水晶発振器により構成される。

第２ａ図において、第１の時間基準信号を出力する第１
の諸手段１および第２の時間基準信号を出力する第２の
諸手段２は複数の出力端子を具備しており、それぞれ第
１の時間基準信号ｆｂ１、第２の時間基準信号ｆｂ２を
、Ｓとして示されるセパレータを介して出力する。同セ
パレータは一般に市販されているもので、詳細な説明の
対象とはならない。

制御手段３のとりわけ有益な実施態様は第２ａ図に関連
して説明されるものとする。

前述の図面に従えば、制御手段３は有益的に第１の時間
基準信号の周波数を変換する第１の諸手段３１と第２の
時間基準信号ｆｂ２の周波数を変換する第２の諸手段３
２を具備する。諸手段３０は局部発振標準信号を出力す
るもので、第１および第２の周波数変換手段３１および
３２に共通の局部発振標準信号を発生して出力すること
を可能にする。同周波数変換手段３１および３２は、そ
れぞれ周波数の中間周波数を有する第１および第２の信
号ｆＸおよびｒ２を出力するが、それぞれは第１の時間
基準信号ｆｂｌと第２のｆｂ２０位相の変化を表すもの
である。非制限的な例として、第１の時間基準信号ｆｂ
ｌと第２の時間基準信号ｆｂ２を出力する第１および第
２の諸手段は、例えば５ＭＨｚに等しい時間基準周波数
信号を出力する０局部発振信号を出力する諸手段３０は
近値の周波数を有する信号ｆｏＬを出力する。中間周波
数を有する信号ｆ１およびｆ２はおよそ１０Ｈ２の周波
数を有する。第１の周波数変換手段３１と第２の周波数
変換手段３２により実行される周波数の変換により、中
間周波数を有する信号ｆ１およびｆ２に間し、時間基準
信号ｆｂ１およびｆｂ２の位相の関係が保存されること
になる。

局部発振信号を出力する諸手段３０は第２の時間基準信
号ｆｂ２と同一の安定性を有する。

第２ａ図に示される有益な非制限的な実施態様に従えば
、局部発振標準信号ｆｏＬを出力する諸手段３０は、第
２の時間基準信号ｆｂ２を出力する第２の諸手段２を構
成するセシウム原子時計から出力される５ＭＨｚの同時
間基準信号ｆｂ２から上記ｆｏＬを発生することを可能
にする６局部発振信号信号ｆｏＬは第２の時間基準信号
ｆｂ２から合成により出力される。これに関して、局部
発振信号を出力する諸手段３０は、合成器回路を立ち上
げるために同じパワーを有する同一の２つの信号に時間
基準信号ｆｂ２をさらに分けることを可能にする、３０
０として示されるパワー除算回路、ないしＴ型ハイブリ
ッド回路を有益に具備し得る。有益的に、同合成器は第
１および第２の周波数除算器３０１および３０２、およ
び同除算回路３０１及び３０２から出力される信号を受
ける２つの混合回路３０３および３０４を具備し得る。

第１の混合回路すなわち周波数変換回路３０３は同様に
パワー除算回路３００から出力される信号を受けて、フ
ィルタ３０５を介して第２の周波数変換回路３０４０入
力端子に周波数を変換することにより得られる信号を出
力する。第２の周波数変換回路３０４の出力端子は、次
に水晶フィルタ３０６を介して局部発振標準信号を出力
する。

局部発振標準信号ｆｏＬが次にセパレータＳを介して周
波数変換回路３１および３２の入力端子に印加される。

第１および第２の周波数除算回路３０１および３０２は
それぞれ９９８および１０００に等しい除算比を有して
いることから、局部発振信号の周波数ｆｏＬは以下の関
係を検査する。

ｆｏＬ＝ｆｂ２＋１０Ｈｚ 信号ｆｂ２に対する信号ｆｂｌの制御は、第２図のブロ
ック図に従って、一方で、局部発振信号の周波数ｆｏＬ
と時間基準信号ｆｂ２との間で得られるＮビートの時間
の一時的測定に基づいて行なわれる。このｆｂ２信号は
従って第２の時間基準信号を出力する諸手段２の長期の
安定性に対応する安定性を有する基準となる一方、周波
数ｆｏＬと、第１の諸手段により出力される第１の時間
基準信号ｆｂｌとの間の基準となるものである。このよ
うにして得られたビート信号、すなわち中間周波数を有
する信号はそれぞれｆ２およびｆｌとして示される。

本発明の目的に従えば、制御はこのようにしてτ＝Ｎ／
ｆ２の時間につき第２の時間基準信号ｆｂ２を出力する
第２の諸手段を構成しているセシウム原子時計により出
力される時間基準信号ｆｂ２の位相の変動を積分するこ
とにより行なわれる。

この目的において、第２ａ図に示される制御手段３は周
波数の中間周波数を有する第１の、また第２の信号ｆＬ
ｆ２の周期Ｎ数を計数する第１および第２の諸手段３３
および３４を具備する。

第２ａ図に示した如く、周波数の中間周波数を有する第
１および第２の信号ｆ１、ｆ２の周期Ｎ数を計数する第
１および第２の諸手段３３および３４は有益的にそれぞ
れプログラミング可能な除算器３３０．３４０およびそ
れぞれｂ２およびｂｌとして示されるフリップフロップ
回路を具備し得る。もちろん、プログラミング可能な除
算器３３０および３４０は同一のもので、その除算比は
以下の記述にて説明されるように１からＮである。

同フリップフロップ回路ｂ２、ｂｌは計数開始時に問い
て、中間周波数を有する信号ｆ２、ｆｌの計数されるＮ
周期の間ｌの状態に留まる。同回路ｂ１およびｂ２はそ
れぞれ信号Ｂ１およびＢ２を出力する。フリップフロッ
プ回路はこのようにＢ１、Ｂ２として示される論理信号
を出力するが、同信号は中間周波数を有する第１及び第
２の信号ｆ２、ｆｌのＮ周期の計算を表わすものである
。

さらに、第２ａ図において注記することになるが、制御
諸手段は同様に、第１の時間基準信号ｆｂ１の周波数の
調波周波数をその周波数とする周波数時計信号ｆ　ｈを
出力する諸手段３５を具備する。時計信号ｆｈを出力す
る諸手段３５は有益的にプログラミング可能な除算器に
より構成され得る。同除算器はＭとして与えられている
プログラミング可能なレーシオにおいて第１の時間基準
信号ｆｂｌを出力する第１の諸手段により出力される信
号の周波数を除するものである。

さらに、制御手段３は同様に３６として示される可逆計
数諸手段を具備し得るもので、フリップフロップ回路ｂ
１、ｂ２により出力される論理信号Ｂ１．Ｂ２からある
値Ｎを設定することを可能にする。この値は、中間周波
数を有する第２の信号ｆ２に対し、中間周波数を有する
第１の信号ｆｌの周波数の差を表わすもので、Ｎ［のカ
ウントアツプあるいはダウンは時計信号ｆｈに対して実
行される。

この目的において、可逆計数手段３６は計数手段３３の
フリップフロップ回路ｂ２および計数手段３４のフリッ
プフロップ回路ｂｌにより出力される論理信号Ｂ１．Ｂ
２を受けるものだが、有益的に論理信号Ｂｌを受ける第
１の入力端子にインバータ３６０およびＡＮＤゲート３
６２を具備し得る。これらの内の一つの入力端子は先の
論理信号Ｂｌを受ける。同可逆計数手段は同様に論理信
号Ｂ２を受ける第２の入力上にインバータ３６１および
ＡＮＤゲート３６３を具備し得る。これらの内の一つの
入力端子は、先の論理信号Ｂ２を受ける。さらに、同可
逆計数手段は同様に２つのＯＲゲート３６４および３６
５を具備する。これら２つのＯＲゲートの一つの入力端
子は時計信号ｆｈを受け、ＯＲゲート３６４の他の入力
端子はＡＮＤゲート３６２の出力端子から出力される信
号を受ける。かつＯＲゲート３６５の他の−っの入力は
ＡＮＤゲート３６３の出力端子により出力される信号を
受ける。インバータ３６０．３６１およびＡＮＤゲー）
３６２．３６３により構成される回路は３６００として
示される論理回路を構成することを可能にし、同回路は
、それぞれＢ１および■、Ｂ２およびＨ］−の信号の論
理積である論理信号Ｂ１、Ｂ２およびＢ２．ＦＴを操作
することを可能にする。

可逆計数器３６６は第２のＯＲゲート３６５６）ら出力
される論理信号を計数入力端子に受けかつ第１のＯＲゲ
ート３６４から出力される信号をカウントダウン入力に
て受信する。

同様に、第２ａ図上に注記する如く、制御手段３および
とりわけ可逆計数手段３６は同様にＮ周期の計数の終了
を示すパルスを発信する回路３６７を具備する。同回路
は中間周波数を有する第１および第２の信号ｆ１、ｆ２
の前記Ｎ周期の計数終了時にＲＡＺで示される再初期化
あるいは再びゼロにもどすパルスを発信する。再初期化
あるいはリターンツーゼロＲＡＺパルスの機能は以下の
記述において説明されるものとする。

最後に制御手段３は同様に第２ａ図に示される如く、ア
ナログ信号Ａｆを出力する諸手段３７を具備する。同信
号は中間周波数を有する第１及び第２の信号ｆ１、ｆ２
の間の周波数及び位相の差を表わす、同ゼネレータ３７
は調整可能な周波数を有する水晶発振器の制御入力端子
１０にアナログ信号Ａｆを印加するものである。有益な
方法で、アナログ信号を出力する諸手段３７は３７０と
して示される可逆計数器３６６から出力されるディジタ
ル信号を受ける緩衝記憶装置および３７１として示され
るＤＡ変換器から構成され得る。

第２ａ図に関連して先に述べた制御手段３０機能は令弟
２ｂ図と関連して、説明されるものとする。

累算器の役割を果たす可逆計数器３６６はその容量の半
分にあらかじめセットされている。最も高いビットはｌ
にその他のビットはＯに設定されている。可逆計数器３
６６は時計周波数を有する信号ｆｈを受信してフリップ
フロップ回路ｂ１およびｂ２の状態に従ってカウントア
ツプおよび力ラントダウンを行なうつ 第２ａ図に示される制御システムの機能を理解するため
に、第２ｂ図において示される各信号のタイミング線図
を有効に参照する事ができるであろう。同線図は、そこ
において、制御が周波数制御である第２ａ図に示されて
いるような装置の機能を示すものである。鍋２ｂ図は、
パルス出力回路３６７より出力されるリターンツーゼロ
信号、第２の周波数変換手段３２より出力される中間周
波数を有する信号ｆ２．計数手段３４のフリップフロッ
プ回路から出力される信号Ｂ１、第１の周波数変換手段
３１から出力される中間周波数を有する信号ｆ１、第１
の計数手段３３のフリップフロップ回路ｂ２から出力さ
れる信号Ｂ２のそれぞれを連続的に示すものである。信
号Ｂ１．Ｂ２及びＢ２゜Ｂ１の論理積は同様に第２ｂ図
に示されている。

これらの信号は論理数１の時、すなわち論理信号Ｂ１．
Ｂ２について時間Ｔａの間、そして論理信号Ｂ２．　百
］゛については時間Ｔｂの間、信号はそれぞれ可逆計数
器３６６のカウントアツプ次にカウントダウンを行なう
ことを可能にするものである。

第１の時間基準信号ｆｂｌは第２の時間基準信号ｆｂ２
に制御される。第２の信号ｆｂ２は時間Ｔａが時間Ｔｂ
と等しいとき、周波数において制御される。中間周波数
を有する信号ｆ１およびｆ２は、時間基準信号ｆｂ１お
よびｆｂ２と同一の位相差を有し、かつなんらかの位相
を有することができる。第２ａ図に示されるように、実
施される制御はこのような周波数における制御である。

さらに、制御手段はイニシャライズ回路３９を同様に具
備する。その機能態様は以下の記述にて説明されるもの
とする。このイニシャライズ回路はなかんずく、例えば
プログラミング可能な除算器３３０，３４０および３５
の値を決めることができるものである。計数終了パルス
発生回路３６７は中間周波数を有する信号ｆ１およびｆ
２のＮ周期の計数後に、中間周波数を有する第２の信号
ｆ２に対し中間周波数を有する第１の信号ｆｌの周波数
の差を表わすパラメータｎの値を、緩衝記憶装置３７０
に入力し、３７１においてＤＡ変換を行なうことにより
更新することを可能にするものである。

本発明の目的である装置の制御手段３のとりわけ有益な
実施態様は第３ａ図に関連して説明されるものとする。

同実施例においては、制御手段は、時間基準信号ｆｂ２
に対し時間基準信号ｆｂｌの周波数及び位相の制御を行
なうことを可能にする。

第３ａ図において、同一の参照文字は第２ａ図における
ものと同一の要素を示す。

前述の位相制御を確実なものにするため、可逆計数手段
３６は、異なる周波数の複製された第１および第２の時
計信号ｆｈ１およびｆｈ２を発生することを可能にする
周波数時計信号ｆｈの複製回路３６８をさらに具備する
。同回路３６８は第３ａ図に示されているように、有益
的に時計信号ｆｈ１を発生することを可能にする３６８
１として示される第１の周波数除算回路および時計信号
ｆｈ２を発生することを可能にする３６８２として示さ
れる第２の周波数除算回路を具備し得る。

前述の周波数時計信号ｆｈからつくりだされる時計信号
ｆｈ１およびｆｈ２は異なる周波数を有する。非制限的
例として、周波数除算回路３６８１は４による除算器で
あり、周波数除算回路３６８２は３による除算回路であ
る。

さらに、第３ａ図に示されている如く、可逆計数手段３
６は同様に、中間周波数を有する第２の信号ｆ２のｐの
中から一つの周期を弁別する諸手段３６９を具備する。

第３ａ図にて説明されている実施態様において、ｐの中
から一つの周期を弁別する諸手段は、はじめの３つの周
期のうち一つの周期を弁別することができ、このように
して弁別されるｐ次の周期−第３ａ図の特定の実施例に
おいては、３番目の周期−の金時間中一定の論理状態の
論理信号ｈｐを発生することを可能にするフリップフロ
ップタイプの回路により構成される。

第３ａ図において同様に示したように可逆計数手段３６
は、φＩおよびφ２として示される第１及び第２の位相
設定信号を出力する方法で前述のｐ次の周期の時間中複
製された第一の時計信号ｆｈ１および第２のｆｈ２の各
々の周期のＮφ数の３次の周期を計数する手段３７０を
同様に具備する。第３ａ図の実施態様に従えば計数手段
３７０は、複製された時間信号ｆｈｌを受信する第１の
周波数除算器３７０１を有益的に具備する。この周波数
除算回路は、第３ａ図の実施態様においては４により除
算する除算器により構成されている。

計数手段３７０は、同様に複製された時計信号ｒｈ２を
受信する３７０２として示される第２の周波数除算回路
を具備する。同第２周波数除算器３７０２は４により除
算する周波数除算器である。

２つのＡＮＤ回路３７０３及び３７０４は、それぞれ周
波数除算器３７０１により除され、出力される周波数信
号と、周波数除算器３７０２により除され、出力される
周波数信号を受信するが、各ＡＮＤ回路は、同様にｐの
中から一つの周期を弁別する諸手段３６９により出力さ
れる所定の状態を有する論理信号ｈｐを共通に受信する
。ＡＮＤ回路３７０３および３７０４の出力端子は、次
にそれぞれ第１及び第２の位相設定信号φ１およびφ２
を出力するが、位相設定信号φ１は第２のＯＲゲート３
６５０入力端子に印加され、位相設定信号φ２は、第１
のＯＲゲート３６４の入力端子に印加される。

先に説明したように各々ｆｈ／４およびｆｈ／３に等し
い複製された時計周波数ｆｈ１、ｆｈ２という２つの異
なる時計周波数を使用することは、第３ｂ図に関連して
、以下に説明されるように第２の時間基準信号ｆｂ２に
対し第１の時間基準周波数を有する信号ｆｂｌの位相制
御を行なうことを可能にするものである。

第３ｂ図において、周期弁別信号ｈｐ、中間周波数を有
する信号ｆ２の３番目の周期、リターンツーゼロ信号Ｒ
ＡＺ、　第２の周波数変換手段３２から出力される中間
周波数を有する信号ｆ２．計数手段３４のフリップフロ
ップ回路ｂｌから出力される信号Ｂ１、第１の混合手段
３１から出力される中間周波数を有する信号ｆ１、第１
の計数手段３３のブリップフロップ回路ｂ２から出力さ
れる信号Ｂ２．ＡＮＤゲート３６２から出力される論理
信号８１．Ｂ丁ｌ達統的に示す。さらにＡＮＤゲー）３
７０３により出力される位相設定信号φｌを示す。同信
号は、中間周波数を有する信号ｆ２０３番目の周期時間
中、すなわち信号ｈｐ（１）論理状態が１、すなわち最
上位の間、周波数ｆｈ／１６にてカウントダウンを命令
する制御４に号に対応するものである。さらに位相設定
信号φ２を示す。同信号は、信号ｈｐにより示される中
間周波数を有する信号ｆ２の３番目の周期時間中ＡＮＤ
ゲート３７０４の出力端子により出力される周波数ｆｈ
／１２にてカウントアツプを命令する制御信号に対応す
るものである。最後に信号Ｂ２・Ｂ１を示す。

第３ｂ図において、信号Ｂ１・■はＴａ時間中周波数ｆ
ｈ／Ｌにて可逆計数器３６６のカウントアツプ制御に対
応する。信号φ１は、同可逆計数器３６６の３番目の周
期の時間中、周波数ｆｈ／１６のカウントダウンに対応
する。位相設定信号φ２は、中間周波数を有する信号ｆ
２の同一の３８目の周期時間中可逆計数器３６６０周波
数ｆｈ／１２のカウントアツプに対応する。信号Ｂ２・
旧は、Ｔｂ時間中、可逆計数器３６６の周波数ｆｈ／３
のカウントダウンに対応する。

さらに第３ａ図で注記することになるが、信号Ｂｌ中１
−１φ１１　　φ２、Ｂ２Φπゴの制御に関して先に述
べたカウントアツプ及びカウントダウンが可逆計数器に
実行されることを確実に可能にするために、可逆計数手
段３６は、各々追加の２つのＡＮＤゲート３６２０及び
３６３０を具備する。これらのゲートの入力端子は、Ｂ
１−Ｂ２信号及び複製された時計信号である信号ｆｈ１
、ならびに信号Ｂ２・訂およびその他の複製された時計
信号ｆｈ２を各々受信する。ＡＮＤゲート３６２０及び
３６３０の出力端子は、各々ＯＲゲート３６４及び３６
５のひとつの入力端子に接続されており、ＯＲゲート３
６４および３６５の他のひとつの入力端子は、ＡＮＤゲ
ー）３７０４及び３７０３の出力を受ける。同ＡＮＤゲ
ート３７０４および３７０３は、各々先に説明した位相
設定信号φ２及びφｌを出力するものである。もちろん
、先に説明した通り、ＯＲゲート３６４及び３６５の出
力端子は、可逆計数器３６６のカウントダウン及びカウ
ントアツプの入力端子に各々接続されている。

第３ｂ図に示すごとく、第３ａ図の状態の線図における
実施例では、第１の時間基準信号ｆｂｌ及び第２の時間
基準信号ｆｂ２の周波数及び位相の制御は、Ｂｌ・Ｔ”
２及びＢ２・丁Ｔ信号のＴａ及びＴｂ時間が以下の関係
を検査するときに実行される。

ＴａがＴｂの４／３に等しい第１の解決策は、不安定な
解決策である。Ｔａ＝Ｔｂ＝Ｏも一つの解決策である。

この解決策においては、時間基準信号ｆｂｌ及びｆｂ２
を同位相にすることであるが、同じく不安定な解決策で
ある。

実際、信号の一つに関する位相５の小さな遅延は、みか
けの差３６０’−Ｅ、として現われることから、制御の
同期はずれを引き起こす。

前述の不都合を治癒する目的で、第３ａ図に示されるよ
うな本発明の目的である装置は９００の位相の制御を行
なうことを可能にする。この場合において、有益なやり
方で、信号Ｂ１・ｎおよびＢ２・１］のＴａおよびＴｂ
時間は、第２の中間周波数を有する信号ｆ２の周期の１
／４に等しくとられて、これらの時間が、Ｔａ＝Ｔｂ＝
Ｔ２／４の関係を検査する。この場合、カウントアツプ
およびカウントダウンは、第２の中間周波数を有する信
号ｆ２及び第１の中間周波数を有する信号ｆｌをそれぞ
れ代表しているＴ２及びＴｌの時間中、各々２つの異な
った周波数ｆｈ／４およびｆｈ／３で行なわれる。直角
位相において、累算器の役割を果たす可逆計数器３６６
の結果は以下のようになる。

４’　　４　−　　′、３　　ｘ　４ 可逆計数器ののカウントアツプの結果を不変なものにす
るためには、周期Ｔ２／４の間、周波数信号ｆｈ／４お
よびｆｈ／３をカウントアツプ及びカウントダウンする
ことで十分である０周期信号Ｔ２／４がない場合には、
周期信号Ｔ２を有しているといる事実から、周期Ｔ２の
間、４倍小さい周波数すなわちｆｈ／１６及びｆｈ／１
２をカウントアツプしカウントダウンすることで十分で
ある。

前記カウントアツプを行なうために選択される周期は、
Ｔ２の第３番目の周期、すなわち、信号Ｂ１・Ωあるい
は、Ｂ２・Ｂｌとオーバーレイがないように、中間周波
数を有する第２の信号ｆ２の３番目の周期である。

第１の時間基準信号ｆｂｌは、こうして以下の関係が検
査されるとき、第２の時間基準信号ｆｂ２に対し直角位
相にて制御される。

Ｉ″ａ　　Ｘ　　　４−１”ｂ　　Ｘ　　３＋Ｔ２すな
わち　Ｔａ＝Ｔｂ＝　４　　についてである。

位相制御システムの同期化の範囲は、制御装置の時定数
に反比例する。当該範囲は１０００秒付近の高い時定数
に相対値において約２　ｘ　１Ｏ−Ｉｌｌと非常に小さ
なものになる。アナログ式のシステム、すなわち予め設
定された時定数を有するシステムは、従って本発明の目
的である装置の機能の通常の条件において同期４ヒ及び
維持の条件を満足することができない。本発明の装置に
おいてはまさに、時定数が測定時間すなわち、計時間に
応じるべきものである。

上記困難を治癒するために、本発明の目的である装置は
、シーケンス的に可変な時定数を有する制御手段を使用
することを予定している。こうして、制御はまず約２５
秒の小さな時定数につき行なわれる。次にこの時定数は
所望の値に最も近い値に達するようシステムの周波数及
び位相の制御が行なわれる都度、順次倍化される。もち
ろん、最終時定数は、同定数を予め選択するシステムを
使用することによりユーザーにより選択されるものであ
る。このシステムについては、後に説明する。

第２ａ図およびとりわけ第３ａ図において注記するよう
に、シーケンス的に可変な時定数を有する制御手段の使
用を可能にするために第１及び第２の計数手段３３およ
び３４、および時計信号ｆｈを出力する手段３５は、プ
ログラミング可能な除算器を具備する。同除算器の入力
ゲートは各々３３００．３４００．３５００として示さ
れるが、同入力ゲートは制御回路、すなわち先に説明し
たイニシャライズ回路３９に接続されている。

本発明の装置のとりわけ利益のある側面に従えば、決定
される変化のシーケンスに従って、制御手段３が提供す
る時定数の処理を確実にするために、制御回路３９は、
回路論理制御回路、ないしマイクロプロセッサにより構
成される。

さらに第２ａ図および第３ａ図において示した如く、決
定されるシーケンスに従って制御手段３の時定数を処理
することを確実にするために、制御手段３は、さらに第
３の周波数変換諸手段１３０を具備する。同手段は、一
方で、第１および第２の時間基準信号ｆｂ１およびｆｂ
２を受けて、ｆＢとして示されるビート信号を出力する
が、同ビート信号の振幅は、第２の基準信号ｆｂ２に対
し第１の基準信号ｆｂｌの位相φに正比例する。

両信号ｆｂ２及びｆｂｌは周波数にて制御される。

増ｇ諸手段１３１が、増幅されるビート信号ｆＢを得る
ことができるようにさらに予定されている。

さらに、第３ａ図において注記するように、位相φｍ１
およびφｍ２０２つの限界値を有する比較諸手段１３４
が予定されている。同比較手段１３４は２つの状態を有
する論理信号を出力する。

第１の状態は、φｍ１およびφｍ２の２つの位相限界値
間のある位相値φに対応し、第１の状態に対し補完され
る第２の状態は、φｍ１およびφｍ２の位相限界値によ
り定められる位相範囲外の位相値φに対応する。比較器
１３４から出力される論理信号は、位相限界値φｍ１お
よびφｍ２の２つの値の間の位相値φの制御を可能にす
るような方法で、制御回路すなわちイニシャライズ回路
３９の入力ゲート３９０に印加される。第３ａ図におい
て、同様に特定の補助装置が予定されていたことを注記
する。この補助装置は、例えば検出器１３２から構成さ
れ得る。同検出器は、時間基準信号ｆｂ２の存在を検知
する事ができるものであるが、電界発光ダイオードが接
続されて、時間基準信号ｆｂ２の存在を明らかにするこ
とを可能にする。かつ、信号ｆｂｌの存在を検知する事
を可能にする検出器１３３は、電界発光ダイオードが接
続され時間基準信号ｆｂｌの存在を明らかにすることを
可能にする。同様に、制御回路であるイニシャライズ回
路３９０入カゲート３９０にその出力端子が接続されて
いる比較器は、位相制御を明らかにすることを可能にす
るパイロットランプとなる電界発生ダイオードを具備し
得る。

第３ａ図において示される本発明の目的である装置の利
益のある特性に従えば、制御回路３９は、同装置のユー
ザーであるオペレータにより制御手段３の最終的な時定
数の最終値であるτｆを符号化するシステム３９１を具
備する。同符号化諸手段３９１は、例えばＯから７の間
の数字りを表示することを可能にする、例えばコードホ
イールにより構成され得る。最終時定数τｆはこのこと
からτｆ＝２５ｘ２Ｄｓ値によって定義さられることに
なる。

マイクロプロセッサないしは回路論理制御回路を具備す
る制御回路３９は、第１及び第２の時間基準信号ｆｂ１
、ｆｂ２の閏の位相差の初期値φ１から時定数τｊの値
のシーケンス的変更により最終値τｆに達するように制
御手段３の同期化の最適変換を確実にすることを可能に
する０位相差の値φは、φｍ１およびφｍ２の位相の限
界値により定められる範囲の中に維持される。

同装置、すなわち制御回路３９のとりわけ利益のある実
施態様の一つの例が、マイクロプロセッサにより構成さ
れるものとして、第４図に関連して与えられている。

前記図面における実施態様において、マイクロプロセッ
サは、固定記憶装置を具備する。同記憶装置に、中間周
波数を有する第１の信号ｆｌの、又第２の信号ｆ２の周
期のＮ数を計算する第１及び第２の手段の除算レーシオ
Ｎと時計信号ｆｈを発生する諸手段３５の除算レーシオ
Ｍの順次変化に関する処理プログラムが入力されている
。前記第４図に従えば、プログラムは始動段階１０００
と制御装置３９を介して装置を運転するオペレータによ
って開始される初期化段階１００１を含んでいる。前記
１０００及び１００１の段階において、装置はスタート
押しボタン”５ｔａｒｔ”を押すことによりイニシャラ
イズされる。すなわち、計数器はゼロに戻る。プログラ
ミング可能な除算器は、当該Ｎ及びＭ値にプリセットさ
れており、可逆計数器３６６は、その全容量の中間にセ
ットされている。最上位のビットは、ｌにセットされ、
その他のビットは、０にセットされている。可逆計数器
３６６の値は、次に緩衝記憶装置３７０に移送される。

この値はＤＡ変換器ＣＮＡ３７１を介して時間基準信号
ｆｂｌを発生することを可能にする第１の諸手段を構成
する水晶発振器の制御入力端子１０に印加される。同入
力端子に、この時５■近くの電圧が印加される。スター
トボタンを押し続けることにより、同システムは、ブロ
ックされて制御入力端子１０にこの最大電圧が印加され
続けることから水晶発振器の周波数の機械的同調を調整
することが可能となり、同周波数を、時間基準信号ｆｂ
２を出力する第２の諸手段を構成するセシウム原子時計
の周波数に近づける。この同調の制御は、比較器１３４
の出力端子に接続されている電界発光ダイオードから指
示器に示される位相を目視する事により行なわれる。こ
の同調はクリティカルなものではない、、装置は＋−１
０−８程度の相対的な差を許容するからである。制御装
置３０時定数をその最少の初期値τにイニシャライズす
るようなやり方で除算器３３０．３４０．３５をそれら
の最小値にセットすることが同様に実行される。　同シ
ステムは、同様に可変数Ａ、　　Ｂ、　　Ｃをイニシャ
ライズすることを可能にする。これらの変数は、以下の
ように定義されるものである。

Ａ：中間周波数を有する第１及び第２の信号の周波数あ
るいは、位相の差を表わす値ｎの測定シーケンスの順序
。測定シーケンスは、緩衝記憶装置３７０における値ｎ
の２つの書き込みパルス間の時限に対応するものである
。

Ｂ：位相差φがφｍ１およびφｍ２０位相差の限界値に
入っている値ｎの測定シーケンスの順序Ｃ：τｊ＝２５
ｘ２’により定められる制御の１３秒におけろ時定数の
実際の値を定めるパラメータスタートボタンを離すと、
Ｎにより除算する除算器が稼働し、時間基準信号ｆｂ１
およびｆｂ２の間の位相に従って、信号Ｂ１は、中間周
波数を有する信号ｆ２の第１の立ち下がりにより値ｌと
なり、次に信号Ｂ２が中間周波数を有する信号ｆ１の第
１の立ち下がりにより値１となる。または、この反対と
なる。その時点でカウントアツプ及びカウントダウンが
実行される。Ｎ周期後、プログラミング可能な除算器の
リセットが行なわれ、可逆計数器３６６の計数結果が緩
衝記憶装置３７０に負荷され、アナログ制御電圧Ａｆの
変化が水晶発振器ｌの制御入力端子１０に印加される。

先に説明した始動段階１０００及び初期化段階１００１
に引続いて、プログラムは、次に第４図に示されるよう
に、２つの位相限界値φｍ１およびφｍ２に対する第１
及び第２の時間基準信号ｆ１）１及びｆｂ２の間の位相
差の値φについて１００２で示される試験を行なう段階
を含んでいる。

同試験は、位相の同期化試験である。同期化試験１００
２における否定応答は、計数器Ａの増加の後、段階１０
０２に関する試験以前の状態に戻すことにより新しい測
定シーケンスを実行することを可能にする、−方前記試
験における肯定応答は、位相制御の同期イヒを検査する
段階に移ることを可能にする。位相の同期化試験１００
２における貨定応答は、パラメータＡおよびＢの増加段
階１００４が、連続測定に移行することを可能にし、同
門化試験１００２を満足させた測定数Ｎにつき位相の安
定化試験１００５に移行することを可能にする。位相安
定化試験１００５における否定応答は、試験１００２に
先立つ新しい測定状況に戻ることを可能にする。位相安
定化試験における肯定応答に対し、時計信号ｆｈを出力
する諸手段３５の第１および第２の計数手段３３および
３４の除算比Ｎ及びＭを増加する段階１００６が次に予
定されている。増加段階は、１００６として示されてお
り、同段階は、パラメータＡおよびＢの再初期化段階１
００７に引き継がれる。同再初期化段階１００７はオペ
レータによる符号化により導入される最終値りに制御さ
れる実際の定数値τｊの値を表わすＣの比較試験段階１
００８に引き継がれている。試験１００８に対する否定
応答は、Ｃの増加段階へ、次に位相比較試験１００２に
先立つ位相測定段階へ導く、−方試験１００８に対する
肯定応答は、位相値φを位相限界値φｍ１およびφｍ２
と比較する新しい試験１０１０に導く。

位相比較試験１０１０に対する肯定応答は、今一度試験
段階１０１０に導くことからシステムは制御される、−
方試験１０１０に対する否定応答は、システムが以前の
状況に戻るようなやりかたでパラメータＣの減少段階１
０１２に導く、制御手段３０時定数の値は、τｊ−＋＝
２５ｘ２Ｃ弓に等しくなるτｊ−１の値に導かれる。シ
ステムは、こうして減少段階１０１２の後に試験状況１
００２以前の位相測定段階に導かれる。

実用的には、回路３６７から出力されて、とりわけ緩衝
記憶装置３７０に印加されるイニシャライズあるいはり
タンツーゼロパルスは、時間基準信号ｆｂｌ及び時間基
準信号ｆｂ２の間の位相φが比較器において設定されて
いる２つの限界値φｍ１およびφｍ２の範囲内に在ると
き、増加段階１００４にて２つの計数器Ａ及びＢの増加
を可能にする。この時、φｍ１およびφｍ２は、例えば
９０”−５に等しくとられている。また、あるいは、位
相φが上記範囲外の場合は、１００３における計数器Ａ
のみの増加を可能にする。

１００５における試験Ａ＝Ｂ＝３は、３つの連続した測
定の間、位相φが、φｍ１およびφｍ２として設定され
た範囲に止まっていることを意味する。この位相はかか
る場合には、安定しているとみなされる。

緩衝記憶装置３７０に負荷を命令するパルスを構成する
回路３６７により出力されるパルスは同様に、それぞれ
プログラミング可能な除算器３３０．３４０及び３５の
、ＮおよびＭにより除算する除算器の除算係数の変更を
命令するものである。

この命令は、いかなる手段によっても実行され得るが、
とりわけ直接的にプログラミング可能な除算器に命令を
出すことができるマイクロプロセッサにより実行され得
る。これら除算器は、こうしてそれぞれのＮ及びＭ値に
移行する。計数可変数Ｃは、コードホイール上にオペレ
ータにより表示される値りと比較される。ＣがＤより小
さい場合には、計数器Ａ及びＢは、ゼロに戻り、プロセ
スが再スタートして周期２Ｎについて測定を行なう。

３つの測定の間位相が設定された範囲内に止まっている
場合には、ＣはＣ＝Ｄになるまで増加される。システム
は、φが許容範囲に止まっている限りこの状態のままで
あるが、許容範囲を超えた場合には、リレーが閉じてア
ラームが鳴り、かつフリップフロップによりメモリーさ
れているエラーがさきに説明したように電界発光ダイオ
ードを介して表示される。

システムの同期はずれの場合には、選択される時定数が
、余りにも高いことを意味している。コートホイールの
値りを下げることで十分である。

第５図において、図解的に制御の時定数τ、２τ、４τ
につき、時間に応じる位相φのコンバーゼンス（収束）
の法則を示した。３回の連続した計測の後、時定数が増
加されて、位相値φがφｍ１およびφｍ２の値により構
成されている範囲に収まっていくことを示す。

（発明の効果） 第３ａ図に示すような制御は、通常のシステムに対する
コンバーゼンス時間が２により確実に除される限りにお
いて最適化される時間規準信号ｆｂ１および時間基準信
号ｆｂ２の間の位相のコンバーゼンスの変換法則を得る
ことを可能にする。

さらに、時定数τの変化範囲を考慮して、本発明の目的
である装置は、非常に大きな使用上の柔軟性を可能にす
る。すなわち本発明の目的である装置は、短期及び長期
の一つの基準を構成するものであり、その１から１００
０秒の期間の安定性は、水晶発振器のそれであり、長期
測定のための安定性はセシウム原子時計のそれだからで
ある。

この装置のプロトタイプが作られており、水晶発振器及
び水素メーゼに対する比較試験により、水素メーザに対
するアランの精度変化から定められる安定度特性を満足
するものであることがすでに示されている。

先述した適用以外に本発明の目的である短期及び長期の
時間測定のための著しく一定した安定性を有する時間標
準装置は、有益的に科学上及びオペレーション上の度量
衡学の分野でまた測地学の分野で、航海、航空の局在化
および電信電話網の同期化を目的として使用することが
可能である。

同様に、本発明の目的である装置は、宇宙から地球へ、
あるいは地球から宇宙へ発信されるヘルツ信号の同期化
を目的とした、航空宇宙分野に使用が可能である。

この航空宇宙分野への適用は、本発明の目的である装置
が、制御される発振器、すなわち水晶発振器の、とりわ
け同発振器の雑音信号レーシオの特性であるスペクトル
特性を保持することから可能なものである。

【図面の簡単な説明】

第１図は、従来の技術における時間標準装置の周波数安
定度の特性に関するグラフ図である。 第２ａ図は、本発明の目的である時間標準装置のブロッ
ク図であり、ここにおいて、二つの時間基準信号の周波
数の一つが他の一つの時間基準信号に対して制御される
ことを表わしている。 第２ｂ図は第２ａ図に対応するテストポイントにおける
各信号のタイミング線図である。 第３ａ図は、第２図に示される本発明の目的である時間
標準装置の有益な発明の一つの実施態様を示すブロック
図であり、ここにおいて、第１および第２の時間基準信
号の位相が制御されることを表わしている。 第３ｂ図は第３ａ図のテストポイントにおけるタイミン
グ線図である。 第４図は、第１及び第２の時間基準信号を制御する諸手
段の時定数の値のシーケンス的変化のパイロットプログ
ラムを示すフローチャート図であり、これは、最終値に
向けて同時定数の値の最適な変換を確実なものにするた
めのもので、最終値は、実際に使用される水晶発振器お
よび／あるいは、セシウム原子時計の種類に応じてオペ
レータにより選択されるものであることを表わしている
。 第５図は、経時中に位相を制御する諸手段３が同期化す
る時の、時間基準信号ｆｂ１およびｆｂ２の間に生ずる
位相のずれの変化を示す説明図であり、同制御手段が提
供する時定数は、逐次的に、第４図に示される流れ図に
従って最終値τｆに達するべく増加することを表わして
いる。 １１８．第１の諸手段　　２０１．第二の諸手段３９０
．制御手段　　　１０．、、制御入力端子３０、、、諸
手段　　　　３１　、、、周波数変換手段３６、、、可
逆計数手段　３７　、、、ゼネレータＪ１−　″４ ほか１名

Claims (15)

【特許請求の範囲】
1. （１）以下を具備することを特徴とする短期および長期
   の時間測定のための著しく一定した安定性を有する時間
   標準装置： −短期の時間測定のための著しく一定した安定性を有す
   る第１の時間基準信号（ｆｂ１）を出力する第１の諸手
   段（１） −長期の時間測定のための著しく一定した安定性を有す
   る第２の時間基準信号（ｆｂ２）を出力する第２の諸手
   段（２） −上記第１あるいは、第２の時間基準信号の１つを他の
   第２あるいは第１の時間基準信号に対して制御する諸手
   段（３）であって、この第１あるいは、第２の時間基準
   信号は、同一の基準周波数ないし、調波周波数を有して
   おり、上記制御諸手段は、短期および長期の測定の間の
   遷移領域に対するある時定数を提供する諸手段（３）、
2. （２）第１の時間基準信号を出力する上記第１の諸手段
   は、高い安定性を有する水晶発振器により構成されるこ
   とを特徴とする、特許請求の範囲第１項に従う装置。
3. （３）第２の時間基準信号を出力する第２の諸手段（２
   ）は、セシウム原子時計により構成されることを特徴と
   する特許請求の範囲第１項あるいは第２項の１つに従う
   装置。
4. （４）上記第１あるいは第２の時間基準信号の１つを他
   の第２あるいは第１の時間基準信号に対して制御する諸
   手段（３）は、第１の時間基準信号（ｆｂ１）を上記第
   ２の時間基準信号（ｆｂ２）に対して制御し、第１の時
   間基準信号を出力する第１の諸手段は、制御入力端子（
   １０）を提供する調整可能な周波数を有する水晶発振器
   により構成されるすることを特徴とする前記特許請求の
   範囲第２項および第３項の１つに従う装置。
5. （５）上記制御手段が以下を具備することを特徴とする
   特許請求の範囲第４項に従う装置： −第１の時間基準信号の周波数を変換する第１の諸手段
   （３１） −第２の時間基準信号の周波数を変換する第２の諸手段
   （３２） −上記第１および第２の周波数変換諸手段に共通の周波
   数局部発振信号ｆｏＬを発生し出力することを可能にす
   る諸手段（３０）であって、同第１および第２の周波数
   変換諸手段は、それぞれ周波数の中間周波数を有する第
   １および第２の信号ｆ１およびｆ２を出力し、同信号は
   、それぞれ上記第１および第２の時間基準信号の周波数
   および位相を表わす諸手段（３０） −中間周波数を有する第１および第２の信号（ｆ１、ｆ
   ２）のＮ周期の計数を表わす論理信号（Ｂ１、Ｂ２）を
   出力する上記周波数の中間周波数を有する第１および第
   ２の信号（ｆ１、ｆ２）の各々の周期Ｎ数を計数する第
   １および第２の諸手段（３３）および（３４） −その周波数が第１の時間基準信号（ｆｂ１）の周波数
   の調波周波数である時計信号（ｆｈ）を出力する諸手段
   （３５） −中間周波数を有する第２の信号に対し中間周波数を有
   する第１の信号の周波数あるいは位相の差を表わす値ｎ
   を設定することを可能にする可逆計数諸手段（３６）で
   あって、カウントアップあるいはカウントダウンは時計
   信号（ｆｈ）に対して実行される諸手段（３６） −上記第１および第２の中間周波数を有する信号間の周
   波数および位相の差を表わすアナログ信号（Ａｆ）を出
   力する諸手段（３７）であって、前記アナログ信号（Ａ
   ｆ）を調整可能な周波数を有する水晶発振器の上記制御
   入力端子（１０）に出力する諸手段（３７）。
6. （６）上記局部発振信号を出力する諸手段は、上記第２
   の時間基準信号とともに位相制御されることを特徴とす
   る、特許請求の範囲第５項に従う装置。
7. （７）上記局部発振信号を出力する諸手段は、周波数合
   成器により構成され、中間周波数を有する第２の信号ｆ
   ２の周波数はおよそ１０Ｈｚであることを特徴とする特
   許請求の範囲第６項に従う装置。
8. （８）第２の時間基準信号（ｆｂ２）に対し第１の時間
   基準信号（ｆｂ１）の周波数制御を確実にするため、上
   記可逆計数諸手段（３６）は、以下を具備することを特
   徴とする特許請求の範囲第５項から第７項の１つに従う
   装置： −それぞれ信号Ｂ１および＠Ｂ２＠、Ｂ２および＠Ｂ１
   ＠の論理積である論理信号Ｂ１・＠Ｂ２＠およびＢ２・
   ＠Ｂ１＠を操作する論理回路 −それぞれが時間信号ｆｈおよび信号Ｂ１・Ｂ２またＢ
   ２・Ｂ１を受信する第１および第２のＯＲゲート（３６
   ４）および（３６５） −第２のＯＲゲート（３６５）より出力される論理信号
   をカウントアップの入力端子に受け、第１のＯＲゲート
   （３６４）より出力される信号をカウントダウンの入力
   端子に受ける可逆計数器（３６６） −中間周波数を有する第１および第２の信号ｆ１、ｆ２
   のＮ周期の計数終了時にイニシャライズあるいはリター
   ンツーゼロ（ＲＡＺ）のパルスを出力するＮ周期計数終
   了パルス発生回路（３６７）であって、上記アナログ信
   号（Ａｆ）を出力する諸手段（３７）は、緩衝記憶装置
   （３７０）およびＤＡ変換器（３７１）から構成される
   回路（３６７）。
9. （９）第２の時間基準信号（ｆｂ２）に対し第１の時間
   基準信号（ｆｂ１）の位相制御をさらに確実にするため
   に上記可逆計数諸手段（３６）は、さらに以下を具備す
   ることを特徴とする特許請求の範囲第８項に従う装置： −異なる周波数の複製された第１および第２の時計信号
   （ｆｈ１）および（ｆｈ２）を発生することを可能にす
   る周波数時計信号（ｆｈ）の複製回路（３６８） −第２の信号のｐの中から一つの周期を弁別する諸手段
   （３６９）であって、同諸手段は、弁別された上記ｐ次
   の周期の全時間中、所定の状態の論理信号（ｈｐ）を出
   力する諸手段（３６９） −上記ｐ次の周期の時間中、第１および第２の位相設定
   信号φ１、φ２を出力するようなやり方で、上記複製さ
   れた第１および第２の時計信号（ｆｈ１）および（ｆｈ
   ２）のそれぞれの周期ｎφ数を計数する諸手段（３７０
   ）であって、同位相設定信号φ１は第２のＯＲゲート（
   ３６５）の入力端子に出力され、同位相設定信号φ２は
   、第１のＯＲゲート（３６４）の入力端子に出力される
   諸手段（３７０）。
10. （１０）シーケンス的に可変な時定数を有する制御手段
    を使用することを可能にする目的で、上記第１および第
    ２の計数手段（３３）および（３４）、および時計信号
    ｆｈを出力する諸手段（３５）は、その入力ゲート（３
    ３００、３４００、３５００）が、制御回路（３９）に
    接続されているプログラミング可能な除算器を具備する
    ことを特徴とする特許請求の範囲第５項から第７項の１
    つに従う装置。
11. （１１）所定の変化のシーケンスに従う制御手段（３）
    の時定数の処理を確実なものにするため、上記制御回路
    （３９）は、制御論理回路ないしマイクロプロセッサに
    より構成されることを特徴とする特許請求の範囲第１０
    項に従う装置。
12. （１２）所定の変化のシーケンスに従う上記制御手段（
    ３）の時定数の処理を確実にするために、上記制御手段
    （３）は、さらに以下を具備することを特徴とする装置
    ： −一方で第１および第２の時間基準信号ｆｂ１およびｆ
    ｂ２を受ける第３の周波数変換諸手段（１３０）であっ
    て、その振幅が周期制御される上記第２の時間基準信号
    ｆｂ２に対し、同じく周期制御される上記第１の時間基
    準信号ｆｂ１の位相φに正比例するビート信号ｆＢを出
    力する諸手段（１３０） −増幅されるビート信号ｆＢを得ることを可能にする増
    幅諸手段（１３１） −φｍ１およびφｍ２の２つの位相値の限界値を有する
    比較諸手段（１３４）であって、２つの状態の論理信号
    を出力すると共に、第１の状態は、上記位相限界値φｍ
    １およびφｍ２の間の範囲内にある位相値φに対応し、
    第２の状態は、第１の状態に対し補完されるもので、２
    つの位相限界値φｍ１およびφｍ２により定められる位
    相の範囲に入っていない位相値に対応し、上記論理信号
    は、上記制御回路（３９）の入力ゲート（３９０）に、
    上記２つの位相限界値φｍ１およびφｍ２の間に上記位
    相値φが制御されることを可能にするように、出力され
    る諸手段（１３４）。
13. （１３）上記制御回路（３９）は、当該装置のユーザー
    であるオペレータにより、制御手段（３）の最終的時定
    数の最終値τｆを符号化するシステム（３９１）を具備
    し、上記制御回路（３９）は、上記第１および第２の時
    間基準信号ｆｂ１、ｆｂ２の間の位相差の初期値φｉか
    ら時定数τｊの値をシーケンス的に変更することにより
    制御手段（３）の同期化の最適なコンバーゼンスを確実
    にすることを可能にすると共に、位相差の値φは、位相
    限界値φｍ１およびφｍ２により定められる範囲内にお
    いて維持されることを特徴とする特許請求の範囲第１２
    項に従う装置。
14. （１４）上記制御回路（３９）は、マイクロプロセッサ
    により構成され、同マイクロプロセッサは、固定記憶装
    置を内包しており、同装置に、中間周波数を有する第１
    および第２の信号ｆ１およびｆ２の周期のＮ数を計数す
    る第１および第２の諸手段（３３）および（３４）の除
    算比Ｎおよび時計信号ｆｈを出力する諸手段（３５）の
    除算比Ｍのシーケンス的変化を案内するプログラムが入
    力されていることを特徴とする特許請求の範囲第１１項
    から第１３項に従う装置。
15. （１５）上記プログラムが以下を組み込んでいることを
    特徴とする特許請求の範囲第１４項に従う装置： −制御装置（３９）を介して装置を運転するためにオペ
    レータにより立ち上げられる始動および初期化段階（１
    ０００、１００１）であって、同初期化段階（１００１
    ）は、 −可逆計数器（３６６）の最上位のビット（ＭＳＢ）を
    １とし、その他を０にし、 −制御手段（３）の時定数τを最小初期値τｉに初期化
    するよう、除算器（３３０）、（３４０）、（３５）を
    最小値に設定し、 −計数の可変数Ａ、Ｂ、Ｃを初期化し、同可変数は、以
    下のごとく定義される： Ａ：中間周波数を有する第１および第２の信号の周波数
    あるいは位相の差を表わすｎの値を測定するシーケンス
    の順序であって、一時的なシーケンスで、緩衝記憶装置
    （３７０）の上記値ｎの２つの書き込みパルスの間の時
    限に対応する順序 Ｂ：位相差φが２つの位相限界値φｍ１およびφｍ２の
    範囲内にあるｎの値を測定するシーケンスの順序 Ｃ：τｊ＝２５×２＾Ｃとして定められる制御の秒の時
    定数τｊの実際の値を定めるパラメータ −２つの位相限界値φｍ１およびφｍ２に対する第１お
    よび第２の時間差基準信号ｆｂ１およびｆｂ２の間の位
    相差の値φに関する試験段階、すなわち位相の同期化試
    験で、同試験における否定応答は、計数器Ａの増加後、
    位相に関する試験（１００２）以前の状態に戻すことに
    より新しい測定シーケンスを実施することを可能にする
    と共に、同試験における肯定応答は、位相制御の同期化
    検査段階に移行することを可能にする試験段階 −位相同期化試験が満足すべきものであることにより、
    連続測定および当該測定数ｎφ数に関する位相の安定化
    試験（１００５）に移行することを可能にする上記パラ
    メータＡおよびＢの増加段階（１００４）であって、同
    試験（１００５）における否定応答は、試験（１００２
    ）に先立つ新しい測定状態に戻すことを可能にする増加
    段階（１００４） −位相安定化試験（１００５）における肯定応答に引き
    続く第１および第２の計数手段（３３）および（３４）
    、および時計信号ｆｈを出力する諸手段（３５）のＮお
    よびＭの除算比の増加段階（１００６） −パラメータＡおよびＢの再初期化段階（１００７） −オペレータによる符号化により導入される最終値Ｄと
    、制御の実際の時定数の値τｊを表わすＣとの比較試験
    段階（１００８）であって、上記試験における否定応答
    は、Ｃの増加段階に、次に位相比較試験（１００２）に
    先立つ位相測定段階に戻すことに導き、上記試験（１０
    ０８）における肯定応答は、φｍ１およびφｍ２の位相
    限界値に対し位相値φを比較する新しい試験段階（１０
    １０）に導くと共に、同試験（１０１０）における肯定
    応答は、再度、試験段階（１０１０）に導き、システム
    は、制御され、上記試験（１０１０）における否定応答
    は、以前の状態に戻すようにパラメータＣの減少段階（
    １０１２）に導き、制御手段（３）の時定数値は、τｊ
    −１＝２５×２＾Ｃ＾−＾１に導かれ、システムは、上
    記減少（１０１２）の後、試験状態（１００２）以前の
    位相の測定段階に導かれる比較試験段階（１００８）。