SU1580541A1 - Устройство сдвига шкалы времени - Google Patents

Abstract

Изобретение может быть использовано в устройствах дл  поверки электроизмерительной аппаратуры. Целью изобретени   вл етс  повышение разрешающей способности при уменьшении частотных и временных искажений. Устройство содержит делитель 1 частоты на К + 1, блоки 2 и 3 управлени  коэффициентов делени , делитель 4 частоты на К, фазовый детектор 5, перестраиваемый генератор 6, опорный генератор 7, преобразователь 8 частоты и делитель 9 частоты. Повышение разрешающей способности достигаетс  путем текущего изменени  коэффициентов делени  делителей 1 и 4 частоты. Уменьшение частотных и временных искажений достигаетс  в результате искажени  зеркальных составл ющих в перестраиваемом генераторе 6 из-за отсутстви  в схеме смесителей. 3 ил. 1 табл.

Description

(Л

С

О1

00

о ел

Јь

Изобретение относитс  к радиоизмерительной технике и может найти применение в системах формировани  шкал времени эталонов и образцовых мер.

Целью изобретени   вл етс  повышение разрешающей способности при , уменьшении частотных и временных искажений сдвигаемой шкалы времени.

На фиг.1 представлена блок-схема предлагаемого устройства; на фиг.2 - структурна  схема преобразовател  частоты; на фиг.З - временные соотношени  выходных сигналов делителей частоты .

Устройство содержит делитель 1 частоты на К+1, управл ющим входом соединенный с выходом блока 2 управлени  коэффициентом делени , входами соединенного с входами блока 3 управлени  коэффициентом делени , выход которого соединен с управл ющим входом делител  4 частоты на К. Выходы делителей 1 и 4 частоты соединены соответственно с входами синхронизации блоков 2 и 3 управлени  коэффициентами делени  и входами фазового детектора 5, выход которого через перестраиваемый генератор 6 соединен с входом делител  1 частоты. Опорный генератор 7 через преобразователь 8 частоты соединен с входом делител  4 частоты. Выход перестраиваемого генератора 6 через многоразр дный делитель 9 частоты соединен с выходом устройства.

Преобразователь 8 частоты может быть выполнен, например, из делител  1Q частоты на К+1, выход которого соединен с входом фазового детектор ра 11, второй вход которого соединен с выходом делител  12 частоты на К, а выход - с управл емым генератором 13 выход которого соединен с входом делител  12 и выходом преобразовател  8 частоты.

Устройство работает следующим образом .

Кольцо ФАПЧ состоит из фазового детектора 5, перестраиваемого генератора 6, первого делител  1 частоты на К+1, второго делител  4 частоты на К, сигнал на который поступает с оперного генератора 7 через преобразователь 8 частоты. Блоки 2 и 3 управлени коэффициентами делени  делителей 1 и 4 позвол ет измен ть коэффициенты последних на +1 Сдвигаема  шкала времени формируетс  на вых оде многоразр дного делител  9 частоты.

0

Обозначим частоту сигнала на входе делител  4 частоты через f1( а частоту сигнала перестраиваемого генератора 6 через ft. Поскольку целью предлагаемого изобретени   вл етс  временной сдвиг шкалы времени, формируемой из сигнала опорного генератора, то должно выполн тьс  условие f f0. Дл  удобства отсчета временного сдвига шкапы времени разность периодов сигналов f., и f2, определ юща  минимальный дискрет сдвига шкалы, должна быть

/It ,(I)

где m I,2,3,...,10,.,. Соотношение частот f 1 и f обеспечивает минимальный дискрет временного сдвига (фигЛ,а)

... J1. I. m

f f f .v f t v t-

VK

foK

f 1 1 0 в

Из () и (2) следует, что частота опорного генератора может быть представлена

fo

1

(3)

11

Т 1

В исходном состо нии коэффициенты делени  делителей I и 4 частоты составл ют К+1 и К соответственно, т.е. сигнал генератор 6 с большей частотой делитс  в (К+1) раз, а сигнал с меньшей частотой f, - в К раз таким образом , что частоты выходных сигналов делителей 1 и 4 составл ют

(4)

0

5

5

ок + 1(5)

Особенностью делителей 1 и 4 частоты  вл етс  возможность изменени  коэффициентов делени  на +1 в течение одного цикла работы, При изменении коэффициента делени  делител  1 на +1 период выходного сигнала составит (фиг.3,6)

т;.. + Л- . (6)

го о При изменении коэффициента делени 

делител  4 на +1 нала составит

К+1 .К+1

период выходного сиг .+1

VK

(7)

При одновременном изменении коэффициентов делени  делителей I и 4 на +1 в течение одного цикла их работы

установившиес  временные соотношени  на входе фазового детектора 5 измен ютс  и величина приобретенного временного сдвига определ етс  неодинаковостью удлиненных периодов

(8)

При изменении коэффициента делени  делител  1 на минус 1 период выходного сигнала составит (фиг.3,в)

1

т- К + I 1 Т - ™ f.

(9)

При изменении коэффициента делени  делител  4 на минус 1 период выходного сигнала составит

К + 1 К + 1

.; f0K

(Ю)

Временной сдвиг сигналов на входе фазового детектора 5, приобретенный в результате одновременного изменени  коэффициентов делени  делителей 1 и 4 на минус единицу, составит

(П)

Измерение временных соотношений сигналов на входе фазового детектора 5 при изменении коэффициентов делени  показано на фиг.З. Дл  нагл дности фазовый сдвиг, в исходном состо нии прин т нулевым, хот  фактически он определ етс  фазовой характеристикой примененного детектора.

Сигналы, управл ющие изменением коэффициентов делени , могут поступить в произвольный момент времени, а

блоки 2 и 3 управлени  коэффициентами делени  делителей 1 и 4 запоминают факт поступлени  этих сигналов и очередными выходными сигналами делителей (которые поступают не одновременно ) программируют изменение коэффициентов делени  обоих делителей в течение очередного цикла работы. Кроме того, при восстановлении исходных коэффициентов делени  приобретен- ный фазовый (временной) сдвиг сигналов фазового детектора 5 сохран етс , а при многократном изменении коэффициентов делени  накапливаетс .

На изменение установившейс  разности фаз входных сигналов фазовый де тектор отреагирует изменением установившегос  управл ющего напр жени , под воздействием которого начинает

;

измен тьс  фаза выходного сигнала генератора (j. Система возвращаетс  в исходное состо ние устойчивого равновеси  после того, как временной сдвиг выходного сигнала генератора 6 составит

±l/f0K или фазовый сдвиг ±2 F/K.

о

10

15

го

Временной сдвиг выходного сигнала генератора 6 с большим дискретом можно обеспечить, если производить изменение коэффициента делени  только одного делител . При изменении на ±1 коэффициента делени  делители 1 временной сдвиг сигнала генератора 6 составит

1

(12)

±-Г ,

о

а при изменении на +1 коэффициента делени  делител  4 временной сдвиг сигнала генератора 6 составит

w

(13)

5

.

Выходной сигнал генератора 6 поступает на вход делител  9 частоты с управл емым коэффициентом делени  10 или Ю1 + 1. В исходном режиме делитель 9 работает с коэффициентом делени  10 и его выходной сигнал может использоватьс  в качестве корректируемой шкапы времени. Изменение коэффициента делени  делител  9 на +1 аналогично, как это делаетс  в делител х 1 и 4 приводит к сдвигу шкалы времени на +1 период сигнала генератора 6.

Варианты реализации минимального дискрета сдвига временной шкалы при различных значени х f 0 и К в соответствии с (8) и (11) привдены в таблице.

40

Q

Таким образом, в устройстве повышаетс  разрешающа  способность при отсутствии работы на зеркальных частотах.

Claims (1)

1. Формула изобретени 

   Устройство сдвига шкалы времени, содержащее опорный генератор, два делител  частоты, кольцо фазовой автоподстройки , состо щее из последовательно соединенных фазового детектора , один вход которого подключен к выходу первого делител  частоты, и подстраиваемого генератора, о тли - чающеес  тем, что, с целью повышени  разрешающей способности

   при уменьшении частотных и временных искажений сдвигаемой шкалы времени, в него введены преобразователь частоты , вход которого соединен с выходом опорного генератора, а выход - с входом второго делител  частоты,блоки управлени  коэффициентами делени  первого и второго делителей частоты и третий делитель частоты, выход KOTO-. рого  вл етс  выходом устройства, а вход подключен к входу первого делител  частоты и выходу подстраиваемого генератора, второй вход фазового детекФиг . 2

   тора соединен с выходом второго делител  частоты, управл ющие входы блоков управлени  коэффициентами делени  первого и второго делит°лей частоты и управл ющий вход третьего делител  частоты соединены с соответствующими шинами управлени , управл ющие входы первого и второго делителей подключены к выходам соответствующих блоков управлени  коэффициентами делени , синхронизирующие входы которых соединены с выходами соответственно первого и второго делителей частоты.

   «ftaJ