JPS63308959A - 電荷転送装置の製造方法 - Google Patents
電荷転送装置の製造方法Info
- Publication number
- JPS63308959A JPS63308959A JP14584987A JP14584987A JPS63308959A JP S63308959 A JPS63308959 A JP S63308959A JP 14584987 A JP14584987 A JP 14584987A JP 14584987 A JP14584987 A JP 14584987A JP S63308959 A JPS63308959 A JP S63308959A
- Authority
- JP
- Japan
- Prior art keywords
- opening
- semiconductor substrate
- implanted
- charge transfer
- transfer device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 239000004065 semiconductor Substances 0.000 claims abstract description 47
- 150000002500 ions Chemical class 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000009792 diffusion process Methods 0.000 claims abstract description 7
- 238000000059 patterning Methods 0.000 claims abstract description 4
- 239000012535 impurity Substances 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 8
- 239000002019 doping agent Substances 0.000 abstract 3
- 230000002093 peripheral effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明は電荷転送装置の製造方法に関し、特に2柑型
埋込チヤンネル電荷転送装置の製造方法に関するもので
ある。
埋込チヤンネル電荷転送装置の製造方法に関するもので
ある。
[従来の技術]
第3図は従来の2相型埋込チヤンネル電荷転送装置の製
造工程を示す概略断面図である。
造工程を示す概略断面図である。
以下、図を参照して製造方法について説明する。
まず、たとえばシリコンよりなるP形半導体基板1の表
面から、N形不純物を薄く導入することによってN−形
半導体層2を形成した後、その上に熱酸化法等によって
シリコン酸化膜よりなる絶縁層11を形成する(第3図
(a)参照)。
面から、N形不純物を薄く導入することによってN−形
半導体層2を形成した後、その上に熱酸化法等によって
シリコン酸化膜よりなる絶縁層11を形成する(第3図
(a)参照)。
続いて、絶縁層11上にたとえばCVD法でポリシリコ
ン膜よりなる電極層12を形成(第3図(b)参照)し
、その表面に写真製版技術を用いて所望部の電極層12
および絶縁層11をエツチング除去して開口部6を形成
することによって、残存部を第1ゲート絶縁喚3および
第1ゲート電極4とする(第3図(c)参照)。
ン膜よりなる電極層12を形成(第3図(b)参照)し
、その表面に写真製版技術を用いて所望部の電極層12
および絶縁層11をエツチング除去して開口部6を形成
することによって、残存部を第1ゲート絶縁喚3および
第1ゲート電極4とする(第3図(c)参照)。
開口部6によって露出したN−形半導体層2の面に向か
って、ボロン等のP形不純物イオン5を第1ゲート電極
4および第1ゲート絶縁膜3をマスクとしたセルフアラ
イメントで少ユ、イオン注入法で導入し、これを熱拡散
することによってN−形半導体層2にN−一形゛F導体
領域10を形成する(第3図(d)参照)。このときの
P形不純物イオン5はN−形半導体層2を形成したとき
導入したN形不純物より少ない量である。
って、ボロン等のP形不純物イオン5を第1ゲート電極
4および第1ゲート絶縁膜3をマスクとしたセルフアラ
イメントで少ユ、イオン注入法で導入し、これを熱拡散
することによってN−形半導体層2にN−一形゛F導体
領域10を形成する(第3図(d)参照)。このときの
P形不純物イオン5はN−形半導体層2を形成したとき
導入したN形不純物より少ない量である。
最後に、開口部6の内部を含み、第1ゲート電極4上に
絶縁膜をさらに絶縁膜1−に電極層を形成し、これらを
写真製版技術を用いて開口部6まわり以外をエツチング
除去することによって、第2ゲート電極9および第2ゲ
ート絶縁膜8を形成する(第3図(e)参照)。
絶縁膜をさらに絶縁膜1−に電極層を形成し、これらを
写真製版技術を用いて開口部6まわり以外をエツチング
除去することによって、第2ゲート電極9および第2ゲ
ート絶縁膜8を形成する(第3図(e)参照)。
以上の製造工程によって、第1ゲート電極4と第2ゲー
ト電極9とが交互に並び第2ゲート電極9の下にポテン
シャルのバリアを有する2相駆動の電荷転送装置が完成
する。
ト電極9とが交互に並び第2ゲート電極9の下にポテン
シャルのバリアを有する2相駆動の電荷転送装置が完成
する。
第4図はこの電荷転送装置の電荷転送動作を示すポテン
シャル模式図である。
シャル模式図である。
図において、隣り合う第1ゲート電極4と第2ゲート電
極9とに同時に印加する信号電圧(Φ、1Φ2)が与え
られ、この信号電圧は高レベルと低レベルとに変動する
クロック電圧であり、隣り同士の信号はそれぞれ位相が
ずれている。
極9とに同時に印加する信号電圧(Φ、1Φ2)が与え
られ、この信号電圧は高レベルと低レベルとに変動する
クロック電圧であり、隣り同士の信号はそれぞれ位相が
ずれている。
以下、電荷の転送動作について簡単に説明する。
たとえば、時刻t、においてΦ、とΦ2の印加電圧が同
一のとき、電荷が転送される領域であるN−形半導体j
〜2のポテンシャル分布は不純物濃度の異なるN−一形
半導体領域10のポテンシャルの相違で図のごとく、段
差を生じポテンシャルの井戸となる第1ゲート電極4ド
のN−形半導体層2に転送電荷13が蓄えられる。次に
、時刻t2においてΦ1の印加電圧はそのままに、Φ2
に高lノベルの印加電圧が加えられると、その印j〕1
1霜圧によってその第1ゲート電極4下のN−形半導体
層2のポテンシャルはさらに深くなり、またその第2電
極ゲート9下のN−一形半導体領域10のポテンシャル
も隣接のΦ1が印加されている第1ゲート電極4下のN
−形半導体層2のポテンシャルより深くなって図に示す
ごとくの階段状のポテンシャル分布となる。したがって
、時刻t1においてΦ、が印加されている第1ゲー h
1i?54−トに蓄積されていた転送7IS (::
r l 3は、この1v1段状のポテンシャル分布に沿
って、Φ2が印1)11されている第1ゲート雷極4下
のべ一形゛1′−導件層2へ転ユ、りされる。完全に転
送電荷13が第1ゲー 1−iti極4下に転送された
後、時刻t、においてΦ2の印加電圧を高レベルから低
レベル−・iu帰させると、N−形半導体層2のボテン
ンセル分つIは+14)ill(、の状態に復帰するが
、転送電荷13はΦ、が印加の第1ゲート電極4下から
Φ、が印加の第1ゲート電極4下に転送されたことにな
る。
一のとき、電荷が転送される領域であるN−形半導体j
〜2のポテンシャル分布は不純物濃度の異なるN−一形
半導体領域10のポテンシャルの相違で図のごとく、段
差を生じポテンシャルの井戸となる第1ゲート電極4ド
のN−形半導体層2に転送電荷13が蓄えられる。次に
、時刻t2においてΦ1の印加電圧はそのままに、Φ2
に高lノベルの印加電圧が加えられると、その印j〕1
1霜圧によってその第1ゲート電極4下のN−形半導体
層2のポテンシャルはさらに深くなり、またその第2電
極ゲート9下のN−一形半導体領域10のポテンシャル
も隣接のΦ1が印加されている第1ゲート電極4下のN
−形半導体層2のポテンシャルより深くなって図に示す
ごとくの階段状のポテンシャル分布となる。したがって
、時刻t1においてΦ、が印加されている第1ゲー h
1i?54−トに蓄積されていた転送7IS (::
r l 3は、この1v1段状のポテンシャル分布に沿
って、Φ2が印1)11されている第1ゲート雷極4下
のべ一形゛1′−導件層2へ転ユ、りされる。完全に転
送電荷13が第1ゲー 1−iti極4下に転送された
後、時刻t、においてΦ2の印加電圧を高レベルから低
レベル−・iu帰させると、N−形半導体層2のボテン
ンセル分つIは+14)ill(、の状態に復帰するが
、転送電荷13はΦ、が印加の第1ゲート電極4下から
Φ、が印加の第1ゲート電極4下に転送されたことにな
る。
以下、同様にΦ7.Φ2の印加電圧を交互に高レベルか
ら低レベルへと変動するクロック電圧とすることによっ
て、転送電荷13を次々に転送していくことができる。
ら低レベルへと変動するクロック電圧とすることによっ
て、転送電荷13を次々に転送していくことができる。
[発明が解決しようとする問題点]
上記のような従来の電荷転送装置では、第4図における
時刻t2の階段状のポテンシャル分布状態の電荷の転送
時に問題がある。
時刻t2の階段状のポテンシャル分布状態の電荷の転送
時に問題がある。
第5図は従来の製造方法で製造された電荷転送装置の断
面と電子ポテンシャル分布との位置関係を示した図であ
る。
面と電子ポテンシャル分布との位置関係を示した図であ
る。
図において上部に示す装置断面は、第3図(e)に示す
断面と同一であり、時刻t、におけるポテンシャル分布
は第4図における時刻t1またはt、に対応し、時刻t
2におけるポテンシャル分布は同じく第4図における時
刻t2に対応している。
断面と同一であり、時刻t、におけるポテンシャル分布
は第4図における時刻t1またはt、に対応し、時刻t
2におけるポテンシャル分布は同じく第4図における時
刻t2に対応している。
第3図における製造工程で示したように、N−一半導体
領域10の形成は第1ゲート電極4および第1ゲート絶
縁膜3をセルフアライメントとしてP形不純物イオン5
を注入した後、これを熱拡散することによって行なう。
領域10の形成は第1ゲート電極4および第1ゲート絶
縁膜3をセルフアライメントとしてP形不純物イオン5
を注入した後、これを熱拡散することによって行なう。
したがって、この拡散によってN−一形半導体領域10
は注入された範囲より拡がり、図に示すごとくその外縁
は第1ゲート電極下まで入り込んでしまうのでそのボテ
ンンヤル分布における高いレベル、すなわちN−−形半
導体領域10に対応する部分は図において破線位置を越
えて第1ゲート電極4側に一部侵入する。このようなポ
テンシャル分布において、電荷転送方向7を左側から右
側として第4図における時刻t2のように02に高レベ
ルの印加電圧を印加した状態を考える。このとき時刻t
、におけるN−一形半導体領域10に対応する高レベル
のポテンシャルの一部が左側の第1ゲート電極4下方に
侵入している影響でなだらかな階段状のポテンシャル分
布とならず、“C“に示すごとくこの部分にポテンシャ
ルの突起が生じてしまうのである。したがって、第4図
の時刻t2に示すような電荷転送時に“C”の部分の突
起によって完全に電荷が転送されずに一部の電荷を残し
てしまうことになり、これが電荷転送装置の転送効率を
下げるという間m点があった。
は注入された範囲より拡がり、図に示すごとくその外縁
は第1ゲート電極下まで入り込んでしまうのでそのボテ
ンンヤル分布における高いレベル、すなわちN−−形半
導体領域10に対応する部分は図において破線位置を越
えて第1ゲート電極4側に一部侵入する。このようなポ
テンシャル分布において、電荷転送方向7を左側から右
側として第4図における時刻t2のように02に高レベ
ルの印加電圧を印加した状態を考える。このとき時刻t
、におけるN−一形半導体領域10に対応する高レベル
のポテンシャルの一部が左側の第1ゲート電極4下方に
侵入している影響でなだらかな階段状のポテンシャル分
布とならず、“C“に示すごとくこの部分にポテンシャ
ルの突起が生じてしまうのである。したがって、第4図
の時刻t2に示すような電荷転送時に“C”の部分の突
起によって完全に電荷が転送されずに一部の電荷を残し
てしまうことになり、これが電荷転送装置の転送効率を
下げるという間m点があった。
この発明は、かかる間m点を解決するためになされたも
ので、電荷転送時におけるポテンシャル分布に不要の突
起部をなくし、転送効率の高い電荷転送装置の製造方法
を提供することを目的とする。
ので、電荷転送時におけるポテンシャル分布に不要の突
起部をなくし、転送効率の高い電荷転送装置の製造方法
を提供することを目的とする。
[問題点を解決するための手段]
この発明に係る電荷転送装置の製造方法は、半導体基板
上に形成された第1の絶縁層および第2のMm層をパタ
ーニングすることによって形成した開口部に不純物イオ
ンを注入する際、開口部によって露出した半導体基板の
外縁の少なくとも一部を除いてイオン注入するものであ
る。
上に形成された第1の絶縁層および第2のMm層をパタ
ーニングすることによって形成した開口部に不純物イオ
ンを注入する際、開口部によって露出した半導体基板の
外縁の少なくとも一部を除いてイオン注入するものであ
る。
[作用]
この発明においては、不純物イオンを注入する際開口部
に露出する半導体層の全範囲に注入されないため、注入
された不純物を後工程で拡散させても第1の電極層下の
所定の位置においては、拡散されて形成された不純物領
域が第1の電極層下に入り込まない。
に露出する半導体層の全範囲に注入されないため、注入
された不純物を後工程で拡散させても第1の電極層下の
所定の位置においては、拡散されて形成された不純物領
域が第1の電極層下に入り込まない。
[実施例]
第1図はこの発明の一実施例における製造工程の一部を
示す概略断面図である。
示す概略断面図である。
第1図(a)は、従来の製造方法における第3図(d)
に対応するものであり、そこまでの製造方法は従来と同
一であるのでここでは説明を省略する。電荷転送方向7
を図に示すように左側から右側へとすると、開口部6に
対して行なうP形不純物イオン5の注入方向を開口部6
を構成する第1ゲート電極4および第1ゲート絶縁膜3
の側面のなす面に対してθだけ傾けたものとする。した
がって、開口部6によって露出したN−形半導体層2の
範囲のうちAに示す範囲は第1ゲート電極4および第1
ゲート絶縁膜3の厚さくたとえば4000A程度)が影
となってイオン注入されずBに示す範囲だけがイオン注
入されることになる。
に対応するものであり、そこまでの製造方法は従来と同
一であるのでここでは説明を省略する。電荷転送方向7
を図に示すように左側から右側へとすると、開口部6に
対して行なうP形不純物イオン5の注入方向を開口部6
を構成する第1ゲート電極4および第1ゲート絶縁膜3
の側面のなす面に対してθだけ傾けたものとする。した
がって、開口部6によって露出したN−形半導体層2の
範囲のうちAに示す範囲は第1ゲート電極4および第1
ゲート絶縁膜3の厚さくたとえば4000A程度)が影
となってイオン注入されずBに示す範囲だけがイオン注
入されることになる。
第1図(b)は第3図(e)に対応するものであり、完
成した装置断面を示している。第2ゲート絶縁膜8およ
び第2ゲート雷極9の形成は、従来例と同じであるがN
−一形半導体領域10の形成範囲が異なる。すなわち、
第1図(a)におけるイオン注入されないAの範囲がイ
オン注入され゛たBの範囲の熱拡散(500°C以上の
熱処理)による拡がりと相俟って、形成されたN−一形
半導体領域10の左側の外縁部が、第1ゲート電極4の
下の領域に入り込まずその境界部が一致する。
成した装置断面を示している。第2ゲート絶縁膜8およ
び第2ゲート雷極9の形成は、従来例と同じであるがN
−一形半導体領域10の形成範囲が異なる。すなわち、
第1図(a)におけるイオン注入されないAの範囲がイ
オン注入され゛たBの範囲の熱拡散(500°C以上の
熱処理)による拡がりと相俟って、形成されたN−一形
半導体領域10の左側の外縁部が、第1ゲート電極4の
下の領域に入り込まずその境界部が一致する。
この境界部の一致は熱処理の条件とP形不純物イオン5
の注入角度によるAの範囲の調整とで容易に達成できる
。このようにしてN−一形半導体領域10の外縁は、電
荷転送方向7の下流側の第1ゲート電極4の下方部とは
重なるが、上流側の第1ゲート電極4の下方部とは重な
らない構造となる。
の注入角度によるAの範囲の調整とで容易に達成できる
。このようにしてN−一形半導体領域10の外縁は、電
荷転送方向7の下流側の第1ゲート電極4の下方部とは
重なるが、上流側の第1ゲート電極4の下方部とは重な
らない構造となる。
第2図は上記の方法で製造された電荷転送装置の断面と
電子ポテンシャル分布との位置関係を示した図であり、
従来例の第5図に対応する。
電子ポテンシャル分布との位置関係を示した図であり、
従来例の第5図に対応する。
図において、N−一形半導体領域10の左側の外縁部は
左側の第1ゲート電極4の下方部と重ならないため、時
刻t、におけるポテンシャル分布においてN−一形半導
体領域10に対応する高レベルの部分の左側は、破線を
越えて第1電極4側に侵入しない。したがって、従来例
の第4図におけるΦ2に高レベルの印加電圧を加えた時
刻t2でのポテンシャル分布は、従来例のような突起部
はなく極めて滑らかな階段状の分布となる。よって電荷
の転送はスムーズに行なわれ、従来のように一部の電荷
を残すことなく転送効率が向上する。
左側の第1ゲート電極4の下方部と重ならないため、時
刻t、におけるポテンシャル分布においてN−一形半導
体領域10に対応する高レベルの部分の左側は、破線を
越えて第1電極4側に侵入しない。したがって、従来例
の第4図におけるΦ2に高レベルの印加電圧を加えた時
刻t2でのポテンシャル分布は、従来例のような突起部
はなく極めて滑らかな階段状の分布となる。よって電荷
の転送はスムーズに行なわれ、従来のように一部の電荷
を残すことなく転送効率が向上する。
なお、上記実施例では、開口部を構成する開口部側面は
基板に対して垂直としているが、この開口側面を傾けて
不純物イオンの注入方向を基板に垂直としても同様の効
果を奏する。
基板に対して垂直としているが、この開口側面を傾けて
不純物イオンの注入方向を基板に垂直としても同様の効
果を奏する。
また、上記実施例では、埋込チャンネル形の電荷転送装
置について適用しているが、表面チャンネル形の電荷転
送装置についても同様に適用できる。
置について適用しているが、表面チャンネル形の電荷転
送装置についても同様に適用できる。
さらに、上記実施例では、転送電荷は電子、すなわち負
の電荷としているが正の電荷としても同様に適用できる
。この場合、半導体基板、半導体層および不純物イオン
等の導電型式はすべて反転する。
の電荷としているが正の電荷としても同様に適用できる
。この場合、半導体基板、半導体層および不純物イオン
等の導電型式はすべて反転する。
[発明の効果コ
この発明は以上説明したとおり、開口部に露出′した半
導体基板の外縁部の少なくとも一部を除いて不純物イオ
ンを注入したので、その後拡散によって拡大した不純物
領域の外縁の所要部を開口部の外縁と一致させることが
でき、転送時における残留電荷がない転送効率の高い電
イl:i転送装置を製造することができる。
導体基板の外縁部の少なくとも一部を除いて不純物イオ
ンを注入したので、その後拡散によって拡大した不純物
領域の外縁の所要部を開口部の外縁と一致させることが
でき、転送時における残留電荷がない転送効率の高い電
イl:i転送装置を製造することができる。
第1図はこの発明の一実施例における製造工程の一部を
示す概略断面図、第2図は第1図における電荷転送装置
の断面と電子ポテンシャル分布との関係を示した図、第
3図は従来の製造方法による概略工程断面図、第4図は
2相駆動の電荷転送装置の転送動作を示すポテンシャル
模式図、第5図は従来の製造方法による電荷転送装置の
断面と電子ポテンシャル分布との位置関係を示した図で
□ ある。 図において、1はP形半導体成板、2はN−形半導体層
、3は第1ゲート絶縁膜、4は第1ゲート電極、5はP
形不純物イオン、6は開口部、8は第2ゲート絶縁膜、
9は第2ゲート電極、10はN−一形半導体領域である
。 なお、各図中同一符号は同一または相当部分を示す。
示す概略断面図、第2図は第1図における電荷転送装置
の断面と電子ポテンシャル分布との関係を示した図、第
3図は従来の製造方法による概略工程断面図、第4図は
2相駆動の電荷転送装置の転送動作を示すポテンシャル
模式図、第5図は従来の製造方法による電荷転送装置の
断面と電子ポテンシャル分布との位置関係を示した図で
□ ある。 図において、1はP形半導体成板、2はN−形半導体層
、3は第1ゲート絶縁膜、4は第1ゲート電極、5はP
形不純物イオン、6は開口部、8は第2ゲート絶縁膜、
9は第2ゲート電極、10はN−一形半導体領域である
。 なお、各図中同一符号は同一または相当部分を示す。
Claims (5)
- (1)第1導電形の半導体基板上に第1の絶縁層を形成
する工程と、 前記第1の絶縁層上に第1の電極層を形成する工程と、 前記第1の絶縁層および前記第1の電極層をパターニン
グして一部除去し、前記半導体基板の一部を露出させる
開口部を形成する工程と、 前記開口部によって露出した半導体基板に、その外縁部
の少なくとも一部を除いて第2導電形の不純物イオンを
注入する工程と、 露出した半導体基板に注入された前記不純物イオンを拡
散して、前記半導体基板に濃度の低い第1導電形の不純
物領域を形成する工程と、 前記開口部内を含み、前記第1の電極層上に第2の絶縁
層を形成する工程と、 前記第2の絶縁層上に第2の電極層を形成する工程と、 前記第2の絶縁層および前記第2の電極層をパターニン
グして前記開口部まわりのもののみを残す工程とを備え
、 前記不純物領域の外縁の少なくとも一部は、前記開口部
に露出した前記半導体基板の外縁に一致する、電荷転送
装置の製造方法。 - (2)前記不純物イオンを注入する工程は、前記開口部
に対して上方から、前記開口部を構成する前記第1の電
極層および前記第1の絶縁層の開口側面のなす面に斜め
に注入する工程である、特許請求の範囲第1項記載の電
荷転送装置の製造方法。 - (3)前記開口側面は、前記半導体基板に対して垂直で
ある、特許請求の範囲第2項記載の電荷転送装置の製造
方法。 - (4)前記開口部に露出する前記半導体基板において、
前記不純物イオンが注入されない範囲は、前記不純物イ
オンの拡散の程度に基づいて決定される、特許請求の範
囲第1項、第2項または第3項記載の電荷転送装置の製
造方法。 - (5)前記第1導電形の半導体基板は、第2導電形の半
導体基板上に形成される、特許請求の範囲第1項ないし
第4項のいずれかに記載の電荷転送装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14584987A JPH0719886B2 (ja) | 1987-06-10 | 1987-06-10 | 電荷転送装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14584987A JPH0719886B2 (ja) | 1987-06-10 | 1987-06-10 | 電荷転送装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63308959A true JPS63308959A (ja) | 1988-12-16 |
JPH0719886B2 JPH0719886B2 (ja) | 1995-03-06 |
Family
ID=15394515
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14584987A Expired - Lifetime JPH0719886B2 (ja) | 1987-06-10 | 1987-06-10 | 電荷転送装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0719886B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04155842A (ja) * | 1990-10-18 | 1992-05-28 | Matsushita Electron Corp | 電荷転送装置の製造方法 |
-
1987
- 1987-06-10 JP JP14584987A patent/JPH0719886B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04155842A (ja) * | 1990-10-18 | 1992-05-28 | Matsushita Electron Corp | 電荷転送装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JPH0719886B2 (ja) | 1995-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2787908B2 (ja) | 半導体装置の製造方法 | |
JPH10189972A (ja) | 半導体素子及びその製造方法 | |
US4076557A (en) | Method for providing semiconductor devices | |
JPS6395669A (ja) | 半導体集積回路装置の製造方法 | |
JP5220970B2 (ja) | 高電圧トランジスタの製造方法 | |
JPS63308959A (ja) | 電荷転送装置の製造方法 | |
JPH0519979B2 (ja) | ||
JP2673384B2 (ja) | 半導体装置およびその製造方法 | |
JP3113863B2 (ja) | マスクromセル及びその製造方法 | |
JP2757491B2 (ja) | 半導体装置の製造方法 | |
KR100252747B1 (ko) | 플래쉬메모리소자및그제조방법 | |
JP2948892B2 (ja) | Mos電界効果トランジスタおよびその製造方法 | |
KR0172256B1 (ko) | 이중 게이트 전극 구조의 박막 트랜지스터 및 그 제조 방법 | |
JP2003115585A (ja) | 半導体装置の製造方法 | |
KR100327419B1 (ko) | 반도체소자제조방법 | |
JPH03120836A (ja) | 半導体装置 | |
JPH0644605B2 (ja) | 高耐圧mos電界効界半導体装置の製造方法 | |
JPH088430A (ja) | Mosトランジスタ及びその形成方法 | |
KR100268924B1 (ko) | 반도체소자의제조방법 | |
KR970006219B1 (ko) | 반도체소자 제조방법 | |
KR0151076B1 (ko) | Ldd 구조를 가지는 반도체 장치의 제조방법 | |
JP2658163B2 (ja) | Mis型半導体装置の製造方法 | |
JP2976513B2 (ja) | 半導体装置 | |
JPH06275821A (ja) | Mosトランジスタとその製造方法 | |
JPS62159470A (ja) | Mosfetの製造方法 |