JPS63308639A - ディジタル微分解析機 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は任意の２点間に直線を描画するための座標計算
を行うディジタル微分解析機に関するものである。

従来の技術 近年、半導体技術の進歩により、コンピュータでも、画
像を取シ扱うようになってきている。コンピュータで画
像を生成するコンピュータグラフィックの分野において
も、画像を作る速度が大変重要な問題となってきている
。画像生成には、２つの作業がある。

まず、第１に、第３図のように画像をＸ及びＹ座標のデ
ータとして持っている点集合を、アフィン変換などで回
転、移動、縮少などを行い、新しい画像データを作る画
像変換作業と、第２に、その点としてもっている画像デ
ータを第４図のように点と点を結ぶ線を作り実際に図形
とする作業がある。

後者の作業は、実際には第６図のように点の集シで線を
表現しておシ、一般に、ディジタル微分解析機（以降Ｄ
ＤＡと呼ぶ）を使って、点を打つべきＸ座標（水平座標
）、Ｙ座標（垂直座標）を求め、ディスプレイメモリの
その位置に点を打ち、これを繰り返すことにより線を描
いていく。

ここでＤＤＡの動作について説明する。説明の簡略化の
ため描画する直線の傾きはｏＯから４６０とする。

第６図のように始点Ｐ。（％、ｙ０）からＰｎ　（ｘユ
。

ｙｎ）へ直線を結ぶとする。但し、格子点上にしか点を
打つことができな−ので、線を結ぶといっても、点の集
りとして線を表現する。

まず直線の傾きを求める。この傾きは、Ｘが１増えるこ
とによるｙの増加分Δｙであシ、次式（１）””　”Ｏ
Ｉ　７”　ＴＯを原点とし、χには１を、ｙにはΔｙｔ
順次加算し、Ｉの値とｙの値の整数部を座標値とするこ
とで点を打つ座標が求められる。

（ｘ（）−ｏ　ｌ　７Ｏ−０）ｔ　（ｘｎ−１ｏ　ｒ　
ｙ　ｎ−ｓ　）とした飴Ｊ７−　　　　クリ、５ となる。原点は＊　ｗ　！０　＝　Ｏｒ　ｙ＝　７０　
＝　ｏであり、まず、ｐｏ（ｘ＝ｏ　、　ｙ−ｏ　）の
座標に相当するディスプレイメモリのアドレスに点を書
く。

次にｘ＝ｘ＋１＝１．７ｍ７＋Δｙ−０，８の計算を行
い、２番目に書くべき座標Ｐ１（Ｘ−１、Ｙ−０）を求
める。

同様にｘミニ＋１Ｍ２．ｙミｙ＋Δｙ＝０．８＋０．８
−１．６の計算によって３番目に書くべき点の座標Ｐ２
（Ｘ＝２．Ｙ−１）が求まる。同様に順次計算を行うと
Ｐ３（Ｘ＝３．Ｙ−２）、Ｐ４（Ｘ−４，Ｙ−３）、Ｐ
６（Ｘ＝５゜Ｙ＝４）が求まるわけである。

また、以上の計算においてχの整数部は毎回変化するが
、ｙの整数部については、小数点以下の部分とΔｙの加
算の結果が１を越えたとき、すなわち、１０位へ桁上げ
があったときに７の整数部が変化している。よって従来
のＤＤＡは第７図に示すような構成をとっていた。以下
この図に従ってＤＤＡの動作を説明する。

１０１はΔｙの値を記憶するレジスタＡ、１０３は加算
器１０２によるｙ＋Δｙの計算結果の小数点以下の部分
を取り込むレジスタＢである。Ｘカウンタ１０４は加算
器１０２からの桁上げ信号をカウントしＹ座標値を出力
し、また、Ｘカウンタ１０６はＮカウンタ１０６からの
内部クロックをカウントしてＸの座標値を出力する。

Ｎカウンタｆｏｅはクロック入力からの信号によりカラ
ントダウンし、０になったらＤＤＡへの出力を停止する
。

Ｘカウンタ１０４の初期値はｙｏに、Ｘカウンタ１０５
の初期値はｘｏに、Ｎカウンタ１０６の初期値は！ニー
ｘ０に設定されている。

クロックによってＤＤＡは計算を始めるが、クロック数
に対する各カウンタとレジスタの変化を次の第１表に示
す。

第１表 となる。

ＤＤＡの計算されるビット幅は、ディスプレイメモリの
天きさにょシ決定され、例えば、縦４０９６゜横４０９
６の大きさのディスプレイメモリに誤差を１画素以内で
描く場合には、１２ｂｉｔの幅のＤＤＡが必要となる。

発明が解決しようとする問題点 第７図に示す従来のＤＤＡのビット幅は、ディスプレイ
メモリの大きさにより決まり、例えば縦４０９６、横４
０９６とすると１２ｂｉｔ幅ノＤ　ＤＡが必要となシ、
長い直線も、短い直線も同様の精度で描いているため、
高速性に欠けていた。

本発明は、かかる点に鑑みてなされたもので、描く直線
の長さに応じてＤＤＡの計算のｂｉｔ幅を見かけ上変化
させ演算時間を短縮させることにより高速化することを
目的としている。

問題点を解決するための手段 本発明は上記問題点を解決するために、描くべき直線の
長さを検出する検出器とこの検出器の出力によって出力
周期が制御されるクロック回路を持ち、さらに、前記検
出器の出力信号によって、内部の桁上げ信号が制御され
る加算器を用いることで、ＤＤＡ内の加算器の有効ビッ
ト幅およびクロック速度を制御させるディジタル微分解
析機である。

作　　用 本発明は上ｊ己の構成により、描画すべき直線の長さに
応じた精度で座標値を計算することで、長短さまざま多
くの直線を描画する時に全体の描画速度を、高速な加算
器を用いずに上げることができる。特に短かい直線の描
画の場合にはビット長をイ程度に小さくしても精度は低
下せず、キャリの伝搬に要する時間が小さくなるので、
高速化の効果が大きい。

実施例 第１図は本発明のＤＤＡの一実施例を示すブロック図で
ある。図は描く直線の傾きが４６°以下としたときにつ
いて説明している。説明を簡単にするために、描く直線
の始点ＰＯを”Ｏ”Ｏｒ　ｙＱ−ｏとする。

本ＤＤＡのビット幅を５ｂｉｔとし、短い直線の場合を
始点Ｐｏ　（ｘｏ−０，ｙ□　＝ｏ）　ｔ　終点Ｐｎ（
ｘｎ−１５、ｙユニ９）として、また長い直線を、始点
Ｐ。

（！（）　−０、７（）　−０）　、終点Ｐｎ（ｘｎ＝
３ｏ、ｙｎ−１ｓ）として説明する。

本ＤＤＡは長い直線を描くときは、従来のＤＤＡと全く
同じ動作をする。

第１図において、レジスタＡ１０１は傾きΔｙを記憶し
ているレジスタで、上位の４ｂｉｔは加算器１０２＆の
、下位ノ４ｂｉｔは加算器１０２ｂ（７）入力となって
いる。加算器１０２！′ｉレジスタ１０１とレジスタ１
０３の加算を行う加算器で内部に２つの加算器１０２ａ
、１０２ｂ内部の桁上げ信号を制御するアントゲ−）１
０７をもっており加算器１０２ａは上位４ｂｉｔの演算
を加算器１０２ｂは下位４ｂｉｔの演算を行う。レジス
タＢ１０３は加算器１０２ａ、１０２ｂの演算結果であ
るｙの小数点以下の値を記憶する。Ｘカウンタｊ０５は
内部クロックの値をカウントアツプしＸ座標値とする。

Ｙカウンタ１０４は加算器１０２　ａの１の桁への桁上
げ信号をカウントしＹ座標値とする。

Ｎカウンタ１０６は初期値としてＩｎ−ｘｏっまり描く
線の長さの値を持ち、クロック回路のクロックによりカ
ラントダウンし、Ｎカウント値が０になったらクロック
を内部クロックから切り離してＤＤＡを停止させる。長
さ検出器１０７はＮカウンタ１０６の初期値を取シ込み
コントロール信号を発生するものであシ、Ｎカウンタ１
０６の初期値の上位４ｂｉｔの論理和をコントロール信
号として出力する。クロック回路１００は長さ検出器１
０７からのコントロール信号出力がｔｏｗならば、加算
器１０２ａの計算時間に相当するクロックを出力し、コ
ントロール信号出力がｈｉｇｈならば、その倍の周期の
クロック、すなわち加算器１０２ａと１０２ｂが計算し
ている時間に相当するクロックを出力する。

今Ｐｏ（ｘｏ閤０．ｙＯミｏ）、Ｐｎ（！ｎ−３０．ｙ
ｎ＝１８）であるから傾きは となる。今ＤＤＡは５ｂｉｔの幅であるので、レジスタ
Ａ１ｏ１の値は（，１ｏ０１１ｏｏ１）２となる。

また、Ｎカウンタ１０６の値はＩｎ−ｘｏｌｌ１１３０
＝（００ｏ１１１１０．）２となり、上位４ｂｉｔノ論
理和はｈｉｇｈとなるので長さ検出器１０７はコントロ
ール信号としてｈｉｇｈを出力する。従って、りロック
回路１００は周期の長いクロックを出力する。Ｘカウン
タ１０５は初期値としてＩｏを、Ｙカウンタ１０４は初
期値としてｙｏが与えられる。

またレジスタＢ１０３は初期値は零となっている。

長さ検出器１０７のコントロール信号出力がｈｉｇｈと
なっているのでアンドゲート１０７により加算器１０２
ｂの桁上げ信号出力が加算器１０２ａの桁上げ信号入力
に送られ、これにより、加算器１０２ａ、１０２ｂによ
、９ａｂｉｔの演算が行われる。

この時のＤＤＡの内部クロックに対する各カウンタ及び
レジスタの値を次の第２表に示す。また、その結果によ
り、ディスプレイメモリには第２−６図のように描画さ
れる。

第　　　２　　　表 次に、短い直線の描画を説明する。この時の短いという
ことは長さ検出器１０７のコントロール信号出力にｌｏ
ｗが生じる時であり、”ｎ−”Ｏの値を記憶しているＮ
カウンタ１０６の上位４　ｂｉｔか０となるときである
。始点Ｐ０（ｘ０＝ｏ、ｙｏ−Ｏ）。

終点Ｐ　ｎ　（ｘ　ｎ−１５ｒ　７　ｎ　−９）とした
とき傾きΔｙはΔｙ　−−”　− となり、前と同様にレジスタＡ１ｏ１の値は（，１００
１１ｏ０１）２となる。Ｎカラ／り１０６の値は、ｘ　
ｎ−ｘ　Ｏ−１５−（００００１１１１、）２となり、
上位４ｂｉｔか０なので長さ検出器１０７のコントロー
ル信号出力はｄｏｗとなシ、クロック回路１ｏＯは、先
はどの半分の周期、すなわに、加算器１０２ａの計算時
間に相当するクロックを発生するようになる。また、ア
ンドゲート１０７の出力は常にｌｏｗになり、加算器１
０２ｂの桁上げ信号出力が加算器１０２ａの桁上げ信号
入力に伝わらなくなる。このために、本ＤＤＡは、実質
的に上位４ｂｉｔの計算しかしなくなる。

この時のＤＤＡの内部クロックに対する各カウンタ及び
レジスタの値を次の第３表に示す。また、その結果によ
り、ディスプレイメモリには第２−す図の白点のように
描画される。

第　　　３　　　表 第２−ｂ図の黒点は、５ｂｉｔの精度で計算した場合の
に、４　ｂｉｔで計算したものと一致していない所であ
るがこれは、たかだか一画素の誤差となり、終点では、
かならず一致する。本ＤＤＡは、描画する直線の長さに
応じて、計算精度を変えているため、短い直線を描画す
る割合が多い場合、高速に描画が終了できる。本実施例
では、描画する線分の長さを２種類に別けているが、こ
れは、何種類でも分けることが可能であり、より高速化
が可能となる。また、ＤＤＡを８ｂｉｔのものとしたが
、この数は制限されるものではない。

発明の効果 以上述べてきたように、本発明によれば、高速加算器を
用いることなしに、高速な描画を行うことができ、実用
的にきわめて有用である。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２蹴；
腎ｉ図は本発明のＤＤＡによる描画画像図、第３図は画
像変換の説明図、第４図及び第５図は線図形の説明図、
第６図はＤＤＡの説明図、第７図はＤＤＡのブロック図
である。 １０１・・・・・・レジスタＡ、　１０２　ａ　、　　
ｂ・・・・・・加算器、１０３・・・・・・レジスタＢ
、１０４・・・・・・Ｙカウンタ、１０５・・・・・・
Ｘカウンタ、１０６・・・・・・Ｎカウンタ、１００・
・・・・・クロック回路、１０７・・・・・・長さ検出
器。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図 第２ｒＩ！Ｊ ｂ 第３図 第４図 第５図 第　６　図 第７図 ／θｌ

Claims (1)

【特許請求の範囲】
1. 描くべき直線の傾きの値を加算する加算器と、この加算
   器の桁上げ信号によりカウントアップする第１のカウン
   タと、クロックによりカウントアップする第２のカウン
   タを有し、前記第１および第２のカウンタの出力を座標
   値として描画を行うディジタル微分解析機であって、描
   くべき直線の長さ検出する長さ検出器と、該長さ検出器
   の出力により出力周期が制御されるクロック回路とを有
   し、前記長さ検出器の出力により前記クロック回路の出
   力周期を制御するとともに、前記加算器の内部桁上げ信
   号を制御することにより、該加算器の有効ビット幅を制
   御することを特徴とするディジタル微分解析機。