JPS63307746A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS63307746A
JPS63307746A JP62143064A JP14306487A JPS63307746A JP S63307746 A JPS63307746 A JP S63307746A JP 62143064 A JP62143064 A JP 62143064A JP 14306487 A JP14306487 A JP 14306487A JP S63307746 A JPS63307746 A JP S63307746A
Authority
JP
Japan
Prior art keywords
semiconductor pellet
semiconductor
pellet
substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62143064A
Other languages
English (en)
Other versions
JP2504465B2 (ja
Inventor
Mitsumori Hidaka
日高 光守
Chiyouichirou Mizuno
水野 長市郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP62143064A priority Critical patent/JP2504465B2/ja
Publication of JPS63307746A publication Critical patent/JPS63307746A/ja
Application granted granted Critical
Publication of JP2504465B2 publication Critical patent/JP2504465B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H10W70/60
    • H10W90/10

Landscapes

  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は半導体ペレットを実装した半導体装置に適用し
て有効な技術に関するもので、例えば、半導体ペレット
の実装に利用して有効な技術に関するものである。
[従来の技術] 半導体ペレットを基板(リードフレーム、セラミンクパ
ッケージ等)に固着するダイボンディング技術について
は、例えば、昭和60年11月20日に工業調査会から
発行された電子材料別冊「超LSI製造・試験装置ガイ
ドブック」第131頁〜第137頁に記載されている。
その概要を説明すれば次のとおりである。
即ち、この技術では、例えば、セラミック製の基板上に
プリフォーム材として金(A u )箔を載せ、さらに
、この金箔の上に半導体ペレットを載せてヒートブロッ
クでこれらを加熱し、半導体ペレットのSiとAuの共
晶を形成して半導体ペレットの接着を行なうようになっ
ている。また、セラミック製の基板上にアルミニウム(
A1)を蒸着した後、上記金箔を載せて上記と同様な方
法によってSi、AuおよびAIの共晶を形成して接着
したり、プリフォーム材として銀ペーストもしくはエポ
キシ樹脂等を用いて接着を行なうようにされた技術も知
られている。
[発明が解決しようとする問題点] ところで、このような従来のダイボンディング技術によ
れば、半導体ペレットの下側に接合層を形成し、この接
合層によって半導体ペレットの固定がなされていたため
次のような難点があった。
即ち、加熱を伴うボンディングにあっては、接合層の冷
却の際に、半導体ペレットと基板との熱膨張係数の差に
起因して半導体ペレット内部に熱応力が生じる。その場
合、大型の半導体ペレットをダイボンディングするもの
では、その半導体ペレットの裏面と金箔等のプリフォー
ム材とのなじみ具合を一様にすることが難しい。プリフ
ォーム材としてはんだやエポキシ樹脂等を用いる場合に
おいても同様である。その結果、半導体ペレット内部に
生じる熱応力が不均一となり易く、半導体ペレットにク
ラックが生じてしまう。このような問題は、ダイボンデ
ィングの際のみならず、半導体ペレットの樹脂封止を行
なったり、半導体装置を実際に使用する場合等において
も生じる。
而して、このような半導体装置においては、このクラッ
クによって、半導体集積回路の特性劣化等が引き起こさ
れ、半導体装置の信頼性・歩留りの劣化を招来していた
本発明は、かかる問題点を解消するためになされたもの
で、半導体ペレットのクラック発生を効果的に防止でき
る構造を持つ半導体装置を提供することを目的とする。
この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
なるであろう。
[問題点を解決するための手段] 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。
即ち、半導体ペレットを搭載した半導体装置において、
上記半導体ペレットの外方にそれを包み込むようにして
例えば接着剤からなる接合層を形成し、この接合層によ
って半導体ペレットの基板上への固定を行なうようにし
たものである。
[作用] 上記した手段によれば、半導体ペレットの基板への固定
が該半導体ペレットの周りに形成された接合層によって
行なわれているので、半導体ペレットと基板の熱膨張係
数の差等に起因して半導体ペレット内部に生じる残留応
力がその全体に亘って略均−となり、半導体ペレットの
クラック発生が抑止されるという作用によって、半導体
装置の信頼性・歩留りの向上という上記目的が達成され
る。
[実施例] 以下、本発明の実施例を図面に基づいて説明する。
第1図には本発明に係る半導体装置の第1の実施例が示
されている。
同図において符号1は例えばセラミック製の基板を表わ
し、この基板1上には熱伝導度の高い第1層(放熱層)
2が形成されている。この放熱層2は例えばゲル状の金
属粉からなり、その形成は半導体ペレット3を基板1上
へ載せる前になされる。また、この放熱層2の上には半
導体ペレット3が単に接触するようにして載置されてい
る。そして、この半導体ペレット3はそれを包み込むよ
うにして形成された第2層(接合層)4を介して放熱層
2および基板1と接着されている。つまり、この半導体
装置においては、半導体ペレット3を放熱層2の上に設
置した後1例えば銀ペーストを半導体ペレット3を包み
込むようにして塗布することによって、半導体ペレット
3が基板1に固定されている。
このように構成された半導体装置によれば、半導体ペレ
ットの周りに接合層4が形成されているので、半導体ペ
レット3と基板1の熱膨張係数の差等に起因して半導体
ペレット3内部において生じる残留応力がその全体に亘
って略均−となり、半導体ペレット3のクラック発生が
抑止されるという作用によって、半導体装置の信頼性・
歩留りの向上を図ることが可能となる。つまり、熱的影
響を受けた場合、半導体ペレット3は全体として引張荷
重もしくは圧縮荷重を受けるだけなので、半導体ペレッ
ト3においてはクラックが発生しずらくなり、その結果
、半導体装置の信頼性・歩留りの向上が図れる。
また、上記実施例の半導体装置では、半導体ぺレット3
の下側に放熱層2を設けているので、パワートランジス
タのように発熱を伴う半導体ペレット3では放熱性が高
まるという作用によって、半導体装置の信頼性がさらに
向上される。
第2図および第3図には本発明に係る半導体装置の第2
の実施例が示されている。
この半導体装置は、基板1に半導体ペレット埋設用の凹
部1aが多数段けられ、この各凹部1a内に放熱層2お
よび半導体ペレット3がそれぞれ埋設された構造となっ
ている。また、この半導体装置では、埋設された半導体
ペレット3の上面と基板1の上面とが雌面−になるよう
に形成されており、それら上面にはマスク転写等によっ
て配線パターン5が形成され、半導体ペレット3.3間
の結線が行なわれるようになっている。なお、第2図お
よび第3図において、第1図と同一符号は同一構成部材
を表わすので、その重複した説明は省略する。
この実施例によれば、第1の実施例の効果が得られるの
は勿論のこと、埋設された半導体ペレット3の上面と基
板1の上面とが路面−になるように形成されているので
、半導体ペレット3,3間の結線が容易に実現できる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
例えば、接合層4として銀ペーストの他にポリイミド系
の接着剤であるPIQ (日立化成(株)製)もしくは
シリコーンゴム等半4体ペレットの接着剤一般を利用で
きる。また、接合層4を半導体ペレット3の外縁部に一
部盛るような状態で形成しても良い。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である半導体ペレットの実
装技術について説明したが、ウェハを実装する場合等に
も利用できる。
[発明の効果コ 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
即ち、半導体ペレットの基板への固定をその周囲に形成
した接合層によって行なっており、半導体ペレットの外
縁と基板とが接合層を介して接着されているので、半導
体ペレットと基板との熱膨張係数の差等によって半導体
ペレット内部に生じる残留応力が均一化され、半導体ペ
レットのクラックの発生が効果的に防止され、その結果
、半導体装置の信頼性・歩留りの向上が図れる。
【図面の簡単な説明】
第1図は本発明に係る半導体装置の第1の実施例の縦断
面図、 第2図は本発明に係る半導体装置の第2の実施例の縦断
面図、 第3図は第2図の半導体装置の平面図である。 1・・・・基板、2・・・・放熱層、3・・・・半導体
ペレット、4・・・・接合層。 第  1  図 第  2  図 第  3  図

Claims (1)

  1. 【特許請求の範囲】 1、半導体ペレットを接合層を介して基板に接着した半
    導体装置において、上記半導体ペレットの外方にそれを
    包囲するようにして上記接合層を形成し、この接合層を
    介して半導体ペレットの接着を行なうようにしたことを
    特徴とする半導体装置。 2、上記半導体ペレットと上記基板との間には放熱層が
    介装されていることを特徴とする特許請求の範囲第1項
    記載の半導体装置。
JP62143064A 1987-06-10 1987-06-10 半導体装置 Expired - Lifetime JP2504465B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62143064A JP2504465B2 (ja) 1987-06-10 1987-06-10 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62143064A JP2504465B2 (ja) 1987-06-10 1987-06-10 半導体装置

Publications (2)

Publication Number Publication Date
JPS63307746A true JPS63307746A (ja) 1988-12-15
JP2504465B2 JP2504465B2 (ja) 1996-06-05

Family

ID=15330073

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62143064A Expired - Lifetime JP2504465B2 (ja) 1987-06-10 1987-06-10 半導体装置

Country Status (1)

Country Link
JP (1) JP2504465B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5164328A (en) * 1990-06-25 1992-11-17 Motorola, Inc. Method of bump bonding and sealing an accelerometer chip onto an integrated circuit chip

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5164328A (en) * 1990-06-25 1992-11-17 Motorola, Inc. Method of bump bonding and sealing an accelerometer chip onto an integrated circuit chip

Also Published As

Publication number Publication date
JP2504465B2 (ja) 1996-06-05

Similar Documents

Publication Publication Date Title
US7443022B2 (en) Board-on-chip packages
TW488053B (en) Semiconductor package having implantable conductive lands and method for manufacturing the same
JPH07321248A (ja) ボールグリッドアレイ半導体装置およびその製造方法
KR100600690B1 (ko) 반도체장치및그제조방법
JPH03268351A (ja) 半導体装置
JP3547303B2 (ja) 半導体装置の製造方法
JPH04207061A (ja) 半導体装置
KR102371636B1 (ko) 양면 기판 반도체 제조 방법
JP3655338B2 (ja) 樹脂封止型半導体装置及びその製造方法
JPH1050770A (ja) 半導体装置及びその製造方法
JP3688801B2 (ja) 半導体装置及びその製造方法並びにその実装方法
JP3052899B2 (ja) 半導体装置
JPS63307746A (ja) 半導体装置
JP3314574B2 (ja) 半導体装置の製造方法
JPH0338057A (ja) フラグレス・リードフレーム、それを用いたパッケージおよび製法
JPH1197569A (ja) 半導体パッケージ
JPH0345542B2 (ja)
JP3522975B2 (ja) 半導体装置
JP3642545B2 (ja) 樹脂封止型半導体装置
JP3894749B2 (ja) 半導体装置
JPH10284648A (ja) 半導体装置
JP2551349B2 (ja) 樹脂封止型半導体装置
JPH08222652A (ja) 半導体装置及びその製造方法
JPS6089945A (ja) 封止半導体装置
JPH0964252A (ja) 半導体装置