JPS63302554A - 固体撮像素子の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、固体撮像素子の製造方法に関する。

（従来の技術） 近年、半導体集積回路技術の進展にともない、多画素・
高密度の固体撮像素子が実現されるようになった。この
ような固体撮像素子のなかでも、インタライン型の電荷
結合素子による撮像素子は、チップサイズが小型化でき
、また各種カラー化方式を適用しやすい等の理由により
現在広く採用されている。

ところで、このような固体撮像素子の高密度化にあたっ
ては、従来の固体撮像素子がもっていた各種の性能を損
なわないように素子開発を行なうことが重要となる。し
かしながら、従来のインタライン型機は素子では、素子
の高密度化にともないホトダイオード面積が減少し素子
のダイナミックレンジが減少するという問題を引き起こ
していた。このため、このような不都合を回避すべく各
項の試みがなされている。

第２図は従来のかかるインタライン型撮像素子の単位素
子の断面図でおる。なお、以下の説明では便宜上Ｎチャ
ネルの場合を例にして説明を行なう。

第２図に示すように、Ｐ型の半導体基板２１上にＮ型の
半導体領域２５を形成し、これらによりホトダイオード
を構成する。また、基板２１上にＮ型の半導体層３８を
形成し、これにより埋め込みチャネル電荷結合素子を構
成する。次に、半導体基板２１と同じ４電型の半導体層
３６を半導体領域２５の表面部分く形成する。これらは
一般にＨｉ　Ｃ層（ＨｉｇｈＣ層）と呼ばれる。次に、
チャネルストッパ３１．３１’が基板２１上に形成され
、この上に酸化膜３３が、次いで転送電極３４　、３５
が形成される。尚、３２はトランスファゲート領域であ
る。

このような構成の撮像素子の動作を以下に説明する。

まづ所定の時間光電変換される。これによりホトダイオ
ードに蓄積された信号電荷（この場合、電子）は、転送
電極３５に印加されるパルスへかハイレベルとなったと
きに、トランスファゲート領域３２を経由して埋め込み
チャネル電荷結合素子３８に読み込まれる。こののち、
この信号電荷は通常の動作により埋め込みチャネル内部
を転送され出力される。ここでＨｉＣ層３層上６ャネル
ストッパ３１．３１’と接続され、ホトダイオードのダ
イナミックレンジの向上およびホトダイオード表面での
暗電流発生の抑止に役立っている。すなわち、Ｎ型のホ
トダイオード２５が半導体基板２１に対してのみならず
８１０層に対しても空乏層容量を有していることにより
、信号電荷蓄積容量を向上させていることによる。さら
に、このＰ型の〆ＨｊＣ層は比較的高磯度であるため、
ホトダイオード界面の表面準位が正孔で埋められてしま
い、暗電流の発生が抑止されることによる。しかしなが
ら、このような従来素子の構成方法では、この表面の８
１０層はホトダイオード２５と自己整合で形成すること
が困難であり、図に示すように、ホトダイオードがトラ
ンスファゲート領域と隣接する部分には）ｉｉｃＩ−が
形成されていない。これは、もし８１０層がトランスフ
ァゲート領域に食い込んで形成されたとすると、トラン
スファゲート領域のしきい値屯圧が異常に高くなり、ホ
トダイオードから埋め込みチャネル電荷結合素子への信
号電荷の転送がなめらかに行なわれなくなるという理由
によるものであり、８１０層の端部をトランスファゲー
ト領域に対して一定のマージンを見込んで、オフセット
させて形成していることによる。

（発明が解決しようとする問題点） ところで、このような従来の素子構成法では残像現３１
ｊ！を抑圧することが困難である。この理由を以下に説
明する。一般にＨｉｅ層を有するホトダイオードのｔ’
ｒｐ成においては、半導体領域２５の表面部分のＮ型子
Ａ　’１２！Ｉを打ち消すべくＰ型の不純物を注入して
表面のｆ（ｉＣ／−を形成する。したがって、半導体領
域２５の最終的な不純物飴債は、初期に注入されたＮ型
不θＢ吻縫と表面で打ち誦されたＮ型不純物量この差の
？正に対応する。この半、：４体頭域２５の最１終的々
不純物の総ｔは、ある一定１直以下であるとともに、あ
る一定値以上であることが望ましい。すなわちこの値は
、トランスファゲート部が導通してホトダイオードから
の信号電荷が埋め込みチャネル電荷結合素子に読み込ま
れた際に１半導体領域２５が完全に空乏化してしまうよ
うな値が望ましい。もしもこの値以上であるとすると、
ホトダイオードに一部の信号電荷が取り残されることに
なシ、いわゆる残像現象を生じることになる。一方、半
導体領域２５の最終的な不純物の総量値が少なすぎると
信号量が十分にとれなくなることになるため、ある一定
値以上である必要がある一部２図に示すような従来の素
子では、ＨｉＣＮ＠下の半導体領域２５は、トランスフ
ァゲート領域が導通したときに空乏化するような不純物
咲度値で且つ信号量が十分とれるような不純物一度値に
なるように製造条件を選ぶことが可能である。しかしな
がら、このようにするには、一般にホトダイオードを構
成する半導体領域２５ＯＮ型不純物の初期一度を比較的
高く形成しておく必要がある。従って、ＨｉＣ層が表面
に形成されていない領域で、半導体領域２５が表面に４
出した領域の不純物濃度は、きわめて高濃度となってい
る。

このため、トランスファゲート領域が導通状態とな９、
ホトダイオードから信号電荷が読みだされるときに、Ｈ
ｉＣ層直下の半導体領域２５は空乏化されるものの、表
面にＨｉＣ層の形成されていない半導体領域２５は空乏
化されない。このため従来素子では残像現象が発生する
という欠点があった。

本発明の目的は、このような従来の固体ＩＮｉＮ素像に
おいてみられた残菌現象を抑圧し、きわめて信号蓄積容
量が大きく、＃電流の少なくできる固体撮像素子の製造
方法を提供することにある。

（問題点を解決するための手段） 本発明は一導電型の半導体基板上に逆導電型の半導体領
域を形成して構成されるホトダイオードと、このホトダ
イオードの表面部分に形成した一導電型の半導体層と、
このホトダイオードに隣接して設けられ・たトランスフ
ァゲート部と、このトランス７アゲート部に隣接して設
けられた電荷結合素子とを有し、単位素子はチャネルス
トッパによって素子分離がなされている固体撮像素子の
製造方法において、前記半導体基板の表面を酸化して第
一の酸化膜を形成する工程と、この酸化膜上にマスク材
を形成する工程と、前記ホトダイオードとなるべき領域
と前記電荷結合素子となるべき領域の前記マスク材を除
去する工程と、このマスク材をマスクとしてホトダイオ
ードとなるべき領域に不純物を注入し逆導電型の前記半
導体領域を形成する工程と、この不純物を熱拡散によっ
て押し込むことにより前記ホトダイオードを形成する工
程と、前記マスク材をマスクとして前記半導体領域の表
面部分に一導電型の半導体層を形成すべく不純物を注入
する工程と、前記マスク材をマスクとして前記電荷結合
素子となるべき領域にホトダイオードと同じ導電型の不
純物を注入する工程と、前記マスク材をマスクとして前
記ホトダイオードおよび前記電荷結合素子の表面領域を
熱酸化して第二の酸化膜を形成する工程と、前記マスク
材を除去し、前記第二の酸化膜をマスクとしてチャネル
ストッパとなるべき領域に前記ホトダイオードの表面部
分に形成された半導体層と同じ導電型の不純物を注入し
てチャネルストッパを形成する工程と、表面部分に形成
された前記第二の酸化膜を除去する工程と、再び酸化を
行ないゲートｄ化膜を形成する工程と、前記ゲート改化
膜上に転送電極を形成する工程とを含んで構成される。

（作用） 本発明による固体撮像素子の製造方法によれば、ホトダ
イオードと表面のＨｉＣ層を自己整合にょ多形成できる
。このため、トランス７アゲート領域が導通状態となり
たときにホトダイオード全体にわたって完全に空乏化さ
せることができる。また、表面のＨｉＣ層とトランスフ
ァゲート領域とも自己整合により形成できるため、トラ
ンス７アゲート領域のしきい値電圧が異常に高くなるこ
とがなく適切な電圧でホトダイオードから埋め込みチャ
ネル電荷結合素子へ信号電荷を読み出すことが可能であ
る。

（実施例） 以下、本発明の実施例を図面を参照して説明する。

第１図（ａｌ〜＜ｇ）は本発明の一実施例を説明するた
めの工程順に示した固体撮像素子の断面図である。

第１図（ａ）に示すように、Ｐ型半導体基板１を熱酸化
し第一の酸化膜２を形成し、この第一の酸化膜２の上に
窒化膜あるいは多結晶シリコン層等からなるマスク材３
を被覆する。

次に、第１図（ｂ）に示すように、パターニングによシ
ホトダイオードおよび埋込チャネル電荷結合素子となる
べき領域上のマスク材３を選択的に除去し、チャネルス
トッパおよびトランスファゲートなるべき領域上にのみ
マスク材３を残留させる。

次に、第１図（Ｃ１に示すように、ホトレジスト膜４に
より埋込チャネル電荷結合素子となるべき領域を被覆し
たのち、リン等のドナー不純物をイオン注入等によシ注
入する。この際、前記窒化膜からなるマスク材３がマス
クとして作用するが、前記埋込チャネル電荷結合素子と
なるべき領域はホトレジスト膜４により覆われているた
め、当然のことながら前記リン等のドナー不純物は注入
されない。次に、このホトレジスト膜４を除去し熱処理
により前記ドナー不純物をＰ警手４体基板ｌの内部に押
し込み、ホトダイオードとなるべきＮ型半導体領域５を
形成する。

次に、第１図（ｄ）に示すように、前記Ｎ型半導体領域
５の形成工程と同様、ホトレジスト膜４′により前記埋
込チャネル電荷結合素子となるべき領域を再び被覆する
。このホトレジスト膜４′のパターンは瀉１図（Ｃ）に
示すホトレジスト膜４と同一でよい。次に、Ｎ型半導体
領域５の表面部分にボロン等のアクセプタ不純物を注入
し、ＨｉＣ層（ハイキャパシティ一層）となるべきＰ型
半導体層６を形成する。このとき、窒化膜からなるマス
ク材３が前工程のリンの注入時間様にボロンを注入する
際のマスクとして作用しているので、Ｎ型半導体領域５
およびＰ型半導体層６は自己整合で形成されることにな
る。

次に、第１図（ｅ）に示すように、第１図（ｄ）に示す
ホトレジスト膜４′を除去したのち、前記ホトダイオー
ドとなるべき領域をホトレジスト膜７で覆い、しかる後
、リン、砒素等のドナー不純物を注入してＮ型埋込チャ
ネル半導体領域８を形成する。尚、このときマスク材３
がやはりマスクとして作用している。

次に、第１図（ｆ）に示すように、第１図（ｅ）に示す
ホトレジスト膜７を除去したのち、活性領域となるべき
ホトダイオード部および埋込チャネル電荷結合素子部を
所定の時間熱酸化して比較的厚い第二の酸化膜９を形成
する。この第二の酸化膜９を形成する際、マスク材３上
には酸化膜９が形成されないで残るが、このマスク材３
を除去した後トランスファゲート部を形成する領域をホ
トレジスト膜１０によシ覆う。次に、ボロン等のアクセ
プタ不純物を素子分離部にイオン注入してＰ　型チャネ
ルストッパ１１を形成する。前記ボロン等のアクセプタ
不純物はマスク材３が除去された領域に且つ第二の酸化
膜９およびホトレジスト膜１゜により規定された領域に
注入されるため、Ｐ型チャネルストッパ１１はホトダイ
オードとなるＮ型半導体領域５およびＮ型埋込チャネル
半導体領域８と自己整合で形成される。また、ホトレジ
スト膜１０を塗布したため形成されなかったトランスフ
ァゲート領域１２はボロンを注入されないままになる。

次に、第１図（ｇ）に示すように、ホトレジスト膜１０
を除去したのち素子表面の酸化膜９’）除去し、しかる
後ゲート酸化膜１３を形成する。最後に１転送電極１４
．１５を形成し、更に全体を酸化膜で覆い固体撮像素子
として仕上げる。

かかる固体撮像素子の製造において、ホトダイオード表
面の）ｉｉｃ層となるＰ型半導体層６はホトダイオード
を形成するＮ型半導体領域５この間の自己整合で形成さ
れ、またＰ＋型チャネルストッパ１１とＰ型トランスフ
ァゲート領域１２とはホトダイオードとなるＮｕ半導体
領域５とＮ型埋込チャネル半導体領域８この間の自己整
合で形成される。このように、前記ＨｉＣ層となるＰ型
半導体層６はホトダイオードを形成するＮ型半導体領域
５に対してのみならず、Ｎ型埋込チャネル半導体領域８
およびＰ型トランスファゲート領域１２に対しても自己
整合で形成されることになる。すなわち、従来の固体撮
像素子にみられたよりなホトダイオードを形成するＮ型
半導体領域の表面に一部高濃度のＮ型層か露出すること
がなくなシ、Ｎ型半導体領域５の全面にわたって均一な
不純物濃度を保持することが可能になる。

従って、本実施例においてはＰ型トランス７アゲート領
域１２が導通したときにホトダイオードとなるＮ型半導
体領域５を完全に空乏化できる。

また、ＨｉＣ層となるＰ型半導体層６はＰ型トランスフ
ァゲート領域１２と自己整合で形成されるためこのＰ型
トランス７アゲート領域１２に食込むことがない。従っ
て、従￥素子の構成方法では問題となっていたＰ型トラ
ンス７アゲート領域１２のしきい値電圧が高くなること
によるホトダイオードを形成するＮ型半導体領域から埋
込みチャネル電荷結合素子への電荷転送時の不完全性が
除去される。かかる不完全性の除去によシ、従来問題と
なっていたホトダイオードを形成する半導体領域に電荷
が取り残され残像現象が生ずる問題が解消される。

また、本実施例においては、高濃度のＨｉＣ層となるＰ
型半導体層６はホトダイオードを形成するＮ型半導体領
域５の表面全面にわたって形成されるため、表面での暗
電流が発生する問題も抑止される。更に、この表面のＨ
ｉＣ層となるＰ型半導体層６は、Ｐ型チャネルストッパ
１１と自己整合で形成されておシ、その電位をチャネル
ストッパの電位（通常グランド電位）に保持することが
可能であり、ホトダイオードとなるＮ型半導体領域５の
信号蓄積容量をも向上させることができる。

以上、本発明の一実施例をＰ型基板を例にと９説明した
が、逆にＮ型基板を用い、Ｐ型半導体領域Ｎ型トランス
ファゲート領域の如くそれぞれの領域を逆導電型の領域
として用いても、同様に本発明を実施できることは言う
までもない。

（発明の効果） 以上説明したように、本発明は一導電型の半導体基板に
不純物を注入してホトダイオード領域を形成する工程、
前記半導体基板に逆導電型領域を形成する工程、熱拡散
工程、前記逆導電型半導体領域に不純物を注入して一導
電型の半導体層を形成する工程、不純物を注入して前記
ホトダイオード領域と同じ一導電型の電荷結合素子領域
を形成する工程、前記ホトダイオード領域の表面部分に
一導電型のチャネルストッパを形成する工程、および最
後に転送電極を形成する工程などを施すことにより、固
体撮像素子の残像現象を抑圧し、且

【図面の簡単な説明】

第１図（ａ）〜（ｇ）は本発明の一実施例を説明するた
めの工＠順に示した固体撮像素子の断面図、第２図は従
来の一例を説明するための固体撮像素子の単位素子の断
面図である。 １・・・・・・半導体基板、２・・・・・・第一の酸化
膜、３・・・・−・マスク材、４．４’、７．１０・・
・・・・ホトレジスト膜、５・・・・・・Ｎ型半導体領
域、６・・・・・・Ｐ型半導体層、８・・・・・・Ｎ型
埋込チャネル半導体領域、９・・・・・・第二の酸化膜
、１１・・・・・・チャネルストッパ、１２・・・・・
・Ｐ型トランスファゲート領域、１３・−・・・・ゲー
ト酸化膜、１４，１５・・・・・・転送電極。 ／＋　鳩 栄　１　図 ホト［シスト吸 第　１　図

Claims (1)

【特許請求の範囲】
1. 一導電型の半導体基板上に逆導電型の半導体領域を形成
   して構成されるホトダイオードと、このホトダイオード
   の表面部分に形成した一導電型の半導体層と、このホト
   ダイオードに隣接して設けられたトランスファゲート部
   と、このトランスファゲート部に隣接して設けられた電
   荷結合素子とを有し、単位素子はチャネルストッパによ
   って素子分離がなされている固体撮像素子の製造方法に
   おいて、前記半導体基板の表面を酸化して第一の酸化膜
   を形成する工程と、この酸化膜上にマスク材を形成する
   工程と、前記ホトダイオードとなるべき領域と前記電荷
   結合素子となるべき領域の前記マスク材を除去する工程
   と、このマスク材をマスクとしてホトダイオードとなる
   べき領域に不純物を注入し逆導電型の前記半導体領域を
   形成する工程と、この不純物を熱拡散によって押し込む
   ことにより前記ホトダイオードを形成する工程と、前記
   マスク材をマスクとして前記半導体領域の表面部分に一
   導電型の半導体層を形成すべく不純物を注入する工程と
   、前記マスク材をマスクとして前記電荷結合素子となる
   べき領域にホトダイオードと同じ導電型の不純物を注入
   する工程と、前記マスク材をマスクとして前記ホトダイ
   オードおよび前記電荷結合素子の表面領域を熱酸化して
   第二の酸化膜を形成する工程と、前記マスク材を除去し
   、前記第二の酸化膜をマスクとしてチャネルストッパと
   なるべき領域に前記ホトダイオードの表面部分に形成さ
   れた半導体層と同じ導電型の不純物を注入してチャネル
   ストッパを形成する工程と、表面部分に形成された前記
   第二の酸化膜を除去する工程と、再び酸化を行ないゲー
   ト酸化膜を形成する工程と、前記ゲート酸化膜上に転送
   電極を形成する工程とを含むことを特徴とする固体撮像
   素子の製造方法。