JPS63302526A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63302526A JPS63302526A JP13849687A JP13849687A JPS63302526A JP S63302526 A JPS63302526 A JP S63302526A JP 13849687 A JP13849687 A JP 13849687A JP 13849687 A JP13849687 A JP 13849687A JP S63302526 A JPS63302526 A JP S63302526A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating
- metallized
- metal
- thermal expansion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 239000002184 metal Substances 0.000 claims abstract description 16
- 238000009413 insulation Methods 0.000 abstract description 5
- 229920005989 resin Polymers 0.000 abstract description 5
- 239000011347 resin Substances 0.000 abstract description 5
- 239000000843 powder Substances 0.000 abstract description 3
- 239000003365 glass fiber Substances 0.000 abstract description 2
- 230000002950 deficient Effects 0.000 abstract 2
- 238000007493 shaping process Methods 0.000 abstract 1
- 229910000679 solder Inorganic materials 0.000 description 6
- 230000017525 heat dissipation Effects 0.000 description 5
- 230000007547 defect Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000002952 polymeric resin Substances 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔童業上の利用分野〕
この発明は富力用半導体装置に関するものであり、特に
その絶縁基板に加わる機械的ストレスを軽減する構造に
関するものでちる。
その絶縁基板に加わる機械的ストレスを軽減する構造に
関するものでちる。
筆３図は従来のこの種の半導体装置の断面図である。図
において、（１）はｐ、６の放熱基板、（２）は放熱基
板（１）上に無機粉体及びガラス繊維を含有す石耐熱性
高分子樹脂で形成された絶縁伝熱層、（４）は絶縁伝熱
層（２）上にメタライズされたＣｕ電極層であり、（３
）はＣｕ電極層（４）、ヒにメタライズされたＡｊ？ｔ
ｌｆ極層であり、Ｃｕ電ｇｉ１．層（４）及びＡｊ’電
極層（３）は必要に応じてパターニングされている。以
後（１）〜（４）を絶は基板と呼ぶ、ヒートスプレッダ
−（５）はＣｕ電極層（４）上に半田（６）で融着され
、シリコンチップ（６）はさらにヒートスプレッダ−（
５）上に半田（２）で融着されている。次にこのシリコ
ンチップ（６）の上部に超音波ボンディング法でＡｅリ
ード細線を接続する。この後外部取出電標（８）のイン
サート成形されたケース（９）を絶縁基板上に載せ、外
部取出電極（８）の下面に半田（２）を塗布し、ケース
（９）には図示しない接着材を塗布して高温状態にする
ことにより絶縁基板と融着する。次にケース上部の開口
部よりゲル樹脂Ｑ１を入れ昇温硬化しさらにエポキシ樹
脂■）によシ封止し従来の半導体装置は完成される。
において、（１）はｐ、６の放熱基板、（２）は放熱基
板（１）上に無機粉体及びガラス繊維を含有す石耐熱性
高分子樹脂で形成された絶縁伝熱層、（４）は絶縁伝熱
層（２）上にメタライズされたＣｕ電極層であり、（３
）はＣｕ電極層（４）、ヒにメタライズされたＡｊ？ｔ
ｌｆ極層であり、Ｃｕ電ｇｉ１．層（４）及びＡｊ’電
極層（３）は必要に応じてパターニングされている。以
後（１）〜（４）を絶は基板と呼ぶ、ヒートスプレッダ
−（５）はＣｕ電極層（４）上に半田（６）で融着され
、シリコンチップ（６）はさらにヒートスプレッダ−（
５）上に半田（２）で融着されている。次にこのシリコ
ンチップ（６）の上部に超音波ボンディング法でＡｅリ
ード細線を接続する。この後外部取出電標（８）のイン
サート成形されたケース（９）を絶縁基板上に載せ、外
部取出電極（８）の下面に半田（２）を塗布し、ケース
（９）には図示しない接着材を塗布して高温状態にする
ことにより絶縁基板と融着する。次にケース上部の開口
部よりゲル樹脂Ｑ１を入れ昇温硬化しさらにエポキシ樹
脂■）によシ封止し従来の半導体装置は完成される。
上記従来の半導体装置はメタライズ電極層であるＡｎ電
極層（３）をパターンエツチングし、そこに露出したＯ
ｕ ’Ｋ ｉ Ｒ（４１とヒートスプレッダ−（５）及
び外部取出電極（８）を半田（２）で融着、さらにＡＪ
リード細線（７）をＡＩ電極層（３）と超音波ボンディ
ング法により固着結線讐ることにより、強固な接合を得
ることができる。
極層（３）をパターンエツチングし、そこに露出したＯ
ｕ ’Ｋ ｉ Ｒ（４１とヒートスプレッダ−（５）及
び外部取出電極（８）を半田（２）で融着、さらにＡＪ
リード細線（７）をＡＩ電極層（３）と超音波ボンディ
ング法により固着結線讐ることにより、強固な接合を得
ることができる。
従来の構造においては、絶縁伝熱層（２）の第一の主面
上部にＣｕ電極層（４）が形成されているため、この絶
縁基板が高温状態下あるいは高温状態から常温まで急冷
された場合に、絶縁伝熱層（２）とＣｕ電極層（４）の
熱膨張率の歪によって絶縁伝熱層（２）に機械的ストレ
スがかかり、部分的に劣化し、亀裂などを生じて絶縁不
良を起こすという問題があった。
上部にＣｕ電極層（４）が形成されているため、この絶
縁基板が高温状態下あるいは高温状態から常温まで急冷
された場合に、絶縁伝熱層（２）とＣｕ電極層（４）の
熱膨張率の歪によって絶縁伝熱層（２）に機械的ストレ
スがかかり、部分的に劣化し、亀裂などを生じて絶縁不
良を起こすという問題があった。
この発明は上記のような問題を解消するためになされた
ものであり、半導体装置基板Ｋｅ縁不良が生じない半導
体装着を得ることを目的とする。
ものであり、半導体装置基板Ｋｅ縁不良が生じない半導
体装着を得ることを目的とする。
不発明は、絶縁伝熱層の上部にこの絶縁層に近似の熱膨
張率を有する第１の金属による第１のメタライズ層を形
成し、さらに第１のメタライズ層上にｇｌの金属より熱
膨張率の小さい第２の金属による第２のメタライズ層を
形成したものである。
張率を有する第１の金属による第１のメタライズ層を形
成し、さらに第１のメタライズ層上にｇｌの金属より熱
膨張率の小さい第２の金属による第２のメタライズ層を
形成したものである。
本発明は熱膨張係数が絶縁層と近似な第１のメタライズ
ｊ１・菱を接合することにより、この間の機械的ストレ
スを′輻減することができる。
ｊ１・菱を接合することにより、この間の機械的ストレ
スを′輻減することができる。
以下、本発明の一実施例を図で説明する。第１図は電力
用半導体装置の断面図である。第１図において（１）は
ＡＩの放熱基板であり、ＡＩの放熱基板（１）の上に無
機粉体及びガラスｕ１．維を含有した一分子樹脂で形成
された絶縁伝熱層を載画し、さらにその上部にＡｌ”４
極層（３）及びＣｕ電極層（４）をメタライズ形成した
絶縁基板を半導体装置基板として使用する。
用半導体装置の断面図である。第１図において（１）は
ＡＩの放熱基板であり、ＡＩの放熱基板（１）の上に無
機粉体及びガラスｕ１．維を含有した一分子樹脂で形成
された絶縁伝熱層を載画し、さらにその上部にＡｌ”４
極層（３）及びＣｕ電極層（４）をメタライズ形成した
絶縁基板を半導体装置基板として使用する。
第１図の実施例において、半導体装置基板には以下のス
トレスがかかる。すなわち、この半導体装置がゲルキュ
ア、樹脂キュアなど高温状態下にＵかれた場合、メタラ
イズ絶縁層（３） 、 ［４）及び絶縁伝熱層（２）は
Ｍ膨張する。そこで熱膨張率について注目するとＣｕは
１６．７ Ｘ ｘｏ−’（ａｍ／ａｍ”ｃ ）、Ａｌ
ｌ’ｊ ２３Ｘ ｌｏ−６（ａｍ／ｃｍ’Ｃ）、絶縁伝
熱層（２）は２６ Ｘ １０−’（Ｃｍ／ａｍ’（）で
多るため、絶縁伝熱層に加わる引張り応力が加わっても
ＡＩとの接合部は従来の（３ｕとの接合部より機械的ス
トレスが部域される。また体積弾性率でもｋｌが’Ｆ、
５５Ｘ １０１０（Ｐａ）、Ｃｕは１３．’７８ Ｘ１
０１Ｇ（Ｐａ）、圧縮率ではＡｅ １．３３ｘ １Ｏ−
１１（Ｐａ−１） （ｕＯ，７２Ｘ ：ＬＯ−１１（Ｐ
ａ−１：］とＡＪが（３ｕに比べて弾性に富んでいるこ
とから絶縁層に加わる機械的ストレスｔｋｌが吸収し、
絶縁劣化を軽減することができる。
トレスがかかる。すなわち、この半導体装置がゲルキュ
ア、樹脂キュアなど高温状態下にＵかれた場合、メタラ
イズ絶縁層（３） 、 ［４）及び絶縁伝熱層（２）は
Ｍ膨張する。そこで熱膨張率について注目するとＣｕは
１６．７ Ｘ ｘｏ−’（ａｍ／ａｍ”ｃ ）、Ａｌ
ｌ’ｊ ２３Ｘ ｌｏ−６（ａｍ／ｃｍ’Ｃ）、絶縁伝
熱層（２）は２６ Ｘ １０−’（Ｃｍ／ａｍ’（）で
多るため、絶縁伝熱層に加わる引張り応力が加わっても
ＡＩとの接合部は従来の（３ｕとの接合部より機械的ス
トレスが部域される。また体積弾性率でもｋｌが’Ｆ、
５５Ｘ １０１０（Ｐａ）、Ｃｕは１３．’７８ Ｘ１
０１Ｇ（Ｐａ）、圧縮率ではＡｅ １．３３ｘ １Ｏ−
１１（Ｐａ−１） （ｕＯ，７２Ｘ ：ＬＯ−１１（Ｐ
ａ−１：］とＡＪが（３ｕに比べて弾性に富んでいるこ
とから絶縁層に加わる機械的ストレスｔｋｌが吸収し、
絶縁劣化を軽減することができる。
本件の発明の構造は、前記実施例のものだけでなく絶縁
層と熱膨張係数の近似し熱伝導性の良い金属をメタライ
ズ層とする場合において適用可能である。
層と熱膨張係数の近似し熱伝導性の良い金属をメタライ
ズ層とする場合において適用可能である。
以上のように本件発明によれば絶縁伝熱層の上部にこの
絶縁伝熱層と近似の熱膨張率を有する第１の金属による
第１のメタライズ層を形成し、さらに第１の金属よシ熱
膨張率の小さい第２の金属による第２のメタライズ層を
形成したものを半導体装置基板とすることにより、絶縁
層の機械的ストレスを軽減し、絶縁不良を減少する効果
がある０
絶縁伝熱層と近似の熱膨張率を有する第１の金属による
第１のメタライズ層を形成し、さらに第１の金属よシ熱
膨張率の小さい第２の金属による第２のメタライズ層を
形成したものを半導体装置基板とすることにより、絶縁
層の機械的ストレスを軽減し、絶縁不良を減少する効果
がある０
第１図はこの発明の一実施例による半導体装置を示す断
面図、第２図は第１図の部分拡大図、第３図は従来の半
導体装置を示す断面図、第４図はｆａＪ図の部分拡大図
を示す。 図において、（１）はｋｌ放熱基板、（２）は絶縁伝熱
層、（３）はＡＩ’ｔｌｖｉ、層、（４）はＯｕ ’ｌ
ｉ極層、（５）ｎヒートｘプレツダー、（６）はシリコ
ンチップ、（７）はＡＩ細線、（８）は外部取出電極、
（９；はケース、Ｑ（１はゲル樹脂、（ロ）はエポキシ
樹脂、（２）は半田を示す０図中同一符号は同一または
相当部分を示す。
面図、第２図は第１図の部分拡大図、第３図は従来の半
導体装置を示す断面図、第４図はｆａＪ図の部分拡大図
を示す。 図において、（１）はｋｌ放熱基板、（２）は絶縁伝熱
層、（３）はＡＩ’ｔｌｖｉ、層、（４）はＯｕ ’ｌ
ｉ極層、（５）ｎヒートｘプレツダー、（６）はシリコ
ンチップ、（７）はＡＩ細線、（８）は外部取出電極、
（９；はケース、Ｑ（１はゲル樹脂、（ロ）はエポキシ
樹脂、（２）は半田を示す０図中同一符号は同一または
相当部分を示す。
Claims (1)
- 半導体装置基板の表面に絶縁層を形成し、前記絶縁層
の上部にこの絶縁層に近似の熱膨張係数を有する第１の
金属による第１のメタライズ層を形成し、さらに前記第
１のメタライズ層上に前記第１の金属より熱膨張率の小
さい第２の金属による第２のメタライズ層を形成したこ
とを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13849687A JPS63302526A (ja) | 1987-06-02 | 1987-06-02 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13849687A JPS63302526A (ja) | 1987-06-02 | 1987-06-02 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63302526A true JPS63302526A (ja) | 1988-12-09 |
Family
ID=15223475
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13849687A Pending JPS63302526A (ja) | 1987-06-02 | 1987-06-02 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63302526A (ja) |
-
1987
- 1987-06-02 JP JP13849687A patent/JPS63302526A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006013080A (ja) | 半導体モジュールおよびその製造方法 | |
| JP2930186B2 (ja) | 半導体装置の実装方法および半導体装置の実装体 | |
| US6621173B1 (en) | Semiconductor device having an adhesive and a sealant | |
| JPS63302526A (ja) | 半導体装置 | |
| JPH11168122A (ja) | 回路基板への半導体素子の装着方法、及び半導体装置 | |
| JPH09246325A (ja) | 半導体素子の実装構造及びその製造方法 | |
| JPS6077446A (ja) | 封止半導体装置 | |
| JPH113909A (ja) | フリップチップ部材、シート状封止材料、半導体装置およびその製造方法 | |
| JPH09246318A (ja) | 半導体装置およびその製造方法 | |
| JPH0210858A (ja) | 樹脂封止型半導体装置 | |
| JPS6313337A (ja) | 半導体素子の実装方法 | |
| JPH0590448A (ja) | 混成集積回路 | |
| JP2504465B2 (ja) | 半導体装置 | |
| JPH10284648A (ja) | 半導体装置 | |
| TWI241003B (en) | Method and device for cavity-down package | |
| JP2779322B2 (ja) | 半導体パッケージの製造方法 | |
| JPS63296250A (ja) | 半導体装置 | |
| JPS6089945A (ja) | 封止半導体装置 | |
| JPH02210843A (ja) | 樹脂封止型半導体装置 | |
| JP2555519Y2 (ja) | 表面実装樹脂封止型半導体装置 | |
| JP3399439B2 (ja) | 半導体装置用リードフレームの製造方法 | |
| JPS63107127A (ja) | 半導体装置 | |
| JPH01166530A (ja) | 樹脂封止型半導体装置 | |
| KR20030005751A (ko) | 파워 모듈용 기판 | |
| JPH03296250A (ja) | 樹脂封止型半導体装置 |