JPS63300611A - レベル変換回路 - Google Patents
レベル変換回路Info
- Publication number
- JPS63300611A JPS63300611A JP62136910A JP13691087A JPS63300611A JP S63300611 A JPS63300611 A JP S63300611A JP 62136910 A JP62136910 A JP 62136910A JP 13691087 A JP13691087 A JP 13691087A JP S63300611 A JPS63300611 A JP S63300611A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- potential
- power supply
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 16
- 230000003321 amplification Effects 0.000 abstract description 2
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明はレベル変換回路に係り、詳しくは、正値電源と
接地電源との間の信号レベルを負値電源と接地電源との
間の信号レベルに変換するレベル変換回路に関する。
接地電源との間の信号レベルを負値電源と接地電源との
間の信号レベルに変換するレベル変換回路に関する。
[従来の技術]
従来、この種のレベル変換回路は第3図に示されている
ようなものか知られており、このレベル変換回路の動作
を先ず説明する。第3図の入力端子INに高レベル信号
VHか供給されるとトランジスタQ4かオンして正値電
源Vccから抵抗Q6、トランジスタQ4.ダイオード
D3.D4を介して接地電位に電流経路か形成され、ノ
ードAは接地電位よりダイオードD4の順方向電圧分た
け正電圧側の所定電位子VFを得る。このようにノーF
Aか+VFになると、ダイオードD6.D7はオンする
が、ダイオ−F’ D 5はオフし、出力端子OUTに
はタイオー)”D6.D7の順方向電圧(VFの2倍、
即ち2VF)たけノードAの電圧より負電圧の出力電位
−VFを得る。
ようなものか知られており、このレベル変換回路の動作
を先ず説明する。第3図の入力端子INに高レベル信号
VHか供給されるとトランジスタQ4かオンして正値電
源Vccから抵抗Q6、トランジスタQ4.ダイオード
D3.D4を介して接地電位に電流経路か形成され、ノ
ードAは接地電位よりダイオードD4の順方向電圧分た
け正電圧側の所定電位子VFを得る。このようにノーF
Aか+VFになると、ダイオードD6.D7はオンする
が、ダイオ−F’ D 5はオフし、出力端子OUTに
はタイオー)”D6.D7の順方向電圧(VFの2倍、
即ち2VF)たけノードAの電圧より負電圧の出力電位
−VFを得る。
これに対して、入力端子INに低レベル信号■Lを供給
すると、トランジスタQ4はオフし、ダイオードD3.
D4.D6もオフする。し・か亡ながら、ダイオード’
D5.D7はオンしl、出力端子OU Tには接地電位
に対して2 V Fだけ負側にシフトした電位の出力信
号−2VFか得られる。こnらの関係を第5A図に示す
。
すると、トランジスタQ4はオフし、ダイオードD3.
D4.D6もオフする。し・か亡ながら、ダイオード’
D5.D7はオンしl、出力端子OU Tには接地電位
に対して2 V Fだけ負側にシフトした電位の出力信
号−2VFか得られる。こnらの関係を第5A図に示す
。
要約すると、従来のし・\非変換回路では正値電源Vc
cと接地電位との間で変化する人力信号をダイオードス
イッチを介して負値電源VEEと接地電位との間で変化
する一VFの出力信号と一2VFの出力信号とに変換す
る。
cと接地電位との間で変化する人力信号をダイオードス
イッチを介して負値電源VEEと接地電位との間で変化
する一VFの出力信号と一2VFの出力信号とに変換す
る。
[発明が解決しようとする問題点]
しかしながら、上記従来のレベル変換回路では人力信号
の振幅に関1系なく、回路を構成するダイオードの順方
向電圧VFに基づき出力信号の振幅か決定されていたの
で、トランジスタートランジスタロジック(T T L
)回路やCMO3回路に出力信号を供給しようとすると
振幅か小さく、途中で増幅しなけれはならないという問
題点があった。
の振幅に関1系なく、回路を構成するダイオードの順方
向電圧VFに基づき出力信号の振幅か決定されていたの
で、トランジスタートランジスタロジック(T T L
)回路やCMO3回路に出力信号を供給しようとすると
振幅か小さく、途中で増幅しなけれはならないという問
題点があった。
更に、従来のレベル変換回路では出力信号か接地電位を
基準にして高し・\ルと低レベルとか得られるので、負
値電源電位からしきい値か決定される回路に対しては雑
音余裕度が小さくなるという問題点があった。
基準にして高し・\ルと低レベルとか得られるので、負
値電源電位からしきい値か決定される回路に対しては雑
音余裕度が小さくなるという問題点があった。
従って、本発明の目的;よ入力信号の振幅に比例し・負
値電源電位を基準に変化する出力信号を発生させるレベ
ル変換回路を提供することである。
値電源電位を基準に変化する出力信号を発生させるレベ
ル変換回路を提供することである。
[問題点を解決するための手段]
本発明は、正値電源電位と接地電位との間の電位を有す
る入力信号を負値電源電位と接地電位との間の電位を有
する出力信号に変換するレベル変換回路にして、コレク
タを正値電源電位にベースを人力名号にそれぞれ接続さ
れた第1トランジスタと、一端が第1トランジスタのエ
ミッタに接続された抵抗体と、コしクダを第1トランジ
スタのエミッタに・\−スを抵抗体の他端にそれぞれ接
続された第2トランジスタと、第2トランジスタのベー
スと負値電源電位との間に介在する第1電流源と、第2
トランジスタのエミッタと負値電源電位との間に介在す
る第2電流源と、第2トランジスタのエミッタに接続さ
れた出力ノードとを備えたことを特徴としている。
る入力信号を負値電源電位と接地電位との間の電位を有
する出力信号に変換するレベル変換回路にして、コレク
タを正値電源電位にベースを人力名号にそれぞれ接続さ
れた第1トランジスタと、一端が第1トランジスタのエ
ミッタに接続された抵抗体と、コしクダを第1トランジ
スタのエミッタに・\−スを抵抗体の他端にそれぞれ接
続された第2トランジスタと、第2トランジスタのベー
スと負値電源電位との間に介在する第1電流源と、第2
トランジスタのエミッタと負値電源電位との間に介在す
る第2電流源と、第2トランジスタのエミッタに接続さ
れた出力ノードとを備えたことを特徴としている。
[実施例]
以下、本発明の実施例を図面を参照し・て説明する。
第1図は本発明の第1実施例の構成を示す回路図である
。第1図において、入力端子INに入力電圧V i n
か供給されると、トランジスタQ1はエミッタフォロア
なので、トランジスタQ1のベース・エミッタ間電圧を
V Fとすると、そのエミッタの電1立VEは VE =Viri−VF となる。一方、トランジスタQ2のコレクタ・エミッタ
間電圧VCE2はトランジスタQ2のベース電流が電流
源11の電流値(11)に比べて無視てきるほど小さい
とすると、抵抗Rによる電圧降下により VCE2= i 1 R+VF となる。従って、出力端子OUTの電位Voutは Vout、=’v’1n−VF −(ilR+VF)
=V i n −i 1−2VF となる。ここで、電流源■1の電流1直11が負値電源
電圧VEEに比例するものとすると、11=a−VEE
+b となり、出力電圧Voutは Vo u t=V i n−a−R−VEE−2VFb
−R と成る。上式からも明きらかなように、本実施例のレベ
ル変換回路では、出力電圧〜’outの振幅が入力信号
Vinの振幅に従っており、しかも、負値電源VEEの
電圧を基準にしている。その結果、本実施例のレベル変
換回路から得られる出力1言号は充分な振幅を有してお
り、しかも、負電圧源V E Eを基準にしたしきい値
に対しても充分な雑音余裕度を有している。
。第1図において、入力端子INに入力電圧V i n
か供給されると、トランジスタQ1はエミッタフォロア
なので、トランジスタQ1のベース・エミッタ間電圧を
V Fとすると、そのエミッタの電1立VEは VE =Viri−VF となる。一方、トランジスタQ2のコレクタ・エミッタ
間電圧VCE2はトランジスタQ2のベース電流が電流
源11の電流値(11)に比べて無視てきるほど小さい
とすると、抵抗Rによる電圧降下により VCE2= i 1 R+VF となる。従って、出力端子OUTの電位Voutは Vout、=’v’1n−VF −(ilR+VF)
=V i n −i 1−2VF となる。ここで、電流源■1の電流1直11が負値電源
電圧VEEに比例するものとすると、11=a−VEE
+b となり、出力電圧Voutは Vo u t=V i n−a−R−VEE−2VFb
−R と成る。上式からも明きらかなように、本実施例のレベ
ル変換回路では、出力電圧〜’outの振幅が入力信号
Vinの振幅に従っており、しかも、負値電源VEEの
電圧を基準にしている。その結果、本実施例のレベル変
換回路から得られる出力1言号は充分な振幅を有してお
り、しかも、負電圧源V E Eを基準にしたしきい値
に対しても充分な雑音余裕度を有している。
第2図に電流源11の具体的構成を示す。トランジスタ
Q3とダイオ−F’ D 2とて構成される力しントミ
ラー回路によりトランジスタQ3を流れる電流11は i 1= (−VEE−2VF)/R2となる。従って
、上記aとbとはそれぞれa = −1/ R2、b
= −2V F / R2となり、上記出力電圧Vou
tは Vout=Vin+R−VEE/R2−2VF+2・R
・〜’F/R2 と書き直すことかできる。
Q3とダイオ−F’ D 2とて構成される力しントミ
ラー回路によりトランジスタQ3を流れる電流11は i 1= (−VEE−2VF)/R2となる。従って
、上記aとbとはそれぞれa = −1/ R2、b
= −2V F / R2となり、上記出力電圧Vou
tは Vout=Vin+R−VEE/R2−2VF+2・R
・〜’F/R2 と書き直すことかできる。
また、R=R2となるように回路定数を選択すると、出
力電圧Voutは You t=V in+VEE と表される。従って、出力電圧Voutは入力信号の電
圧Vlnを負値電源電圧VEE分たけシフトさせたもの
となり、第5B図に示されているように出力信号は入力
信号と同じ振幅を有し7、しかも入力電圧と接地電圧と
の相対関係は出力電圧と負値電源電圧との間でそのまま
保存される。
力電圧Voutは You t=V in+VEE と表される。従って、出力電圧Voutは入力信号の電
圧Vlnを負値電源電圧VEE分たけシフトさせたもの
となり、第5B図に示されているように出力信号は入力
信号と同じ振幅を有し7、しかも入力電圧と接地電圧と
の相対関係は出力電圧と負値電源電圧との間でそのまま
保存される。
第4図は本発明の第2実施例の構成を示す回路図である
。本実施例は第1実施例の構成に加えて容量体Cを抵抗
Rと並列に加えている。従って、トランジスタQ2のコ
レクタ電位が入力信号の変化にともない急速に変化した
場合にはトランジスタQ2のベースとコレクタとを過渡
的に短絡させて出力電圧の変化を高速化させることかで
きる。
。本実施例は第1実施例の構成に加えて容量体Cを抵抗
Rと並列に加えている。従って、トランジスタQ2のコ
レクタ電位が入力信号の変化にともない急速に変化した
場合にはトランジスタQ2のベースとコレクタとを過渡
的に短絡させて出力電圧の変化を高速化させることかで
きる。
本実施例では第1実施例と同様に入出力電圧の直流的な
関係を維持し・たままで、信号変化時の過渡特性のみ改
善することかできる。
関係を維持し・たままで、信号変化時の過渡特性のみ改
善することかできる。
[発明の効果]
以上、説明してきたように、本発明に係るレベル変換回
路では入力信号の振幅をそのまま保持し、負値電源電位
を基準に変化する出力1言号を得ることかできる。従っ
て、TTL回路等に増幅しなくても充分な振幅の信号を
供給可能である。また、負値電源電位を基準に変化する
ので、充分な雑音余裕度を有している。
路では入力信号の振幅をそのまま保持し、負値電源電位
を基準に変化する出力1言号を得ることかできる。従っ
て、TTL回路等に増幅しなくても充分な振幅の信号を
供給可能である。また、負値電源電位を基準に変化する
ので、充分な雑音余裕度を有している。
第1図は本発明の第1実施例の構成を示す回路図、
第2図は第1実施例の電流源の構成を示す回路図、
第3図は従来例の構成を示す回路図、
第4図は本発明の第2実施例の構成を示す回路図、
第5A図は従来例の入出力特性を示すグラフ、第5B図
は第1実施例の入出力特性を示すグラフである。 IN・・・・・・・入力端子、 Ql・・・・・・・第1トランジスタ、Q2・・・・・
・・第2トランジスタ、R・・・・・・・・抵抗体、 11・・・・・・・第1電流源、 ■2・・・・・・・第2電流源、 OUT・・・・・・出力、 C・・・・・・・・容量体。 特許出願人 日本電気株式会社 代理人 弁理士 桑 井 清 − 第1図 第3図 笛 A 図 φ 第5A図 木 ’−+v\ ■ 第5B図
は第1実施例の入出力特性を示すグラフである。 IN・・・・・・・入力端子、 Ql・・・・・・・第1トランジスタ、Q2・・・・・
・・第2トランジスタ、R・・・・・・・・抵抗体、 11・・・・・・・第1電流源、 ■2・・・・・・・第2電流源、 OUT・・・・・・出力、 C・・・・・・・・容量体。 特許出願人 日本電気株式会社 代理人 弁理士 桑 井 清 − 第1図 第3図 笛 A 図 φ 第5A図 木 ’−+v\ ■ 第5B図
Claims (1)
- 正値電源電位と接地電位との間の電位を有する入力信号
を負値電源電位と接地電位との間の電位を有する出力信
号に変換するレベル変換回路にして、コレクタを正値電
源電位にベースを入力信号にそれぞれ接続された第1ト
ランジスタと、一端が第1トランジスタのエミッタに接
続された抵抗体と、コレクタを第1トランジスタのエミ
ッタにベースを抵抗体の他端にそれぞれ接続された第2
トランジスタと、第2トランジスタのベースと負値電源
電位との間に介在する第1電流源と、第2トランジスタ
のエミッタと負値電源電位との間に介在する第2電流源
と、第2トランジスタのエミッタに接続された出力ノー
ドとを備えたことを特徴とするレベル変換回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62136910A JPS63300611A (ja) | 1987-05-29 | 1987-05-29 | レベル変換回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62136910A JPS63300611A (ja) | 1987-05-29 | 1987-05-29 | レベル変換回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63300611A true JPS63300611A (ja) | 1988-12-07 |
Family
ID=15186432
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62136910A Pending JPS63300611A (ja) | 1987-05-29 | 1987-05-29 | レベル変換回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63300611A (ja) |
-
1987
- 1987-05-29 JP JP62136910A patent/JPS63300611A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR900013509A (ko) | 온도보상회로 | |
KR920015740A (ko) | 주파수 2배 및 믹싱 회로 | |
JPH03123208A (ja) | 差動電流増幅回路 | |
EP0435335B1 (en) | Transistor circuit and level converting circuit | |
JPH03788B2 (ja) | ||
JP3401084B2 (ja) | ディジタルスイッチング段 | |
JPS61293022A (ja) | Ecl−ttl変換出力回路 | |
JPS63300611A (ja) | レベル変換回路 | |
JP2508488B2 (ja) | バッファ回路 | |
JPH0622325B2 (ja) | レベル変換回路 | |
JP2623954B2 (ja) | 利得可変増幅器 | |
JPH06169225A (ja) | 電圧電流変換回路 | |
KR930007795B1 (ko) | 저전압동작형 증폭회로 | |
JPS635297Y2 (ja) | ||
JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
JP2752836B2 (ja) | 電圧・電流変換回路 | |
JP2853485B2 (ja) | 電圧電流変換回路 | |
JPS6133710Y2 (ja) | ||
KR900013706A (ko) | 차동 증폭기 | |
SU801226A1 (ru) | Двухтактный усилитель мощности | |
JP2844796B2 (ja) | 増幅回路 | |
JP2821606B2 (ja) | バッファ回路 | |
JPS6337528B2 (ja) | ||
JPS6155805B2 (ja) | ||
JPS60148207A (ja) | クランプ回路付差動増幅回路 |