JPS6329962A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPS6329962A
JPS6329962A JP17320486A JP17320486A JPS6329962A JP S6329962 A JPS6329962 A JP S6329962A JP 17320486 A JP17320486 A JP 17320486A JP 17320486 A JP17320486 A JP 17320486A JP S6329962 A JPS6329962 A JP S6329962A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
semiconductor
insulating layer
well
noise
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17320486A
Other languages
Japanese (ja)
Inventor
Mitsuo Soneda
曽根田 光生
Yoshikazu Hazama
間 快和
Akira Mizumura
水村 章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP17320486A priority Critical patent/JPS6329962A/en
Publication of JPS6329962A publication Critical patent/JPS6329962A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805Capacitors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

PURPOSE:To prevent noise current flowing through a semiconductor substrate from entering elements thereon, by providing a semiconductor well for bypassing the noise current apt to enter the elements from the semiconductor substrate, to a place stable in terms of alternate current. CONSTITUTION:In a chopper-type comparator, electrodes of a capacitor C1 have the same node in terms of direct current. Under these electrodes, a semiconductor well 2 having the opposite type of conductivity to that of a semiconductor substrate 1 is arranged and the well 2 is gounded. Accordingly, any noise current flowing through the semiconductor substrate 1 is bypassed to the ground by means of a junction capacitance Cf' between the semiconductor substrate 1 and the semiconductor well 2, so that no noise enters a polycrystalline silicon layer 7. In this manner, it can be avoided that noise current flowing through the semiconductor substrate 2 enters the capacitor C1 of the chopper-type comparator.

Description

【発明の詳細な説明】 以下の順序に従って本発明を説明する。[Detailed description of the invention] The present invention will be described in the following order.

A、産業上の利用分野 B9発明の概要 C1従来技術[第7図乃至第10図コ D1発明が解決しようとする問題点 E9問題点を解決するための手段 F、作用 G、実施例[第1Nbを第6図] H1発明の効果 (A、産業上の利用分野) 本発明は゛ト導体装置、特に半導体基板上に絶縁層を介
して素子が形成された半導体装置に関する。
A. Industrial field of application B9 Summary of the invention C1 Prior art [Figures 7 to 10] D1 Problems to be solved by the invention E9 Means for solving the problems F, Effects G, Examples 1Nb in FIG. 6] H1 Effects of the Invention (A. Field of Industrial Application) The present invention relates to a conductor device, and particularly to a semiconductor device in which an element is formed on a semiconductor substrate with an insulating layer interposed therebetween.

(B、発明の概要) 本発明は、半導体基板上に絶縁層を介して素Tか形成さ
れた半導体装置において、 半導体基板に流れるノイズか素子に入り込むのを防止す
るため、 素子の交流的に同一ノートの部分下に半導体ウェルを設
け、該半導体ウェルを交流的に安定したところに接続し
てなるものであり、 従って、本発明半導体装置によれば半導体装置から素子
へ侵入しようとするノイズを半導体ウェルによって交流
的に安定したところにバイパスさせることかできる。
(B. Summary of the Invention) The present invention provides a semiconductor device in which an element T is formed on a semiconductor substrate with an insulating layer interposed therebetween, in order to prevent noise flowing through the semiconductor substrate from entering the element. A semiconductor well is provided under the same note, and the semiconductor well is connected to a stable AC source. Therefore, the semiconductor device of the present invention prevents noise from entering the device from the semiconductor device. It can be bypassed to a stable AC source using a semiconductor well.

(C,従来技術)[第7図乃至第10図]第7図に示す
ようなチョッパー型コンパレータをLSIに形成する場
合におけるそのコンパレータのコンデンサCIや第9図
に示すようなA/DコンバータをLSIに形成する場合
におけるそのストリング抵抗R,R,R1・・・等の素
子は第8図、第10図に示すように半導体基板aの表面
上に形成された絶縁層(LOGOS)bの上に形成され
る場合が多い。先ず、第8図に示されたコンデンサC1
についてどのように構成されているかを説明する。Cは
コンデンサCIの一方の電極(第7図に示す回路におけ
るスイッチSWI側の電極)を成す多結晶シリコン層、
dは該多結晶シリコン層C上を覆うSiO□からなる絶
縁層で、該絶縁層dの上記多結晶シリコン層Cの一端部
上に位置したところにはコンタクトホールeが形成され
ている。fは多結晶シリコン層Cと絶縁層dを介して対
向するアルミニウムからなる導体層で、コンデンサC1
の他方の電極(第7図に示す回路におけるインバータI
NVの入力側の電極)を成している。
(C, Prior Art) [Figures 7 to 10] When a chopper type comparator as shown in Figure 7 is formed in an LSI, the capacitor CI of the comparator and the A/D converter as shown in Figure 9 are When formed in an LSI, elements such as string resistors R, R, R1, etc. are formed on an insulating layer (LOGOS) b formed on the surface of a semiconductor substrate a, as shown in FIGS. 8 and 10. is often formed. First, capacitor C1 shown in FIG.
Explain how it is structured. C is a polycrystalline silicon layer forming one electrode of the capacitor CI (the electrode on the switch SWI side in the circuit shown in FIG. 7);
d is an insulating layer made of SiO□ that covers the polycrystalline silicon layer C, and a contact hole e is formed in the insulating layer d located above one end of the polycrystalline silicon layer C. f is a conductor layer made of aluminum that faces the polycrystalline silicon layer C and the insulating layer d, and the capacitor C1
(inverter I in the circuit shown in Fig. 7)
NV input side electrode).

gは上記導体層fと同時に形成されたアルミニウムから
なる配線層で、上記コンタクトホールeを通して多結晶
シリコン層Cに接続されている。hは導体層f及び配線
層g上を被覆する絶縁層である。
A wiring layer g made of aluminum was formed at the same time as the conductor layer f, and is connected to the polycrystalline silicon layer C through the contact hole e. h is an insulating layer covering the conductor layer f and the wiring layer g.

上記半導体基板aはそれがN型の場合には回路の十の電
源端子(+Vdd)に接続されている。
If the semiconductor substrate a is of N type, it is connected to the power supply terminal (+Vdd) of the circuit.

若し逆にそれがP型の場合には回路の−の電源端子、即
ちグランドに接続される。
Conversely, if it is of P type, it is connected to the - power supply terminal of the circuit, that is, the ground.

次に、第9図に示されたストリング抵抗についてどのよ
うに構成されているかを説明する。iはストリング抵抗
R,R1・・・を成すシリサイド膜で、絶縁層b−ヒに
一直線上に形成されている。
Next, the structure of the string resistor shown in FIG. 9 will be explained. Reference character i denotes a silicide film forming string resistors R, R1, .

jはシリサイド膜i上を被覆する絶縁層で、所定の間隔
を置いてコンタクトホールに、k、・・・が形成されて
いる。2.2、・・・はコンタクトホールに、k、・・
・を通してシリサイド膜iに接続せしめられた金属から
なるタップ取り出し電極膜、mは表面上を保護する絶縁
層である。
j is an insulating layer covering the silicide film i, and contact holes k, . . . are formed at predetermined intervals. 2.2,... is in the contact hole, k,...
・A tap-out electrode film made of metal is connected to the silicide film i through the tap electrode film, and m is an insulating layer that protects the surface.

(D、発明が解決しようとする問題点)ところで、第8
図に示すLSIにしろ第10図に示すLSIにしろLS
I回路全体が半導体基板a内あるいはその上方に形成さ
iており、そしてLSI回路にはロジック回路等の雑音
源が含まれている。従って、ロジック回路をコントロー
ルするクロックパルス等によって発生するノイズ電流が
゛袢導体基板aに流れる。そして、半導体基板aにノイ
ズ電流が流れるとそれが寄生容量Cfを通してL記コン
デンサC1、ストリング抵抗R1R1・・・に入り込む
。というのは、コンデンサC1の一方の電極を成す多結
晶シリコン層C、ストリング抵抗R,R1・・・を成ず
シリサイド膜iは半導体基板a−ヒに絶縁層すを介して
形成されているので、多結晶シリコン層C、シリサイド
膜iと半導体基板aとの間に絶縁層すを話電体として介
在する寄生容icfを通して高い周波数のノイズか半導
体基板aからコンデンサC1やストリング抵抗R,R2
・・・に流れ込む。従って、S/Nが悪くなり、またA
/Dコンバータの精度が悪くなったりする。
(D. Problem to be solved by the invention) By the way, the 8th problem
Whether it is the LSI shown in the figure or the LSI shown in Fig. 10, the LS
The entire I circuit is formed within or above the semiconductor substrate a, and the LSI circuit includes noise sources such as logic circuits. Therefore, noise current generated by clock pulses etc. that control the logic circuit flows through the conductive substrate a. When a noise current flows through the semiconductor substrate a, it enters the L capacitor C1, the string resistor R1R1, etc. through the parasitic capacitance Cf. This is because the polycrystalline silicon layer C forming one electrode of the capacitor C1, the string resistors R, R1, etc. are not formed, and the silicide film i is formed on the semiconductor substrates a and h via an insulating layer. , high frequency noise is transmitted from the semiconductor substrate a to the capacitor C1 and string resistors R, R2 through the parasitic capacitance ICF interposed between the polycrystalline silicon layer C, the silicide film i, and the semiconductor substrate a.
It flows into... Therefore, the S/N becomes worse and the A
/D converter accuracy may deteriorate.

本発明はこのような問題点を解決すべく為されたもので
あり、半導体基板に流れるノイズが素子に入り込むのを
防1)ニー4−ることを目的とするものである。
The present invention has been made to solve these problems, and aims to 1) prevent noise flowing through a semiconductor substrate from entering an element;

(E、問題点を解決するための手段) 本発明f:i体装差装置記問題点を解決するため、゛詐
導体基板上に絶縁層を介して素子が形成された半導体装
置において、上記素子の交流的に同一 ノードの部分に
上記絶縁層を介して対向する半導体ウェルが上記半導体
基板の表面部に形成され、上記半導体ウェルが交流的に
安定したところに接続されてなることを特徴とする特 (F、作用) 本発明半導体装置によれば、半導体基板から素子へ侵入
しようとするノイズを半導体ウェルによって交流的に安
定したところにバイパスさせることかできる。従って、
半導体基板を流れるノイズ電流が半導体基板と素子との
間に寄生する容量を通して素fへ侵入することを防止す
ることができる。
(E. Means for Solving the Problems) The present invention Semiconductor wells are formed on the surface of the semiconductor substrate to face the same nodes in terms of alternating current of the element via the insulating layer, and the semiconductor wells are connected to a stable place in terms of alternating current. According to the semiconductor device of the present invention, noise that attempts to enter the element from the semiconductor substrate can be bypassed to a stable area in terms of alternating current using the semiconductor well. Therefore,
It is possible to prevent the noise current flowing through the semiconductor substrate from entering the element f through the parasitic capacitance between the semiconductor substrate and the element.

(G、実施例)[第1図乃至第6図] 以F、本発明半導体装置を図示実施例に従って詳細に説
明する。
(G. Embodiment) [FIGS. 1 to 6] Hereinafter, the semiconductor device of the present invention will be described in detail according to the illustrated embodiment.

第1図は本発明半導体装置の第1の実施例を示すもので
ある。
FIG. 1 shows a first embodiment of the semiconductor device of the present invention.

1はN型の半導体基板で、電気的には回路の電源端子(
+vdd)に接続されている。2は該半導体基板1の表
面部に選択的に形成されたP型半導体ウェル、3は半導
体基板1表面部の選択的酸化により形成された絶縁層、
4はP型半導体ウェル2の電極取出用高濃度領域で、該
領域4の表面はコンタクトホール5を通して電極6と接
続せしめられ、該電極6を通して接地されている。
1 is an N-type semiconductor substrate, which is electrically connected to the circuit power supply terminal (
+vdd). 2 is a P-type semiconductor well selectively formed on the surface of the semiconductor substrate 1; 3 is an insulating layer formed by selective oxidation of the surface of the semiconductor substrate 1;
Reference numeral 4 denotes a high concentration region for taking out the electrode of the P-type semiconductor well 2. The surface of the region 4 is connected to an electrode 6 through a contact hole 5, and is grounded through the electrode 6.

7は第7図に示したチョッパー型コンパレータのコンデ
ンサC1の一方の電極を成す多結晶シリコン層、8は該
多結晶シリコン層7.1:を覆う5in2からなる絶縁
層で、該絶縁層8の上記多結晶シリコン層7の一端部上
に位置したところにはコンタクトホール9が形成されて
いる。、10は多結晶シリコン層7と絶縁層8を介して
対向するアルミニウムからなる導体層で、上記コンデン
サC1の他方の電極を成している。
7 is a polycrystalline silicon layer forming one electrode of the capacitor C1 of the chopper type comparator shown in FIG. A contact hole 9 is formed above one end of the polycrystalline silicon layer 7. , 10 are conductor layers made of aluminum that face the polycrystalline silicon layer 7 with an insulating layer 8 in between, and constitute the other electrode of the capacitor C1.

11は上記導体層10と同時に形成されたアルミニウム
からなる配線層で、上記コンタクトホール9を通して多
結晶シリコン層7に接続されている。12は導体層10
及び配線層ll上を被覆する絶縁層である。
A wiring layer 11 made of aluminum was formed at the same time as the conductor layer 10, and is connected to the polycrystalline silicon layer 7 through the contact hole 9. 12 is a conductor layer 10
and an insulating layer covering the wiring layer ll.

このような半導体装置によれば、チョッパー型コンパレ
ータの直流的には同一ノードであるコンデンサC1の両
電極下に半導体基板1と逆導電型の゛b導体ウェル2が
配置され、該半導体ウェル2が接地されているので、半
導体基板1を流れるノイズ′a流は半導体基板1と半導
体ウェル2との間の接合容ff1cf’を介して半導体
ウェル2に流れ込むと接地側にバイパスされ、多結晶シ
リコン層7へはノイズが侵入し得ない。従って、チョッ
パー型コンパレータのコンデンサC1に半導体基板1に
流れるノイズが入り込むことを回避することができる。
According to such a semiconductor device, a conductive well 2 having a conductivity type opposite to that of the semiconductor substrate 1 is arranged under both electrodes of the capacitor C1, which are at the same node in terms of direct current of the chopper type comparator. Since it is grounded, the noise 'a' flowing through the semiconductor substrate 1 flows into the semiconductor well 2 through the junction capacitance ff1cf' between the semiconductor substrate 1 and the semiconductor well 2, and is bypassed to the ground side, and the polycrystalline silicon layer Noise cannot enter into 7. Therefore, it is possible to prevent noise flowing through the semiconductor substrate 1 from entering the capacitor C1 of the chopper type comparator.

第2図は本発明半導体装置の第2の実施例を示すもので
ある。この実施例は第1図に示す第1の実施例のアルミ
ニュウムからなる導体膜10の上に絶縁層13を介して
アルミニュウムからなる導体膜14を!1!を層し、該
導体膜14を上記配線層1工と電気的に接続したもので
ある。15は表面を被覆する絶縁層である。
FIG. 2 shows a second embodiment of the semiconductor device of the present invention. In this embodiment, a conductor film 14 made of aluminum is placed on top of the conductor film 10 made of aluminum of the first embodiment shown in FIG. 1 with an insulating layer 13 interposed therebetween! 1! The conductor film 14 is electrically connected to the wiring layer 1 described above. 15 is an insulating layer covering the surface.

このような導体膜14を設けるのはコンデンサC1とイ
ンバータINVとの接続点(第7図参照)に寄生する寄
生容量Cf″を小さくするためである。というのは、コ
ンデンサC1の他方の電極を成す導体膜10と接地との
間に寄生容量Cf″が介在する虞れがあり、そして、寄
生容量Cf″が介在するとコンデンサC1に対して充電
されることによって上昇するインバータINVの人力レ
ベルのその上昇量が少くなる。即ち、入力信号の電圧を
コンデンサC1と寄生容量Cfとで分圧した電圧がイン
バータINVに加わることになる。そのためできるだけ
コンデンサC1の他方の電極側(インバータINV側)
に寄生する寄生界−[Cf″の値を小さくする必要があ
るのである。そこで、その寄生界]Cf″は、コンデン
サC1の一方の′rg、極と同電位にされた導体膜14
を絶縁層13介して導体膜10に対向させて静電的にシ
ールドすることにより小さくするのである。
The purpose of providing such a conductor film 14 is to reduce the parasitic capacitance Cf'' that occurs at the connection point between the capacitor C1 and the inverter INV (see FIG. 7). This is because the other electrode of the capacitor C1 There is a possibility that a parasitic capacitance Cf'' may exist between the conductive film 10 and the ground, and if the parasitic capacitance Cf'' exists, the human power level of the inverter INV will increase due to the capacitor C1 being charged. The amount of increase will be smaller.In other words, the voltage obtained by dividing the voltage of the input signal by the capacitor C1 and the parasitic capacitance Cf will be applied to the inverter INV.Therefore, as much as possible, the voltage will be applied to the other electrode side of the capacitor C1 (inverter INV side).
It is necessary to reduce the value of the parasitic field −[Cf'' that parasitic to
It is made smaller by facing the conductor film 10 via the insulating layer 13 and electrostatically shielding it.

尚、この実施例は導体膜14を設けて寄生容量Cf″の
値を小さくするようにした以外の点では第1の実施例と
は差異がない。
This embodiment is similar to the first embodiment except that a conductor film 14 is provided to reduce the value of the parasitic capacitance Cf''.

第3図は本発明半導体装置の第3の実施例を示すもので
ある。この実施例は第1の実施例における導体膜10を
接地さ九た電極6と一体化し、その導体膜10が接地さ
れるようにしたものであリ、それ以外の点では第1の実
施例と異なるところはない。
FIG. 3 shows a third embodiment of the semiconductor device of the present invention. In this embodiment, the conductor film 10 in the first embodiment is integrated with the grounded electrode 6, so that the conductor film 10 is grounded, and the other points are the same as in the first embodiment. There is no difference.

この第3図の実施例の多結晶シリコン層7と絶縁層8と
導体膜10によって構成されるコンデンサC2は第4図
に示すようなサンプルホールド回路のホール用コンデン
サとして最適である。
The capacitor C2 constituted by the polycrystalline silicon layer 7, the insulating layer 8, and the conductor film 10 of the embodiment shown in FIG. 3 is most suitable as a Hall capacitor for a sample-and-hold circuit as shown in FIG.

第5図は本発明半導体装置の第4の実施例を示すもので
ある。
FIG. 5 shows a fourth embodiment of the semiconductor device of the present invention.

同図において、16はストリング抵抗R,R1・・・(
第9図参照)を成すところのシリサイド膜であり、絶縁
層3上に形成されている。17はシリサイド膜16上を
被覆する絶縁層で、所定の間隔を置いてコンタクトホー
ル18.18、・・・が形成されている。19.19、
・・・はコンタクトホール18.18、・・・を通して
シリサイド膜16に接続せしめられたタップ取り出し用
電極膜、20は半導体表面上を全面的に保護する絶縁層
である。この実施例もN型半導体基板1の表面部に選択
的に半導体ウェル2が形成されている。そして、半導体
基板1が電極端子(+Vdd)に接続されているのに対
して嬰導体ウェル2は接地されている(この接地された
半導体ウェル2の電極取り出し部は図面に現われない)
。この半導体ウェル2は1組のストリング抵抗R,R1
・・・の形成された領域をカバーするところに設けられ
ている。
In the same figure, 16 is a string resistance R, R1... (
9), and is formed on the insulating layer 3. 17 is an insulating layer covering the silicide film 16, and contact holes 18, 18, . . . are formed at predetermined intervals. 19.19,
. . is a tap extraction electrode film connected to the silicide film 16 through contact holes 18, 18, . . . , and 20 is an insulating layer that protects the entire surface of the semiconductor. In this embodiment as well, a semiconductor well 2 is selectively formed on the surface of an N-type semiconductor substrate 1. While the semiconductor substrate 1 is connected to the electrode terminal (+Vdd), the baby conductor well 2 is grounded (the electrode extraction portion of the grounded semiconductor well 2 does not appear in the drawing).
. This semiconductor well 2 has a set of string resistors R, R1
It is provided in a place that covers the area where... is formed.

このような実施例においても半導体基板1と絶縁層3と
の間に接地された半導体ウェル2か設けられているので
半導体基板1を流れるノイズ電流がシリサイド膜16に
侵入して各ストリング抵抗R,R間(各タップ)の電位
を変動させる虞九はない。
Even in this embodiment, since a grounded semiconductor well 2 is provided between the semiconductor substrate 1 and the insulating layer 3, the noise current flowing through the semiconductor substrate 1 enters the silicide film 16, causing each string resistor R, There is no risk of changing the potential between R (each tap).

第6図は本発明を導体装置の第5の実施例を示すもので
ある。この実施例は絶縁層3上にSiO2からなる絶縁
層3′を形成し、該絶縁層3′上にアルミニュウムから
なる金属膜21を形成し、これをストリング抵抗膜とし
たものである。ストリング抵抗をシリサイド膜18で形
成した場合には絶縁層3′を形成する必要はないが、ス
トリング抵抗をアルミニュウム膜21で形成した場合に
は第6図に示した実施例のように絶縁層3′を絶縁層(
LOCos)3上に形成する必要かある。
FIG. 6 shows a fifth embodiment of the conductor device of the present invention. In this embodiment, an insulating layer 3' made of SiO2 is formed on the insulating layer 3, a metal film 21 made of aluminum is formed on the insulating layer 3', and this is used as a string resistance film. When the string resistor is formed of the silicide film 18, it is not necessary to form the insulating layer 3', but when the string resistor is formed of the aluminum film 21, the insulating layer 3' is not required as shown in the embodiment shown in FIG. ′ as an insulating layer (
Is it necessary to form it on LOCos)3?

このように半導体基板1の絶縁層3上に形成されたコン
デンサ、抵抗等の素子にノイズが侵入しS/N、変換精
度が悪くなる虞わがあるときは交流的に接地された半導
体ウェル2をその素子の下側に設けることによりノイズ
の侵入を防止することができるのである。尚、ノイズが
侵入する虞れのある多くの素子を1つの半導体ウェル2
によってノイズから保護することは好ましくない。とい
うのは、1つの半導体ウェル2によってたくさんの素子
のある広い領域をカバーしようとすると半導体ウェル2
内を流わる電流によって半導体ウェル2内のある部分と
他の部分との間に干渉が生じる虞れがあるからである。
If there is a risk that noise may enter elements such as capacitors and resistors formed on the insulating layer 3 of the semiconductor substrate 1 and deteriorate the S/N and conversion accuracy, connect the semiconductor well 2 that is grounded in an AC manner. By providing it below the element, it is possible to prevent noise from entering. Note that many elements that may be susceptible to noise intrusion are placed in one semiconductor well 2.
It is undesirable to protect from noise by This is because if you try to cover a wide area with many devices with one semiconductor well 2, the semiconductor well 2
This is because there is a possibility that interference may occur between a certain part of the semiconductor well 2 and another part due to the current flowing therein.

1つの半導体ウェル2によってカバーできるのは交流的
に同じノードといえる範囲である。ちなみに、コンデン
サCの一方の電極と他方の電極とは交流的に同じノード
といえるし、また、1組の直列に接続されたストリング
抵抗の各端子も交流的には同じノートといえるので1つ
の半導体ウェル2によってノイズから護ることができる
。しかし、交流的に同じノートといえない部分は各部分
を別々の半導体ウェル2.2、・・・で素子をノイズか
ら護ることが必要となるのである。
One semiconductor well 2 can cover an area that can be called the same node in terms of AC. By the way, one electrode and the other electrode of capacitor C can be said to be the same node in terms of AC, and each terminal of a set of series-connected string resistors can also be said to be the same node in terms of AC, so they are one node. The semiconductor well 2 can protect against noise. However, for parts that cannot be said to be the same node in terms of AC, it is necessary to protect the elements from noise with separate semiconductor wells 2, 2, . . . for each part.

尚、上記各実施例は半導体基板1がN型ものであったが
、無論本発明は半導体基板がP型のものにも適用するこ
とができる。この場合は一般的にそのP型゛b導体基板
は回路電源のマイナス(接地)に接続されることになる
。そして、ごト導体ウェルはN型になり、このN型半導
体ウェルは回路電源のプラスに接続されることになる。
In each of the above embodiments, the semiconductor substrate 1 is of N type, but the present invention can of course also be applied to a semiconductor substrate of P type. In this case, the P-type conductor board is generally connected to the negative (ground) of the circuit power supply. The conductor well becomes N type, and this N type semiconductor well is connected to the positive terminal of the circuit power supply.

このような場合でも高周波のノイズについては半導体ウ
ェルを通じて交流的にバイパスされ、ノイズの素子への
侵入を防1トすることができることはいうまでもない。
Needless to say, even in such a case, high-frequency noise can be bypassed in an alternating current manner through the semiconductor well, thereby preventing noise from entering the element.

また、本発明は半導体基板上に絶縁層を介してコンデン
サや抵抗素fのように受動素子を形成したものだけでな
く、MOS F ETのような能動素子を形成した≠導
体装置にも適用できる。
Furthermore, the present invention is applicable not only to devices in which passive elements such as capacitors and resistive elements f are formed on a semiconductor substrate via an insulating layer, but also to conductor devices in which active elements such as MOS FET are formed. .

(H,発明の効果) 以上に述べたように、本発明半導体装置は、半導体基板
−ヒに絶縁層を介して素子が形成された半導体装置にお
いて、−上記素子の交流的に同一ノードの部分に上記絶
縁層を介して対向する半導体ウェルが上記半導体基板の
表面部に形成され、上記半導体ウェルが交流的に安定し
たところに接続されてなることを特徴とする。
(H, Effect of the Invention) As described above, the semiconductor device of the present invention has a semiconductor device in which an element is formed on a semiconductor substrate through an insulating layer. Semiconductor wells are formed on the surface of the semiconductor substrate and are opposed to each other with the insulating layer interposed therebetween, and the semiconductor wells are connected to a stable point in terms of alternating current.

従って、本発明半導体装置によれば、半導体基板から素
子へ侵入しようとするノイズを半導体ウェルによって交
流的に安定したところにバイパスさせることができる。
Therefore, according to the semiconductor device of the present invention, noise that attempts to enter the element from the semiconductor substrate can be bypassed to a stable area in terms of alternating current using the semiconductor well.

依って、半導体基板を流れるノイズ電流が半導体基板と
素子との間に寄生する8砥を通して素子へ侵入すること
を防止することができる。
Therefore, it is possible to prevent the noise current flowing through the semiconductor substrate from entering the element through the parasitic 8-hole between the semiconductor substrate and the element.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明半導体装置の第1の実施例を示す断面図
、第2図は本発明半導体装置の第2の実施例を示す断面
図、第3図は本発明半導体装置の第3の実施例を示す断
面図、第4図は第3同に示した実施例の回路例であるサ
ンプルホールド回路を示す回路図、第5図は本発明半導
体装置の第4の実施例を示す断面図、第6図は本発明半
導体装置の第5の実施例を示す断面図、第7図はチョッ
パー型コンパレータの回路図、第8図は第1の従来例を
示す断面図、第9図はA/Dコンバータの回路図、第1
O図は第2の従来例を示す断面図である。 符号の説明 1・・・半導体基板、2・・・半導体ウェル、3・・・
絶縁層、 7〜9  (CI、   C2)  、  16 、 
21(R)   ・ ・・・素子。 4   第2の大力5例の断面図 第2図 4    第3の尖乃乞秒りの断面図 第3図 サンプルホールド回路の回路図 第4図 第4の大力し伊J/)断面図 第5図 第5の実力色びりの断面図 第6図 :爾 二とC7 チコツハー型コンハ0レー5tn回路図第7図 第1/)従来グリの断面図 第2の従来グリのlfr面図 第10図
1 is a sectional view showing a first embodiment of the semiconductor device of the present invention, FIG. 2 is a sectional view showing a second embodiment of the semiconductor device of the present invention, and FIG. 3 is a sectional view of a third embodiment of the semiconductor device of the present invention. FIG. 4 is a circuit diagram showing a sample and hold circuit which is a circuit example of the embodiment shown in FIG. 3. FIG. 5 is a sectional view showing a fourth embodiment of the semiconductor device of the present invention. , FIG. 6 is a sectional view showing the fifth embodiment of the semiconductor device of the present invention, FIG. 7 is a circuit diagram of a chopper type comparator, FIG. 8 is a sectional view showing the first conventional example, and FIG. /D converter circuit diagram, 1st
Figure O is a sectional view showing a second conventional example. Explanation of symbols 1...Semiconductor substrate, 2...Semiconductor well, 3...
Insulating layer, 7-9 (CI, C2), 16,
21(R)...Element. 4 Cross-sectional view of the 5 second major forces Fig. 2 4 Cross-sectional view of the third Tsunetogoshi second Figure 3 Circuit diagram of the sample and hold circuit Figure 4 Cross-sectional view of the 4th major force Fig. 5 Cross-sectional view of various colors Fig. 6: Circuit diagram of JI and C7 Chikotsu har type conch 0-ray 5tn Fig. 7 1/) Cross-sectional view of conventional grille 2nd lfr side view of conventional grille Fig. 10

Claims (1)

【特許請求の範囲】[Claims] (1)半導体基板上に絶縁層を介して素子が形成された
半導体装置において、 上記素子の交流的に同一ノードの部分に上記絶縁層を介
して対向する半導体ウェルが上記半導体基板の表面部に
形成され、 上記半導体ウェルが交流的に安定したところに接続され
てなる ことを特徴とする半導体装置
(1) In a semiconductor device in which an element is formed on a semiconductor substrate with an insulating layer interposed therebetween, a semiconductor well facing a portion of the element at the same node in terms of AC with the insulating layer interposed is located on the surface of the semiconductor substrate. and the semiconductor well is connected to a stable place in terms of alternating current.
JP17320486A 1986-07-23 1986-07-23 Semiconductor device Pending JPS6329962A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17320486A JPS6329962A (en) 1986-07-23 1986-07-23 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17320486A JPS6329962A (en) 1986-07-23 1986-07-23 Semiconductor device

Publications (1)

Publication Number Publication Date
JPS6329962A true JPS6329962A (en) 1988-02-08

Family

ID=15956040

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17320486A Pending JPS6329962A (en) 1986-07-23 1986-07-23 Semiconductor device

Country Status (1)

Country Link
JP (1) JPS6329962A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63265459A (en) * 1987-04-23 1988-11-01 Matsushita Electronics Corp Semiconductor device
JPH01260465A (en) * 1988-04-12 1989-10-17 Canon Inc Image forming device
JPH0574765A (en) * 1991-09-12 1993-03-26 Nec Ic Microcomput Syst Ltd Semiconductor integrated circuit device
EP0771033A3 (en) * 1995-10-25 1997-12-29 Nec Corporation Semiconductor integrated circuit with differential circuit
US6064108A (en) * 1997-09-02 2000-05-16 Hughes Electronics Corporation Integrated interdigitated capacitor
US6265755B1 (en) * 1994-11-14 2001-07-24 Sony Corporation Semiconductor integrated circuit comprising MIS capacitors
JP2008047572A (en) * 2006-08-10 2008-02-28 Fuji Electric Device Technology Co Ltd Integrated circuit, and dc-dc converter composed thereof
US7557428B2 (en) 2005-01-18 2009-07-07 Kawasaki Microelectronics, Inc. Semiconductor integrated circuit having a reduced parasitic capacitance and short start-up time
JP2015099819A (en) * 2013-11-18 2015-05-28 株式会社デンソー Semiconductor device

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63265459A (en) * 1987-04-23 1988-11-01 Matsushita Electronics Corp Semiconductor device
JPH01260465A (en) * 1988-04-12 1989-10-17 Canon Inc Image forming device
JP2662976B2 (en) * 1988-04-12 1997-10-15 キヤノン株式会社 Image forming device
JPH0574765A (en) * 1991-09-12 1993-03-26 Nec Ic Microcomput Syst Ltd Semiconductor integrated circuit device
US6265755B1 (en) * 1994-11-14 2001-07-24 Sony Corporation Semiconductor integrated circuit comprising MIS capacitors
EP0771033A3 (en) * 1995-10-25 1997-12-29 Nec Corporation Semiconductor integrated circuit with differential circuit
US5773872A (en) * 1995-10-25 1998-06-30 Nec Corporation Semiconductor device having an integrated differential circuit with an improved common-mode rejection ratio (CMRR)
US6064108A (en) * 1997-09-02 2000-05-16 Hughes Electronics Corporation Integrated interdigitated capacitor
US7557428B2 (en) 2005-01-18 2009-07-07 Kawasaki Microelectronics, Inc. Semiconductor integrated circuit having a reduced parasitic capacitance and short start-up time
JP2008047572A (en) * 2006-08-10 2008-02-28 Fuji Electric Device Technology Co Ltd Integrated circuit, and dc-dc converter composed thereof
US8059437B2 (en) 2006-08-10 2011-11-15 Fuji Electric Systems Co., Ltd. Integrated circuit and DC-DC converter formed by using the integrated circuit
JP2015099819A (en) * 2013-11-18 2015-05-28 株式会社デンソー Semiconductor device

Similar Documents

Publication Publication Date Title
JPS6329962A (en) Semiconductor device
JPS5811750B2 (en) High voltage resistance element
JP2752832B2 (en) Semiconductor integrated circuit device
JPH02304963A (en) Semiconductor integrated circuit
JPH0410225B2 (en)
JP3175758B2 (en) Semiconductor device
JPS63108763A (en) Semiconductor integrated circuit
JP2509300B2 (en) Input circuit of semiconductor device
JPS61224348A (en) Semiconductor integrated circuit device
JPH069208B2 (en) Semiconductor device
JPH09213883A (en) Resistor element for semiconductor integrated circuit
JPH02126665A (en) Semiconductor device
JP2727910B2 (en) Semiconductor integrated circuit device
JP3417646B2 (en) Layout structure of reference voltage generation circuit
JP2585633B2 (en) Semiconductor device
JPS62155548A (en) Electrostatic protective circuit element for semiconductor integrated circuit
JPS62172739A (en) Semiconductor integrated circuit
JPH09246476A (en) Power supply lines and method of planning layout of them in semiconductor integrated circuit
JPS584820B2 (en) semiconductor equipment
JPS60120569A (en) Input circuit
JP3189797B2 (en) Manufacturing method of semiconductor integrated circuit
JPS62130552A (en) Semiconductor integrated circuit device
JPH0453103B2 (en)
JPH0697281A (en) Electrode wiring structure of semiconductor device
JPH0441504B2 (en)