JPS63299359A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63299359A JPS63299359A JP62135342A JP13534287A JPS63299359A JP S63299359 A JPS63299359 A JP S63299359A JP 62135342 A JP62135342 A JP 62135342A JP 13534287 A JP13534287 A JP 13534287A JP S63299359 A JPS63299359 A JP S63299359A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- region
- isolation
- scribe
- size
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 239000013078 crystal Substances 0.000 claims description 6
- 238000002955 isolation Methods 0.000 abstract description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 9
- 238000005498 polishing Methods 0.000 abstract description 2
- 238000000926 separation method Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/11—Scanning of colour motion picture films, e.g. for telecine
Landscapes
- Color Television Image Signal Generators (AREA)
- Element Separation (AREA)
- Dicing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、誘電体分離基板を用いた半導体装置に関する
ものである。
ものである。
従来の技術
従来の誘電体分離技術を用いた半導体装置は、第３図の
断面図のように、基板分割領域（スクライブ領域）１が
結晶島領域２の内に設けられ、この領域でチップ単位に
切断されていた。なお、第３図中、３．４は絶縁膜、５
は支持基板の誘電体多結晶シリコンである。
断面図のように、基板分割領域（スクライブ領域）１が
結晶島領域２の内に設けられ、この領域でチップ単位に
切断されていた。なお、第３図中、３．４は絶縁膜、５
は支持基板の誘電体多結晶シリコンである。
この誘電体絶縁分離基板の製造方法を第４図（ａ）〜（
ｅ）の工程順断面図により説明する。同図（ａ）に示す
ように単結晶の半導体基板６に基板表面にＷ。
ｅ）の工程順断面図により説明する。同図（ａ）に示す
ように単結晶の半導体基板６に基板表面にＷ。
の幅領域を残してＶ形溝７の形成を行う。次に、同図（
ｂ）に示すように、溝面を含む表面全域に絶縁膜３を形
成したのち、ついで、同図（Ｃ）に示す支持体であるポ
リシリコン等５を形成する。その後、同図（ｄ）に示す
ように、基板裏面から研磨し分離島８を形成する。そし
て、同図（ｅ）はウェハ切断後のチップを示し、分離島
内で分割している。ここでＶ溝形成時のＶ溝先端間隔域
が分離基板の島の領域となる。したがって、分離基板上
の島領域Ｗ２゛は、はぼＶ溝先端間隔Ｗ２に等しく、ま
たＷ２＝Ｗ ＋ ＋ （Ｈ／ ｔａｎ ５４．７°）×
２となる。Ｈは溝の深さ、５４．７°とは、（１００）
面基板を用いた場合のＶ溝面（１１１）面と（１００）
面とのなす角度である。
ｂ）に示すように、溝面を含む表面全域に絶縁膜３を形
成したのち、ついで、同図（Ｃ）に示す支持体であるポ
リシリコン等５を形成する。その後、同図（ｄ）に示す
ように、基板裏面から研磨し分離島８を形成する。そし
て、同図（ｅ）はウェハ切断後のチップを示し、分離島
内で分割している。ここでＶ溝形成時のＶ溝先端間隔域
が分離基板の島の領域となる。したがって、分離基板上
の島領域Ｗ２゛は、はぼＶ溝先端間隔Ｗ２に等しく、ま
たＷ２＝Ｗ ＋ ＋ （Ｈ／ ｔａｎ ５４．７°）×
２となる。Ｈは溝の深さ、５４．７°とは、（１００）
面基板を用いた場合のＶ溝面（１１１）面と（１００）
面とのなす角度である。
発明が解決しようとする問題点
ところが、従来例によると、溝が１００μｍであれば、
ｗ、を１０μｍとしても、Ｗ２は約１６０μｍとなる。
ｗ、を１０μｍとしても、Ｗ２は約１６０μｍとなる。
このため、従来の構造では、スクライブ用の領域として
１００μで十分だとしても分離基板上では、最低１６０
μｍの領域を占有してしまうことになる。
１００μで十分だとしても分離基板上では、最低１６０
μｍの領域を占有してしまうことになる。
本発明はこのような問題点を解決するもので誘電体分離
基板のスクライブ領域の大きさを縮小し、チップサイズ
を低減することを目的にしたものである。
基板のスクライブ領域の大きさを縮小し、チップサイズ
を低減することを目的にしたものである。
問題点を解決するための手段
この問題を解決するために、本発明は、誘電体支持基板
内に結晶島領域を有し、前記支持基板の分割領域を同支
持基板の表面露出域に設定した半導体装置である。
内に結晶島領域を有し、前記支持基板の分割領域を同支
持基板の表面露出域に設定した半導体装置である。
作用
この構造により、スクライブ領域形成のための分離島が
不要となり、チップサイズを縮小できる。
不要となり、チップサイズを縮小できる。
また、従来のカッターによるウェハ切断の場合は、支持
体である多結晶シリコンの切断が困難であったが、ダイ
シングソウ又はレーザースクライブを使用することでこ
れが可能になった。
体である多結晶シリコンの切断が困難であったが、ダイ
シングソウ又はレーザースクライブを使用することでこ
れが可能になった。
実施例
第１図は、本発明の一実施例による半導体装置の分割後
の断面図を示す。１はスクライブ領域であり、支持体で
ある多結晶シリコン５の上に形成されている。２は分離
島、３，４は絶縁膜である。
の断面図を示す。１はスクライブ領域であり、支持体で
ある多結晶シリコン５の上に形成されている。２は分離
島、３，４は絶縁膜である。
第２図は、本発明実施例半導体装置の製造方法で順次示
した工程順断面図である。同図（ａ）に示すように、■
溝形成時にスクライブ領域に相当するマスクパターン開
口領域、ｅｌを予め、他の分離島形成領域の開口領域ｅ
２より大きくしておけば、■溝深さは他の分離島形成領
域よりも深くなる。
した工程順断面図である。同図（ａ）に示すように、■
溝形成時にスクライブ領域に相当するマスクパターン開
口領域、ｅｌを予め、他の分離島形成領域の開口領域ｅ
２より大きくしておけば、■溝深さは他の分離島形成領
域よりも深くなる。
次に、同図（ｂ）に示すように絶縁膜３を形成し、さら
に、同図（Ｃ）に示すように、支持体である多結晶シリ
コン５を形成する。その後、同図（ｄ）に示すように基
板裏面から研磨することで分離島８が形成される。ここ
でスクライブラインを形成すべき領域の表面露出域寸法
ｅ１ は、結晶部の分離領域でのそれに（らべて、広く
なっているので、適当な寸法のスクライブラインが形成
できる。そして、同図（ｅ）はウェハ切断後のチップを
示し、多結晶シリコン５の内で切断している。
に、同図（Ｃ）に示すように、支持体である多結晶シリ
コン５を形成する。その後、同図（ｄ）に示すように基
板裏面から研磨することで分離島８が形成される。ここ
でスクライブラインを形成すべき領域の表面露出域寸法
ｅ１ は、結晶部の分離領域でのそれに（らべて、広く
なっているので、適当な寸法のスクライブラインが形成
できる。そして、同図（ｅ）はウェハ切断後のチップを
示し、多結晶シリコン５の内で切断している。
発明の効果
以上のように、本発明によれば誘電体絶縁分離基板にお
いて、スクライブ領域を縮小でき、チップサイズを低減
できる。また、ウェハ切断にはダイシングソウ又はレー
ザースクライブが適切であり、それによれば、ウェハ切
断が容易にできる。
いて、スクライブ領域を縮小でき、チップサイズを低減
できる。また、ウェハ切断にはダイシングソウ又はレー
ザースクライブが適切であり、それによれば、ウェハ切
断が容易にできる。
第１図は本発明の一実施例半導体装置の断面図、第２図
はその製造方法に基づく工程順断面図、第３図は従来例
の断面図、第４図は同従来例の製造方法に基づく工程順
断面図である。 １・・・・・・スクライブ領域、２・・・・・・単結晶
島領域。 ３・・・・・・絶縁膜、４・・・・・・絶縁膜、５・・
・・・・多結晶シリコン、６・・・・・・半導体基板、
７・・・・・・Ｖ溝、８・・・・・・単結晶島領域。 代理人の氏名 弁理士 中尾敏男 ほか１名／−−−ス
クライブ領戚 ２−−一奢縛乙債い鴫（気路４ ３．４−−一絶 縁 哀 ５−ｍ−多結晶シリコン 第１図 ＃！２図 第３図 第４図
はその製造方法に基づく工程順断面図、第３図は従来例
の断面図、第４図は同従来例の製造方法に基づく工程順
断面図である。 １・・・・・・スクライブ領域、２・・・・・・単結晶
島領域。 ３・・・・・・絶縁膜、４・・・・・・絶縁膜、５・・
・・・・多結晶シリコン、６・・・・・・半導体基板、
７・・・・・・Ｖ溝、８・・・・・・単結晶島領域。 代理人の氏名 弁理士 中尾敏男 ほか１名／−−−ス
クライブ領戚 ２−−一奢縛乙債い鴫（気路４ ３．４−−一絶 縁 哀 ５−ｍ−多結晶シリコン 第１図 ＃！２図 第３図 第４図
Claims (1)
- 誘電体支持基板内に結晶島領域を有し、前記支持基板の
分割領域を同支持基板の表面露出域に設定したことを特
徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62135342A JPS63299359A (ja) | 1987-05-29 | 1987-05-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62135342A JPS63299359A (ja) | 1987-05-29 | 1987-05-29 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63299359A true JPS63299359A (ja) | 1988-12-06 |
Family
ID=15149531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62135342A Pending JPS63299359A (ja) | 1987-05-29 | 1987-05-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63299359A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5051378A (en) * | 1988-11-09 | 1991-09-24 | Sony Corporation | Method of thinning a semiconductor wafer |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4933906A (ja) * | 1972-07-28 | 1974-03-28 | ||
| JPS5724651A (en) * | 1980-07-18 | 1982-02-09 | Sanyo Electric Co | Treating device for waste |
| JPS5918654A (ja) * | 1982-07-22 | 1984-01-31 | Nec Corp | 誘電体分離基板の製造方法 |
| JPS61144840A (ja) * | 1984-12-19 | 1986-07-02 | Toshiba Corp | 絶縁物分離型半導体装置 |
-
1987
- 1987-05-29 JP JP62135342A patent/JPS63299359A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4933906A (ja) * | 1972-07-28 | 1974-03-28 | ||
| JPS5724651A (en) * | 1980-07-18 | 1982-02-09 | Sanyo Electric Co | Treating device for waste |
| JPS5918654A (ja) * | 1982-07-22 | 1984-01-31 | Nec Corp | 誘電体分離基板の製造方法 |
| JPS61144840A (ja) * | 1984-12-19 | 1986-07-02 | Toshiba Corp | 絶縁物分離型半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5051378A (en) * | 1988-11-09 | 1991-09-24 | Sony Corporation | Method of thinning a semiconductor wafer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3897627A (en) | Method for manufacturing semiconductor devices | |
| JPH04276645A (ja) | 化合物半導体ウエーハのダイシング方法 | |
| JPH0774130A (ja) | ウェハからチップを個別化する方法 | |
| JPH01184927A (ja) | 大面積半導体基板の製造方法 | |
| JPS63299359A (ja) | 半導体装置 | |
| JPS6226839A (ja) | 半導体基板 | |
| JPH0414811A (ja) | シリコン単結晶基板 | |
| JPH08195483A (ja) | Ｓｏｉ基板及びその製造方法 | |
| JPS60149151A (ja) | 半導体ウエハのダイシング方法 | |
| JPS61194828A (ja) | 開管法によるＺｎ拡散法 | |
| JPH03159153A (ja) | 半導体基板の分割方法 | |
| JPH0239436A (ja) | 半導体装置の製造方法 | |
| JPS6161436A (ja) | 半導体基板分割方法 | |
| JPH08213578A (ja) | Ｓｏｉ基板及びその製造方法 | |
| JPH06268060A (ja) | 半導体装置の製造方法 | |
| JP2000105180A (ja) | 分析試料の作成方法 | |
| JPS6243146A (ja) | 半導体集積回路の製造方法 | |
| JPH10223571A (ja) | 半導体装置の製造方法 | |
| JPS63299360A (ja) | 半導体装置 | |
| JPS6212165A (ja) | 半導体装置の製造方法 | |
| JPS5656675A (en) | Semiconductor device on insulated substrate | |
| JPS58182849A (ja) | 半導体装置の製造法 | |
| JPH02250352A (ja) | 半導体装置 | |
| JPS59191349A (ja) | バイポ−ラ型半導体装置およびその製造方法 | |
| JPS6028142B2 (ja) | 半導体装置の製造方法 |