JPS63298639A - 入出力装置の制御ル−ト切替方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目　次〕 概要 産業上の利用分野 従来の技術（第５図、第６図） 発明が解決しようとする問題点 問題点を解決するための手段（第１図）作用 実施例（第２図〜第４図） 発明の効果 〔概　要〕 データ処理部および入出力制御部が二重化されたデータ
処理装置における入出力装置の制御ルート切替方式にお
いて、入出力装置が接続されたときに、いずれか一方の
データ処理部に接続される制御ルートが形成されること
により、入出力装置の接続先の変更に伴って制御ルート
の切り替えを自動的に行なうことができる。

〔産業上の利用分野〕

本発明は、データ処理部および入出力制御部が二重化さ
れたデータ処理装置で、入出力装置がいずれか一方の入
出力制御部に接続される構成において、入出力装置の制
御ルートの切り替えを行なう制御ルート切替方式に関す
る。

〔従来の技術〕

第５図は、二重化されたデータ処理装置と１台の入出力
装置とのシステム構成を示すブロック図である。

図において、二重化されたデータ処理装置には、０系お
よび１系としてそれぞれ、中央制御部（ＣＰＵ）５１０
゜、５１０．、主記憶部（ＭＭ）５２０゜。

５２０、、入出力制御部（ＩＯＣ）５３０゜、５３０゜
が備えられ、入出力制御部５３０゜、５３０．の間に交
差経路５５０が設けられる。入出力装置（１０Ｕ）５７
０は、０系あるいは１系の一方の入出力制御部に接続さ
れるが、交差経路５５０を介して制御ルートを切り替え
ることにより、どちらの入出力制御部５３０゜、５３０
１からでも制御可能となる。

第６図は、制御ルート切り替えを行なうための機能を有
する入出力制御部（ＩＯＣ）の構成を示すブロック図で
ある。

０系あるいは１系の各入出力制御部５３０゜。

５３０１は、それぞれ共通バスを介して接続されるマイ
クロプロセッサ（ＭＰＵ）５３１、ＲＡＭ５３２、ＲＯ
Ｍ５３３、コマンドレジスタおよびステータスレジスタ
（Ｒ）５３４、バッファメモリ（ＢＭ）５３５、回線制
御回路（ＭＰＳＣ）５３６およびルートレジスタ（ＲＵ
Ｔ）４３７と、ルートレジスタ５３７の出力が接続され
るドライバ５３８、レシーバ５３９、ルートレジスタ５
３７の出力およびレシーバ５３９の出力が接続されるル
ート設定回路（ＲＵＴＣ）５４０と、ルート設定回路５
４０の出力に応じて制御されるバッファ回路（ＢＦ−Ａ
、ＢＦ−Ｂ、ＢＦ−Ｃ）５４１゜５４２．５４３と、人
出力バッファ回路（ＩＯＢＦ）５４４とにより構成され
る。

各入出力制御部５３０゜、５３０．は、コマンドレジス
タおよびステータスレジスタ５３４、バッファメモリ５
３５を介して、それぞれ上位の中央処理部その他に接続
され、ドライバ５３８、レシーバ５３９およびバッファ
回路（ＢＦ−Ｂ）５４２間に交差経路５５０が接続され
る。また、人出カバソファ回路５４４に入出力袋？！！
　（Ｉ　０Ｕ）５７０が接続される。

なお、入出力制御部５３０゜、５３０．内の各回路は対
称構成であり、それぞれ０系あるいは１系を限定して説
明する場合を除いて、それぞれを示す添え字「。」ある
いは’＋　Ｊは省略する。

ルート設定回路５４０は、自系のルートレジスタ５３７
の出力論理と、他系のルートレジスタ５３７の出力論理
（ドライバ５３８、交差経路５５０、レシーバ５３９を
介して入力される）に従って、ノーマルルートあるいは
交差ルートを形成する。

すなわち、０系の入出力制御部５３０．（人出カバソフ
ァ回路５４４゜）に接続される入出力装置５７０が、０
系の中央処理部５１０゜からアクセスされる場合には、
あらかじめＯ系および１系の入出力制御部５３０゜、５
３０１にノーマルルートを形成するためのルートコマン
ドＮが起動される。このルートオーダにより、各ルート
レジスタ５３７゜、５３７．には、ノーマルルートを形
成するための出力論理「１」がセットされる。０系およ
び自系のルート設定回路５４０゜、５４０Ｉは、それぞ
れ自系のルートレジスタの出力論理「ｌ」と、他系のル
ートレジスタの出力論理「ｌ」により、それぞれバッフ
ァ回路（ＢＦ−Ａ、ＢＦ−Ｃ）５４１，５４３を活性化
し、バッファ回路（ＢＦ−Ｂ）５４２を不活性化する。

したがって、ノーマルルートが形成され、０系の人出力
バッファ回路５４４゜に接続される入出力袋Ｗ５７０は
、０系の入出力制御部５３０゜により制御される。

ここで、１系の中央制御部５１０．がＯ系の入出力制御
部５３０゜に接続されている入出力装置５７０をアクセ
スしようとする場合には、！系の入出力制御部５３０．
に交差ルートを形成するためのルートコマンドＣが起動
される。このルートオーダにより、自系のルートレジス
タ５３７Ｉには出力論理「０」がセットされる。なお、
０系のルートレジスタ５３７゜には出力論理「１」がセ
ットされている。

０系のルート設定回路５４０゜は、０系のルートレジス
タ５３７゜の出力論理「１」と、１系のルートレジスタ
５３７１の出力論理ｒＱＪにより、バッファ回路（ＢＦ
−Ｂ、ＢＦ−Ｃ）５４２゜。

５４３゜を活性化し、バッファ回路（ＢＦ−Ａ）５４１
゜を不活性化する。また１系のルート制御回路５３０Ｉ
は、１系のルートレジスタ５３７Ｉの出力論理「０」と
、０系のルートレジスタ５３７゜の出力論理「１」によ
り、バッファ回路（ＢＦ−Ａ、ＢＦ−Ｂ）５４１．．５
４２．を活性化し、バッファ回路（ＢＦ−Ｃ）５４３．
を不活性化する。

したがって、交差ルートが形成され、θ系の人出力バッ
ファ回路５４４゜に接続される入出力装置５７０は、１
系の入出力制御部５３０１により制御される。

〔発明が解決しようとする問題点〕

このような従来のルート切替方式は、入出力制御部（Ｉ
ＯＣ）５３０も二重化されているので、たとえば０系の
入出力制御部５３０゜に障害が発生したときに、１系の
入出力制御部５３０Ｉを介するルートで、０系の入出力
制御部５３０ｏに接続されている入出力装置（ＩＯＵ）
５７０を制御することができ、システムの信鯨性を高め
ることができる。

ところが、入出力装置５７０が接続されている０系の入
出力制御部５３０゜に、たとえば入出力バッファ回路５
４４゜の障害、あるいは電源断などが発生した場合には
、入出力制御部（ＩＯＣ）の二重化構成でもそれに対処
することができなかった。

このような場合には、人手を介して入出力装置５７０の
接続先を１系に変更することになるが、交差ルートが形
成されているので接続先を変更しただけでは復旧させる
ことができなかった。すなわち、入出力装置１（ＩＯＵ
）の接続先の変更とともに、形成されている交差ルート
をノーマルルートに変更する操作を別途行なう必要があ
った。

本発明は、このような従来の問題点を解決するもので、
入出力装置の接続替えに伴って制御ルートの切り替えが
可能な入出力装置の制御ルート切替方式を提供すること
を目的とする。

〔問題点を解決するための手段〕

第１図は、本発明の原理ブロック図である。

図において、二重化構成の入出力制御部１１０゜１２０
およびデータ処理部１３０，１４０を有するデータ処理
装置の一方の入出力制御部に入出力装置１５０が接続さ
れる。

入出力制御部１１０，１２０には、ルート制御回路１１
１，１２１の制御出力に応じてノーマルルートあるいは
交差ルートを形成する制御ルート形成回路１１３．１２
３が備えられる。

本発明は、入出力制御部１１０．１２０に、入出力装置
１５０が接続されたことを検出し、この検出出力に応じ
て入出力装置１５０がいずれか一方のデータ処理部に接
続される制御ルートを形成する制御ルート変更手段１１
５．１２５を備えたことを特徴とする。

〔作　用〕

本発明は、制御ルート変更手段１１５，１２５が入出力
装置１５０の接続を検出し、この検出出力に応じてルー
ト制御回路１１１．１２１を制御し、制御ルート形成回
路１１３，１２３を介して入出力装置１５０をいずれか
一方のデータ処理部に接続する制御ルートを形成するこ
とにより、入出力装置を自系のデータ処理部あるいは他
系のデータ処理部に必ず接続させることができる。

たとえば、交差ルートが形成されているときに、入出力
装置１５０の接続先を変更することにより、制御ルート
がノーマルルートに自動的に変更され、入出力装置１５
０の制御を可能にすることができる。

〔実施例〕

以下、図面に基づいて本発明の実施例について詳細に説
明する。

第２図は、本発明制御ルート切替方式の一実施例構成を
説明するブロック図である。

ここで、本実施例と第１図（本発明原理ブロック図）と
の対応関係を示しておく。

入出力制御部１１０．１２０は、それぞれＯ系あるいは
１系の入出力制御部（ＩＯＣ）２００゜、２００、に相
当する。

入出力制御部２００゜、２００．内の各回路は対称構成
であり、それぞれＯ系あるいは１系を限定して説明する
場合を除いて、それぞれを示す添え字「。」あるいは「
、」は省略する。

ルート制御回路１１１，１２１は、ルートレジスタ（Ｐ
ＵＴ）２０ｈ　　ドライバ２０３、レシーバ２０５およ
びルート設定回路（ＲＵＴＣ）２０７に相当する。

制御ルート形成回路１１３，１２３は、バッファ回路（
ＢＦ−Ａ、ＢＦ−Ｂ、ＢＦ−Ｃ）２１１゜２１３．２１
５に相当する。

制御ルート変更手段１１５．１２５は、反転回路２２１
、ＮＡＮＤ回路（否定論理積回路）２２３、プルアップ
回路２２５およびアース端子２２７に相当する。

なお、第１図におけるデータ処理部１３０，１４０は本
実施例では省略されている。また、本実施例は、第５図
に示す入出力制御装置（ＩＯＣ）の要部構成であり、本
発明方式の説明に必要な部分のみを示している。

第２図において、ルートレジスタ（ＲＵＴ）２０１の出
力は、反転回路２２１を介してＮＡＮＤ回路２２３の一
方の入力に接続され、ＮＡＮＤ回路２２３の他方の入力
にはプルアップ回路２２５およびアース端子２２７が接
続される。ＮＡＮＤ回路２２３の出力は、ドライバ２０
３およびルート設定回路（ＲＵＴＣ）２０７の一方の入
力に接続される。ルート設定回路２０７の他方の入力に
は、レシーバ２０５の出力が接続される。ルート設定回
路２０７の出力は、バッファ回路（ＢＦ−Ａ、ＢＦ−Ｂ
、ＢＦ−Ｃ）２１１，２１３，２１５に接続さる。バッ
ファ回路（ＢＦ−Ａ）　２１１には、回線制御回路（図
示せず）を介してデータ処理部が接続される。バッファ
回路（ＢＦ−Ｃ）２１５には、人出力バッファ回路（１
’０ＢＦ）２３１が接続される。

０系のドライバ２０３゜と１系のレシーバ２０５３．１
系のドライバ２０３．と０系のレシーバ２０５゜、０系
のバッファ回路（ＢＦ−Ｂ）２１３゜と１系のバッファ
回路（ＢＦ　　Ｂ）２１３＋　は、交差経路２５０を介
して接続される。

本実施例では、０系の人出力バッファ回路（■０ＢＦ）
２３１ｏに、コネクタ２６０を介して入出力装置（ＩＯ
Ｕ）２７０が接続され、またコネクタ２６０は、ＮＡＮ
Ｄ回路２２３の一方の入力にアース端子２２７を折り返
し接続する構成を含む。

第２図に示す実施例で本発明方式を実現するための特徴
部分は、ルートレジスタ（ＲＵＴ）２０１の出力論理が
、入出力装置２７０のコネクタ２６０が接続されたとき
に、論理「ｌ」に固定される構成にある。

すなわち、コネクタ２６０が接続されていないときには
、ＮＡＮＤ回路２２３の一方の入力がプルアップ回路２
２５により論理「１」となり、ルートレジスタ２０１の
出力が反転回路２２１を介してＮＡＮＤ回路２２３の他
方の入力になり、従ってルートレジスタ２０１の出力論
理がそのままＮＡＮＤ回路２２３の出力論理となる。

また、コネクタ２６０が接続されたときには、ＮＡＮＤ
回路２２３の一方の入力がアース端子２２７に接続され
て論理「０」となるために、ルートレジスタ２０１の出
力論理に関わらず、ＮＡＮＤ回路２２３の出力論理が「
１」に固定される。

第３図は、本発明実施例の各状態を説明する図である。

図において、Ｏ系および１系のルート設定回路（ＲＵＴ
Ｃ）２０７゜、２０７１には、それぞれノーマルルート
あるいは交差ルートを設定する制御信号（論理「０」、
「１」）が入力される。

制御ルートの設定は、第２図に示す実施例ではバッファ
回路２１１，２１３，２１５の動作状態を制御して行な
う構成を示したが、第３図では便宜的にスイッチの切り
替えを用いて説明する。なお、端子Ａ、Ｂ、Ｃはバッフ
ァ回路ＢＦ−Ａ、ＢＦ−Ｂ、ＢＦ−Ｃに対応する。

以下、第２図および第３図を参照して説明する。

０系および自系の入出力制御装置（ＩＯＣ）２００゜、
２００．にノーマルルートを形成するためのルートコマ
ンドＮが起動されると、各ルートレジスタ（ＲＵＴ）２
０１゜、２０Ｌに出力論理「１」が設定される。

ここで、第２図に示すように、０系の入出力制御装置２
００゜にコネクタ２６０が接続され、人出力バッファ回
路２３１゜に入出力装置（ＩＯＵ）２１０が接続された
場合には、Ｏ系のＮＡＮＤ回路２２３゜の出力論理が「
１」に固定され、自系のＮＡＮＤ回路２２３．の出力論
理が「１」となる。したがって、第３図（ａ）に示すよ
うに、０系および１系のルート設定回路２０７゜、２０
７．の入力論理はそれぞれ（１，１）となる、ただし、
０系のＮＡＮＤ回路２２３゜の出力論理は「１」固定で
あり、田で示す（以下同様）。

このルート設定回路２０７の入力論理（ＣＤ、１）に従
って、Ｏ系および１系でそれぞれ端子Ａと端子Ｃが接続
され、Ｏ系の入出力制御装置２００゜に接続される入出
力装置（ＩＯＵ）２７０は、０系のデータ処理部に接続
されるノーマルルートが形成される。

次に、１系の入出力制御装置（ＩＯＣ）２００１に交差
ルートを形成するためのルートコマンドＣが起動される
と、自系のルートレジスタ（ＰＵＴ）２０１１に出力論
理ｒＱＪが設定され、０系および１系のＮＡＮＤ回路２
２３゜、２２３．の出力論理は、それぞれ「１」、「０
」となる。

したがって、第３図（ロ）に示すように、ルート設定回
路２０７６．２０７．の入力論理は〔田、０〕となり、
０系では端子Ｂと端子Ｃ，１系では端子Ａと端子Ｂが接
続され、０系の入出力制御装置２００ｏに接続される入
出力装置（ＩＯＵ）２７０は、１系のデータ処理部に接
続される交差ルートが形成される。

この状態で、たとえばＯ系の入出力制御装置２０００の
人出力バッファ回路２３１０に障害が発生した場合に、
入出力装置２７０の接続先をＯ系から１系の入出力制御
装置２００１に変更すると、１系のルートレジスタ２０
１の出力論理が「０」であるにもかかわらず、ＮＡＮＤ
回路２２３．の出力論理は「１」に固定される。

したがって、第３図（Ｃ）に示すように、０系および１
系のルート設定回路２０７゜、２０７．の入力論理は（
１，Ｑｌ）となり、０系および１系でそれぞれ端子Ａと
端子Ｃが接続され、１系の入出力制御装置２００１に接
続変更された入出力装置（１０Ｕ）２７０は、１系のデ
ータ処理部に接続されるノーマルルートが形成される。

第３図（ｄ）は、第３図（Ｃ）の状態で、さらにＯ系の
入出力制御装置（ＩＯＣ）２００゜に交差ルートを形成
するためのルートコマンドＣが起動された場合に、０系
ルートレジスタ（ＲＵＴ）２０１゜に出力論理「Ｏ」が
設定され、ルート設定回路（ＲＵＴＣ）２０７゜、２０
７１の入力論理が（０，［］）になり、交差ルートの形
成が可能なことを示す。

このように、本発明のルート切替方式では、入出力装置
（ＩＯＵ）２７０は自系あるいは他系のデータ処理部に
必ず接続されることになり、特に交差ルートが形成され
ているときに接続先を変更したときには、自動的にノー
マルルートが形成され、接続変更先のデータ処理部に強
制的に接続されるので、改めて制御ルート変更のための
処理を必要としない。

なお、本実施例では、ルート設定回路（ＲＵＴＣ）２０
７の入力論理が（１，１）のときに、ノーマルルートが
形成され、（１，０）あるいは〔０，１〕のときに交差
ルートが形成される論理構成を示したが、それに限定さ
れるものではない。

たとえば、ノーマルルートを形成するためのルートコマ
ンドＮにより、ルートレジスタ（ＲＵＴ）２０１の出力
論理が「０」が設定されるようにすると、反転回路２２
１とＮＡＮＤ回路２２３の構成をＡＮＤ回路（論理積回
路）に置き換え、ルート設定回路（ＲＵＴＣ）２０７の
入力論理が〔０゜０〕のときにノーマルルートが形成さ
れるように設定すると、同様に本発明方式を実現するこ
とができる。すなわち、コネクタ２６０が接続されたと
きには、ＡＮＤ回路の出力論理が「０」に固定され、コ
ネクタ２６０が接続されないときには、ＡＮＤ回路の出
力論理がルートレジスタ（ＰＵＴ）２０１の出力論理に
対応するので、上述したように論理パターンをすべて反
転させるだけでよいことがわかる。

第４図は、本発明実施例のシステム構成例を示すブロッ
ク図である。

図において、二重化構成の中央処理部（ＣＣ）４１０゜
、４１０１、主記憶部（ＭＭ）４２０゜。

４２Ｌ−周辺バスコントローラ（ＰＢＣ）４２５゜。

４２５、、データ通信制御部（ＤＣＣ）４３０ｏ。

４３０Ｉが配置される。データ通信制御部（ＤＣＣ）４
３０は、Ｎα０〜Ｎ＋ｌＬ３までの４回線のシリアルデ
ータ回線の制御が可能な構成であり、Ｎａ０回線に回線
交差機能を有し、回線交絡ケーブル（交差経路）４５０
により０系あるいは１系の交差接続が行なわれる。また
、Ｎｌｌ０回線にシステム保守のためのメインテナンス
コンソール（ＭＣ）４７０が１台接続される。

このような構成において、アクト系の中央処理部（ＣＣ
）４１０が、各データ通信制御部（ＤＣＣ）４３０゜、
４３０．にそれぞれルートコマンドを送出し、Ｎａ０回
線の制御ルートが形成される。

〔発明の効果〕

上述したように、本発明によれば、データ処理部および
入出力制御部その他が二重化されているデータ処理装置
に対して、１台の入出力装置（システム保守に使用され
るメインテナンスコンソールＭＣなど）で対応すること
ができる。

すなわち、入出力装置の接続先を変更したときに、入出
力装置への制御ルートが自動的に形成されるので、接続
先変更に伴って保守用コマンドが入力できないような事
態が回避できる。

このように、本発明は１台の入出力装置で二重化された
データ処理装置のシステムを構成することができ、信顛
性を確保するとともにシステムトータルコストの低減を
可能とし、実用的には極めて有用である。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明制御ルート切替方式の一実施例構成を説
明するブロック図、 第３図は本発明実施例の各状態を説明する図、第４図は
本発明実施例のシステム構成例を示すブロック図、 第５図は二重化されたデータ処理装置と１台の入出力装
置とのシステム構成を示すブロック図、第６図は入出力
制御装置（ＩＯＣ）の構成を示すブロック図である。 図において、 １１０．１２０は入出力制御部、 １１１．１２１はルート制御回路、 １１３．１２３は制御ルート形成回路、１１５．１２５
は制御ルート変更手段、１３０．１４０はデータ処理部
、 １５０は入出力装置、 ２００は入出力制御部（Ｉ　ＯＣ゛）、２０１はルート
レジスタ（ＰＵＴ）、 ２０３はドライバ、 ２０５はレシーバ、 ２０７はルート設定回路（ＲＵＴＣ）、２１１はバッフ
ァ回路（ＢＦ−Ａ）、 ２１３はバッファ回路（ＢＦ−Ｂ）、 ２１５はバッファ回路（ＢＦ−Ｃ）、 ２２１は反転回路、 ２２３はＮＡＮＤ回路、 ２２５はプルアップ回路、 ２２７はアース端子、 ２３１は人出力バッファ回路（ＩＯＢＦ）、２５０は交
差経路、 ２６０はコネクタ、 ２７０は入出力装置（ＩＯＵ）である。 ７１Ｊモ明柴理フ゛ロー、７１図 第１図 実槌例説ＩＥ７８０ システム不九城４列 第４図

Claims (1)

1. 【特許請求の範囲】 二重化構成の入出力制御部（１１０、１２０）およびデ
   ータ処理部（１３０、１４０）を有するデータ処理装置
   の一方の入出力制御部に入出力装置（１５０）が接続さ
   れ、 入出力制御部（１１０、１２０）が、ルート制御回路（
   １１１、１２１）の制御出力に応じてノーマルルートあ
   るいは交差ルートを形成する制御ルート形成回路（１１
   ３、１２３）を有する構成である 入出力装置の制御ルート切替方式において、入出力装置
   （１５０）が接続されたことを検出し、この検出出力に
   応じて入出力装置（１５０）がいずれか一方のデータ処
   理部に接続される制御ルートを形成する制御ルート変更
   手段（１１５、１２５）を備えた ことを特徴とする入出力装置の制御ルート切替方式。