JP2990908B2 - 切替要求の割り込み処理を有する切替制御装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、切替要求の割り込み処
理を有する切替制御装置に関し、特に、光伝送通信装置
用切替制御装置に関する。

【０００２】

【従来の技術】従来の切替制御部は、図２に示すよう
に、２重化された信号多重化回路を有するユニット被切
替制御部１’（＃１）から出力された切替要求信号を入
力する切替信号入力ポートＣ３１’と、同様に、ユニッ
ト被切替制御部１’（＃２）に接続された切替信号入力
ポートＢ３１’と、ユニット被切替制御部１’（＃３）
に接続された切替信号入力ポートＡ３１’と、ライン被
切替制御部２’に接続された切替信号入力ポートＤ３
１’と、ＣＰＵ３２’を有している。ライン、ユニット
切替制御部３’では各被切替制御部から出力される切替
要求信号を各切替信号入力ポートにて、ＣＰＵ３２’が
順次ポーリングすることによって切替要求の有無を判断
していた。

【０００３】

【発明が解決しようとする課題】この従来のライン、ユ
ニット切替制御部では、ＣＰＵが常に各ポートを読み、
かつ判断する処理を必要とするために、回線に障害が発
生し切替要求信号が出力され切替制御部のＣＰＵが要求
を認識するまでの時間が必然的にかかる。そのために、
回線の切替え時点においての伝送品質には、ある限界が
あった。

【０００４】さらに多数の回線の切替制御を行うとする
とＣＰＵにより負荷がかかるために切替時間がより長く
なる欠点があった。

【０００５】本発明は従来の上記実情に鑑みてなされた
ものであり、従って本発明の目的は、従来の技術に内在
する上記課題を解決することを可能とした新規な切替制
御装置を提供することにある。

【０００６】

【課題を解決するための手段】上記目的を達成する為
に、本発明に係る切替要求の割り込み処理を有する切替
制御装置は、２重化された第１の回路を備え、切替によ
り２重化された前記第１の回路のいずれか一方からの信
号を出力する複数個のユニット被切替制御部と、前記各
ユニット被切替制御部からの出力信号が入力される２重
化された第２の回路を備え、切替えにより２重化された
前記第２の回路のいずれか一方からの信号を出力するラ
イン被切替制御部と、論理回路及びＣＰＵを有し、前記
各ユニット被切替制御部及び前記ライン被切替制御部か
ら出力される切替要求信号を前記論理回路に入力し、ど
の切替要求信号がアクティブとなったかを判別するライ
ン、ユニット切替制御部とを備えて構成され、前記論理
回路は、前記切替入力信号がアクティブになった時に出
力される切替割り込み信号、及びアクティブとなった入
力ポートの番号を前記ＣＰＵに出力するバスを有してい
る。

【０００７】

【実施例】次に本発明をその好ましい一実施例について
図面を参照して具体的に説明する。

【０００８】図１は、本発明に係るライン、ユニットの
切替制御装置の一実施例を示す切替要求入力部のブロッ
ク構成図である。

【０００９】図１を参照するに、ユニット被切替制御部
１（＃１、＃２、＃３）及びライン被切替制御部２から
出力される切替要求信号は、ライン、ユニット切替制御
部３の例えばＧ／Ａ（ゲートアレー）の如き論理回路３
１に入力され、論理回路３１では切替要求信号がアクテ
ィブとなった場合にＣＰＵ３２に割り込み信号３３を出
力する。さらに、論理回路３１は、どの切替要求信号が
アクティブとなったか判別できるように、ＣＰＵバス３
４にアクティブポートの番号を出力する。ＣＰＵ３２
は、割り込みを受けつけた時点で論理回路３１のポート
を読み出すことにより、アクティブとなった入力端子を
判別する。

【００１０】

【発明の効果】以上説明したように、本発明に係る切替
制御装置は、従来の切替要求信号の入力処理をポーリン
グによるものから、論理回路を用いて割り込み処理によ
るものに代えて構成されるために、本発明によれば、回
線に障害が発生し、切替要求信号を出力すると、論理回
路によりＣＰＵに割り込みがかかり、障害が発生した回
線を一回で読み出すことにより切替えが可能となり、従
って、切替時間が短くなって切替時の伝送品質が高くな
るという効果が得られる。

【００１１】さらに、多数の切替え要求を接続した場合
でも、切替え要求入力時間は同じとなり、回線の数には
影響されない伝送品質を維持できるという効果が得られ
る。

【図面の簡単な説明】

【図１】本発明の一実施例を示すブロック構成図であ
る。

【図２】従来技術の一例を示すブロック図である。

【符号の説明】

１、１′（＃１〜＃３）…ユニット被切替制御部、 １１、１１′…信号多重化回路 １２、１２′…信号多重化回路 ２、２′…ライン被切替制御部、 ２１、２１′…信号多重化、光出力回路 ２２、２２′…信号多重化、光出力回路 ３、３′…ラインユニット切替制御部 ３１…論理回路（Ｇ／Ａ） ３１′（Ａ〜Ｄ）…切替信号入力ポート ３２、３２′…ＣＰＵ ３３…切替え割り込み信号 ３４…ＣＰＵバス

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 ２重化された第１の回路を備え、切替に
   より２重化された前記第１の回路のいずれか一方からの
   信号を出力する複数個のユニット被切替制御部と、 前記各ユニット被切替制御部からの出力信号が入力され
   る２重化された第２の回路を備え、切替えにより２重化
   された前記第２の回路のいずれか一方からの信号を出力
   するライン被切替制御部と、 論理回路及びＣＰＵを有し、前記各ユニット被切替制御
   部及び前記ライン被切替制御部から出力される切替要求
   信号を前記論理回路に入力し、どの切替要求信号がアク
   ティブとなったかを判別するライン、ユニット切替制御
   部と、 を備え、前記論理回路は、前記切替入力信号がアクティ
   ブになった時に出力される切替割り込み信号及びアクテ
   ィブとなった入力ポートの番号を前記ＣＰＵに出力する
   バスを有する ことを特徴とした切替要求の割り込み処理
   を有する切替制御装置。