JPH0122933B2 - - Google Patents

Info

Publication number
JPH0122933B2
JPH0122933B2 JP57165434A JP16543482A JPH0122933B2 JP H0122933 B2 JPH0122933 B2 JP H0122933B2 JP 57165434 A JP57165434 A JP 57165434A JP 16543482 A JP16543482 A JP 16543482A JP H0122933 B2 JPH0122933 B2 JP H0122933B2
Authority
JP
Japan
Prior art keywords
input
output
cache memory
output control
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57165434A
Other languages
English (en)
Other versions
JPS5955558A (ja
Inventor
Tetsuo Kudo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP57165434A priority Critical patent/JPS5955558A/ja
Publication of JPS5955558A publication Critical patent/JPS5955558A/ja
Publication of JPH0122933B2 publication Critical patent/JPH0122933B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/08Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Hardware Redundancy (AREA)

Description

【発明の詳細な説明】 発明の技術分野 本発明は、入出力制御装置と入出力装置との間
に設けられ転送データを貯蔵するキヤツシユメモ
リ特にデイスクキヤツシユの制御方式に関する。
技術の背景 デイスクキヤツシユメモリは磁気デイスク装置
と磁気デイスク制御装置との間に設けられ、高速
アクセスが可能な半導体メモリなどで構成されて
いてデイスクから読出したデータのある種のもの
を格納され、再び同じデータが要求されたときは
該格納データを送出してデイスクアクセスを不要
とし、アクセスタイムを低減する。
磁気デイスク装置DKUは多数設けられ、磁気
デイスク制御装置DKCも複数個設けられ、これ
らに対して1つ又は少数のキヤツシユメモリ
DCCが設けられることがある。この場合は複数
のDKCが1つのDCCを共用することになる。
従来技術と問題点 ところで磁気デイスク制御装置、デイスクキヤ
ツシユメモリなども障害を起すことが考えられる
が、従来システムでは有効な対策が立てられてい
ない。特にキヤツシユメモリDCCを複数の磁気
デイスク制御装置DKCが共用する場合、障害の
組合せにはDCCのみ障害、一方または他方の
DKCが障害、またDCC障害は一方または他方の
DKCが検出したなどあり、各ケースに適当な切
換制御を行なう必要がある。
発明の目的 本発明はかゝる点に鑑みてなされたもので、簡
単な手段で各種障害に適切に対処できる制御方式
を提供しようとするものである。
発明の構成 本発明は複数の入出力制御装置1A,1Bと、
該複数の入出力制御装置にそれぞれ独立したデー
タ線l1,l4により共通に接続される入出力装置3
と、前記複数の入出力制御装置と入出力装置との
間に接続され、両系共通部2aと片系のみ属する
独立部2b,2cを備えて、前記複数の入出力制
御装置1A,1Bで共用されるキヤツシユメモリ
装置2とを備えたシステムにおけるキヤツシユメ
モリ制御方式であつて、複数の入出力制御装置の
各々とキヤツシユメモリ装置の間にそれぞれ複数
本よりなる制御線l2,l3を設け、さらに、キヤツ
シユメモリ装置に該制御線に接続されたレジスタ
及びエンコード回路2aを設け前記入出力制御装
置により与えられる該制御線の“1”、“0”レベ
ルの組合せにより、キヤツシユメモリ装置の両系
共通部2aが障害であることを知らされたとき前
記エンコード回路は、前記複数の入出力制御装置
との入出力装置を結ぶデータ線l1,l4からキヤツ
シユメモリ装置を切り離し、また、前記入出力制
御装置により与えられる該制御線の“1”、“0”
レベルの組合せにより、当該入出力制御装置1A
または1Bまたはキヤツシユメモリ装置の該入出
力制御装置に属する独立部2bまたは2cが異常
であることを知らされた時前記エンコード回路
は、当該入出力制御装置1Aまたは1Bと入出力
装置が結ぶデータ線l1またはl4からキヤツシユメ
モリ装置を切り離すことを特徴とするが、次に図
面を参照しながらこれを説明する。
発明の実施例 第1図で1A,1Bは入出力制御装置、2はキ
ヤツシユ装置で2aは共通部、2b,2cは独立
部である。3は入出力装置で、本例では1A,1
Bが前述のDKC、2がDCC、3がDKUである。
DKC、DKU共に複数個あるのが普通であるが、
図ではDKCを2つ、DKUを1つのみ示す。l1
l4は制御装置1A,1Bとキヤツシユ装置2、入
出力装置3を結ぶデータ線で、既存のものであ
る。l2,l3は本発明により付加した制御線で、装
置1Aと2、1Bと2間に各2本ずつもうけら
れ、その“1”、“0”レベルは入出力制御装置に
より与えられる。この各2本の制御線の“1”、
“0”レベルで本発明では次の制御を行なう。
線l2のレベルが0、0のときは入出力制御装置
1A及びキヤツシユ装置2が共に動作可能で、前
述のキヤツシユ付きデイスクシステムの動作を行
なうことができる。線l2のレベルが1、1のとき
は入出力制御装置1Aが電源オフまたはキヤツシ
ユ装置2の片系部分に異常があると入出制御装置
1Aが判断したことを示し、これを検知するとキ
ヤツシユ装置2は入出力制御装置1A側を切離し
て動作する。具体的には、キヤツシユ装置2のデ
ータ取込み側は第2図aに示すようにデータ線
l1,l4に対して単にワイヤードオアされているの
でこの部分には何ら変更はないが、キヤツシユ装
置2のデータ出力側は第2図bに示すようにバツ
フアBUFを介してデータ線に接続されているの
でこのバツフアを不動作にする。
線l2のレベルが1、0または0、1のときはキ
ヤツシユ装置2の両系の共通部分に異常が起きた
と制御装置1Aが判断したことを示し、これを検
知したキヤツシユ装置は動作を停止してデータ線
l1,l4の両方から自らを切り離し、装置1A,1
Bと3間でのみデータ伝達が行なわれるようにす
る。切り離す態様は上記と同じでデータ線l1,l4
に接続するバツフアBUFを不動作にする。なお
切り離しに当つてデータ取込み側は接続された
まゝでも格別支障はない。これに対してデータ送
出側は接続を遮断しておかないとノイズを送出し
たりシステムに有害な影響を与える。
線l3のレベルが(0、0)、(1、1)、(0、
1)または(1、0)に変る場合も同様で、上記
とは1Aが1Bに切換わる点が異なるだけであ
る。
第3図はキヤツシユ装置2をやゝ詳細に示す図
である。2aはレジスタ及びエンコード回路で、
デイスク制御装置DKCから線l2,l3を通して送ら
れるキヤツシユ制御信号(前述の1、0レベル)
を取込み、トライステートバツフアBUFを前述
のように動作、不動作にする。かゝる制御を受け
るバツフアBUFはDCCの出力回路に設けられ、
入力回路には設けられない。なお第3図のP0は
ポート0、P1はポート1を示す。デイスクキヤ
ツシユ装置DCCは上位装置(CPU、チヤネルな
ど)からは認識されないものであり、DCCに異
常が生じたときは速やかに、DKC―DKUに影響
を与えず、切り離されるのがよい。バツフア
BUFはこの目的のものである。キヤツシユ装置
を2系で共用する場合、キヤツシユ装置の障害に
は両系に共通の部分の障害と、片系のみに属する
部分の障害があり、これらに応じて両系からの切
断、片系からの切断を行なえるようにするとよ
い。
キヤツシユ制御装置DKCのキヤツシユ装置
DCCに対する切り離しは、DKC―DKUインタフ
エースl1,l4上でのキヤツシユ装置DCCとのやり
とりで認識される。その詳細は障害の種類により
異なるが、例えばキヤツシユ装置自体で判断でき
る場合は、エラーが発生するとキヤツシユ装置が
自己のレジスタにエラー信号をセツトし、それに
よりDKCがDCCに対してエラー情報送出を指示
してエラー内容を取り込む。キヤツシユが無応答
になつた場合はどの時点で無応答になつたかによ
りエラーであることをDKCが判断する。このよ
うにエラー情報や無応答のレベルをDKCが認識
し、エラーは共通部分か片側かを判断し、信号線
l2,l3のレベルにより両系あるいは片系切離を行
なう。なお切離しはエラー時に限らず、キヤツシ
ユを使用しない系があればその系は切り離した方
が信頼性が向上する。
発明の効果 以上説明したように本発明によれば簡単な手段
で各種障害に適切に対処でき、キヤツシユ装置の
有効性を向上させることができる。
【図面の簡単な説明】
第1図は本発明の実施例を示すブロツク図、第
2図はデータ線とキヤツシユ装置との接続状態を
示す説明図、第3図はキヤツシユ装置のやゝ詳細
なブロツク図である。 図面で1A,1Bは入出力制御装置、2はキヤ
ツシユメモリ装置、3は入出力装置、l2,l3は制
御線、l1,l4はデータ線である。

Claims (1)

  1. 【特許請求の範囲】 1 複数の入出力制御装置1A,1Bと、 該複数の入出力制御装置にそれぞれ独立したデ
    ータ線l1,l4により共通に接続される入出力装置
    3と、 前記複数の入出力制御装置と入出力装置との間
    に接続され、両系共通部2aと片系のみ属する独
    立部2b,2cを備えて、前記複数の入出力制御
    装置1A,1Bで共用されるキヤツシユメモリ装
    置2と を備えたシステムにおけるキヤツシユメモリ制御
    方式であつて、 複数の入出力制御装置の各々とキヤツシユメモ
    リ装置の間にそれぞれ複数本よりなる制御線l2
    l3を設け、 さらに、キヤツシユメモリ装置に該制御線に接
    続されたレジスタ及びエンコード回路2aを設
    け、 前記入出力制御装置により与えられる該制御線
    の“1”、“0”レベルの組合せにより、キヤツシ
    ユメモリ装置の両系共通部2aが障害であること
    を知らされたとき前記エンコード回路は、前記複
    数の入出力制御装置との入出力装置を結ぶデータ
    線l1,l4からキヤツシユメモリ装置を切り離し、 また、前記入出力制御装置により与えられる該
    制御線の“1”、“0”レベルの組合せにより、当
    該入出力制御装置1Aまたは1Bまたはキヤツシ
    ユメモリ装置の該入出力制御装置に属する独立部
    2bまたは2cが異常であることを知らされた時
    前記エンコード回路は、当該入出力制御装置1A
    または1Bと入出力装置を結ぶデータ線l1または
    l4からキヤツシユメモリ装置を切り離す ことを特徴とするキヤツシユメモリ制御方式。
JP57165434A 1982-09-22 1982-09-22 キヤツシユメモリ制御方式 Granted JPS5955558A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57165434A JPS5955558A (ja) 1982-09-22 1982-09-22 キヤツシユメモリ制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57165434A JPS5955558A (ja) 1982-09-22 1982-09-22 キヤツシユメモリ制御方式

Publications (2)

Publication Number Publication Date
JPS5955558A JPS5955558A (ja) 1984-03-30
JPH0122933B2 true JPH0122933B2 (ja) 1989-04-28

Family

ID=15812349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57165434A Granted JPS5955558A (ja) 1982-09-22 1982-09-22 キヤツシユメモリ制御方式

Country Status (1)

Country Link
JP (1) JPS5955558A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2776841B2 (ja) * 1988-09-28 1998-07-16 株式会社日立製作所 ディスク制御装置におけるディスクアクセス制御方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5198926A (ja) * 1975-02-26 1976-08-31
JPS538030A (en) * 1976-06-17 1978-01-25 Fujitsu Ltd Fault processing method
JPS5390839A (en) * 1977-01-21 1978-08-10 Hitachi Ltd Information processing system
JPS5538674A (en) * 1978-09-13 1980-03-18 Hitachi Ltd Logout system of memory controller
JPS55140952A (en) * 1979-04-20 1980-11-04 Hitachi Ltd Fault processing system

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5198926A (ja) * 1975-02-26 1976-08-31
JPS538030A (en) * 1976-06-17 1978-01-25 Fujitsu Ltd Fault processing method
JPS5390839A (en) * 1977-01-21 1978-08-10 Hitachi Ltd Information processing system
JPS5538674A (en) * 1978-09-13 1980-03-18 Hitachi Ltd Logout system of memory controller
JPS55140952A (en) * 1979-04-20 1980-11-04 Hitachi Ltd Fault processing system

Also Published As

Publication number Publication date
JPS5955558A (ja) 1984-03-30

Similar Documents

Publication Publication Date Title
US6038618A (en) Bypass circuit for bypassing host computer which are connected to plurality of devices via two individual ports upon detecting lack of communication at both ports
US6633935B1 (en) Automatic bus termination readjustment
US6532547B1 (en) Redundant peripheral device subsystem
JPH0122933B2 (ja)
JP2506335B2 (ja) 共通バス構造を持つデ−タ処理装置
JPH02116234A (ja) 障害対応通信信号再生装置とその方法
JP2888025B2 (ja) 耐故障コンピュータシステム
JP2861595B2 (ja) 冗長化cpuユニットの切り替え制御装置
JPH10320129A (ja) ディスクアレイ装置
KR970004892B1 (ko) 통신 버스를 이중화하는 장치
JP2946541B2 (ja) 二重化制御システム
JP3107104B2 (ja) 待機冗長方式
JPS6243220B2 (ja)
KR0176085B1 (ko) 병렬처리 컴퓨터 시스템에서의 프로세서 노드 및 노드연결망의 에러 검출방법
KR960014697B1 (ko) 이중화 프로세서 보드의 이중화 제어방법 및 그 장치
KR930000732B1 (ko) 신호중계 시스템의 레벨 2 프로토콜 처리 장치
JP2743893B2 (ja) ドライバー回路故障判別方法、故障箇所報告方法及び周辺装置
JP2693752B2 (ja) データ伝送方式
JP2990908B2 (ja) 切替要求の割り込み処理を有する切替制御装置
KR20010039096A (ko) 전자교환기의 통신포트 이중화 제어장치
JPS617901A (ja) デイジタル制御装置
JPH05165798A (ja) 2系列システムの系管理方式
JPH05336131A (ja) データ伝送システム
JPH04111541A (ja) 切替監視回路
JPS61134846A (ja) 電子計算機システム