JPS63298035A - 欠陥検査装置 - Google Patents

欠陥検査装置

Info

Publication number
JPS63298035A
JPS63298035A JP13181487A JP13181487A JPS63298035A JP S63298035 A JPS63298035 A JP S63298035A JP 13181487 A JP13181487 A JP 13181487A JP 13181487 A JP13181487 A JP 13181487A JP S63298035 A JPS63298035 A JP S63298035A
Authority
JP
Japan
Prior art keywords
signal
defect
light
dust
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP13181487A
Other languages
English (en)
Other versions
JPH0663981B2 (ja
Inventor
Shigeki Terada
茂樹 寺田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP13181487A priority Critical patent/JPH0663981B2/ja
Publication of JPS63298035A publication Critical patent/JPS63298035A/ja
Publication of JPH0663981B2 publication Critical patent/JPH0663981B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/94Investigating contamination, e.g. dust

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、例えばLSIなどの半導体装置の製造プロセ
スにおいて各種パターンの欠陥を光学的に検査する欠陥
検査装置に関する。
(従来の技術) 近時、LSIなどの半導体装置の表面欠陥検査の自動化
が進んでいる。この場合の欠陥検査は、光学的に非接触
で行うものがほとんどである。とりわけ、被検査体から
の欠陥情報を示す反射光を積分球にて集光する方式が普
及している。たとえば、第7図は、その−例を示すもの
であるが、半導体レーザ装置(A)から、レーザ光(B
)を光路体(C)を経由して入射角θでウェーノ(D)
に投射し、このときの散乱反射光を積分球(g)にて集
光したのち、この積分球(T()に連設された光電子増
倍管(F)にて受光し、光電変換するようにしている。
この場合、ウェーハ(D)からの正反射光は、積分球(
E)に穿設され電通孔(G)を経由して外部に逃すよう
iこしている。
ところで、ウヱー・・(D)上には、通常、検出対象で
あるキズ、クボミなどの欠陥の他に、直接の検出対象で
はないダストなどが付着している。しかるに、上記積分
球を用いる欠陥検出方法では、ダストに基因する散乱光
も、欠陥に基因する散乱光と同時に講光してしまうため
両者を混同してしまう不具合をもっている。つまり、従
来の欠陥検出方法では、後プロセスで洗浄により除去さ
れるダストを欠陥と誤認する欠点をもっている丸め、製
品歩留にも少なからず悪影響を及ぼしていた0(発明が
解決しようとする問題点) 本色明は、従来の積分球を用いる欠陥検出に内在する問
題点を顕慮してなされたもので、ダストと欠陥を峻別し
て高精度欠陥検出が可能な欠陥検査装置を提供すること
を目的とする。
〔発明の構成〕
(問題点を解決する丸めの手段と作用)被検査物(こレ
ーザ光を投射する投光部と、ダスト及び欠陥による散乱
光を受光する第1受光部とダストによる散乱光のみを受
光する第2受光部と、第1及び第2受光部から出力され
た光電変換信号に基づいて欠陥検出を行う欠陥検出部と
からなり、ダストと欠陥とを峻別して、欠陥のみを抽出
できるようにしたものである。
(実施例) 以下、本発明の一実施例を図面を参照して詳述する。
第1図は、この実施例の欠陥検査装置を示している。こ
の装置は、被検査物である半導体装置用のシリコン(S
i)族ウェーハ(1)を着脱自在且つ同軸的に保持して
位置決めする保持部(2)と、この保持部(2)に保持
されているウェーハ(1)にレーザ光(3)を入射角0
tにて投射する投光部(4)と、上記ウェーハ(1)か
らのレーザ光(3)を反射角θ1位置にて受光し光電変
換する第1受光部(5)と、ウエーノ5(1)からのレ
ーザ光(3)を反射角02位置にて受光し光電変換する
第2受光部\G)と、これら第1及び第2受光部(5)
(6)からの電気信号8L1.SL、2に基づいてウエ
ーノ・(1)上の欠陥又はダストの存在を示す信号5I
3t、SDを出力する欠陥検出部(7)と、信号SBr
、 SDが入力された時点における保持部(2)の位置
を記憶するとともに保持部(2)によるウェーハ(1)
の位置決め制御を行う制御部8)と、この制御部(8)
に記憶されているウェーハ(1)の欠陥情報を表示する
プリンタ、ブラウン管等の表示部(9)とから構成され
ている。しかして、保持部(2)は、ウエーノ(1)を
着脱自在に真空吸着する円盤状のテーブルli1と、こ
のテーブルQCの下端部に同軸に連結された回転軸l!
υ及びこの回転軸を矢印(12方向に回転駆動するステ
ッピングモータ0りを有しウエーノ・(1)の周方向の
位置決めを行う第1位置決め部Iと、この第1位置決め
部α荀及びテーブルa〔を一体的に支持する支持体((
21示せず)及びこの支持体に係合する送りねじ(図示
せず)及びこの送りねじを回転駆動するステッピングモ
ータ住9を有しウェーハ(1)の径方向の位置決めを行
う第2位置決め部(leとからなっている。そうして、
ステッピングモータu3)、(15は、それぞれ制御部
(8)から出力された制御信号set、 se2により
駆動され、ウェーハ(1)が所定位置に位置決めされる
ようになっている。一方、投光部(4)は、保持部(2
)近辺に配設された例えばヘリウム−ネオン(He−N
e)レーザ装置又は半導体レーザ装置からなるもので、
出射されたり−ザ光(3)のウェーハ(1)上における
入射角θ、は、30度〜80度の範囲に設けられている
。この投射部(4)は、制御部(8)からの制御信号S
Oにより発振制御が行われる。他方、第1受光部(5)
は、レーザ光(3)のウェーハ(1)からの正反射光路
(lη(反射角θ、となる。)上に設けられレーザ光(
3)の正反射部分のみを遮断する円盤状の遮光板(18
と、レーザ光(3)の正反射光路αη近傍を通過する散
乱光α]を集光する集光レンズ■と、この集光レンズ(
至)による散乱光α]の集光位置(こ設けられ集光され
た散乱光臼を受光量に応じて光電変換し電気信号SP1
を出力する例えばフォトダイオード、フォトトランジス
タ、光電子増倍管等の受光素子al)と、電気信号8P
tを入力して増幅し電気信号SLIを出力する増幅器(
ハ)とからなっている口また、第2受光部(6)は、レ
ーザ光(3)のウエーノ・(1)からの反射角θ7位置
にて散乱光+23を入射して集光する位置に設けられた
集光レンズC)4)と、この集光レンズ@による散乱光
(至)の集光位置に設けられ集光された散乱光(ハ)を
受光量(こ応して光電変換し電気信号8P2を出力する
例えばフォトダイオード、フォトトランジスタ、光電子
増倍管等の受光素子(ハ)と、電気信号8P2を入力し
て増幅し電気信号SL2を出力する増幅器(至)とから
なっている0ところで、第2図は、ウエーノ・(1)上
にダスト彌があるときこのダスト1aにレーザ光(3)
が投射されたときの散乱光強度分布を示しているが、こ
のときの散乱光(ハ)の強度は、ダスト12?)5c中
心として全域にわたってほぼ均等となっている0これに
対して、第3図は、ウェーハ(1)上にキズ、クボミな
どの欠陥(至)が存在するとき、この欠陥(ハ)にレー
ザ光(3)が投射されたときの散乱光強度分布を示して
いるが、このときの散乱光(19の強度は、レーザ光(
3)の正反射光路(lη近傍に偏在している。つまり、
正反射光路C17)からはずれた場所においては、散乱
光(1!Jを検出することはできないが、散乱光@は検
出することができる。逆に、正反射光路αの近傍にては
、両方の散乱光lie、(ハ)を検出することができる
。よって、このことを利用することによりダスト1.2
7)と欠陥(至)とを峻別して、欠陥(至)のみを抽出
することができる0そこで、前記反射角θ1.θ、の差
Δθは、20度〜50度に設定されている。しかして、
前記欠陥検出部(7)は、電気信号SLlを入力して論
理レベルrOJ又は「1」に2値化する閾値VTIが設
定された2値化回路(至)と、電気信号8L2を入力し
て論理レベルrOJ又は「1」に2値化するIV4値V
T2が設定された2値化回路(至)と、上記2値化回路
(ハ)の出力側に入力側が接続されたマルチバイブレー
タC31)と、上記2値化回路(至)の出力側に入力側
が接続されたマルチバイブレータG3と、これらマルチ
バイブレータGυ、c32の出力側に入力側が接続され
たAND回路曽と、このAND回路(至)の出力側に入
力側が接続されたラッチ回路(ロ)とからなっている。
しかして、マルチバイブレータC31)、Q3は、2値
化回路(至)。
関から出力され九2値化信号SBI、 882の立上り
をトリガとして、設定時間ΔTだけ、論理レベル「l」
の信号SCI、 SC2を出力するように設けられてい
る。
一方、AND回路器は、信号8C1,sc2を入力して
、両者の論理レベルの論理積をとるものである。また、
ラッチ回路(ロ)は、AND回路(至)からの信号SD
が示す論理レベルをラッチして、ラッチした論理レベル
を示す信号SBを制御部(8)に出力するようになって
いる。しかして、制御部18)は、2値化信号SBlも
得られるよう2値化回路(至)にも接続されている。そ
して、この制御回路(8)では、2値化信号SBIの立
上りから、時間ΔTより長い時間ΔT′、ΔT′にわた
って、ラッチ回路(ロ)からの信号8Eの論理レベルを
記憶し、この時間△TSΔ′r′が経過すると、リセッ
ト信号SRをラッチ回路(ロ)に出力し、ラッチ内容を
論理値「0」にクリアするようになっている。なお、Δ
T′、ΔT′は、信号SEの後縁立下妙に同期して出力
されるよう設定されている。
つぎに、上記構成の欠陥検査装置の作動について述べる
まず、欠陥検査対象であるウェーハ(1)をテーブルa
〔の所定位置に真空吸着させる。ついで、制御部(8)
から制御信号Sθ1. Se2をステッピングモー20
国、(ハ)に印加し、ウェーハ(1)の径方向及び周方
向の位置決めを行う。つまり、制御信号SθL、 8e
zによりウェーハ(1)上における欠陥検査座標がわか
る。つづいて、制御信号SOにより投光部(4)からレ
ーザ光(3)をウェーハ(1)に入射角θ1にて投射す
る。
このときウェーハ(1)からのレーザ光(3)の正反射
光は遮光板(IEOにより遮断される。しかし、ウェー
ハ(1)上にダスト罰又は欠陥(至)があるときは、散
乱光(19,!が受光素子t2η、能にて受光され、受
光量に比例した電圧を有する電気信号SPI、SP2に
変(・々される。これら電気信号apl、SP2は、増
幅器J’21 r弼にてアナログ電気信号SLI、 S
L2に増幅される。
ついで、これら電気信号SLI、 SL2は、2値化回
路四、(7)にて2値化信号SBI、 SB2に2値化
される。ここで、ウェーハ(1)上に欠陥(ハ)が存在
するときは、第3図に示すように、そのとき生じる散乱
反射光(11は、受光素子CI)のみにて受光される0
よって、電気信号SL1は、閾値VT1より大きく、他
方の電気信号8I、2は、閾値VT2よりも小さくなる
口したがって、第4図に示すように、2値化信号881
.882の論理レベルは、それぞれrlJ、 rQJと
なる。その結果、信号SB1は、制御部(6)及びマル
チバイブレータ13カに出力される0そして、マルチバ
イブレータ01)にては、信号SBLの前縁立上妙をト
リガとして、時間ΔTだけ、論理レベルrlJの信号S
CzがAND回路(至)に出力される。一方、信号SB
tは、時間ΔT中、−貫して論理レベルrQJであるの
で、マルチバイブレータ132からの信号SC2の論理
レベルも、時間Δτ中、−貫してrOJとなる。その結
果、AND回路(ト)からの信号SDの論理レベルもr
OJとなり、この論理レベルは、ラッチ回路(ロ)から
信号8Eにより制御部t3)に伝えられる。かくして、
制御部(8)にては、論理レベル「1」の信号SB及び
論理レベルrOJの信号SEを入力し、最終的に、「欠
陥あり。」の判定を下す。
つぎに、ウェーハ(1)上にダス)12?)が存在する
ときは、第2図番こ示すように散乱反射光@は、両方の
受光素子Cυ、(ハ)にて受光される。よって、電気信
号SLI、 8L2ハ、イfし4fiflVT1.V’
r2  ヨb モ大きくなり、2値化信号8131.8
82の論理レベルは、いずれも「l」となる。したがっ
て、マルチバイブレータ13a、c3aからは、時間Δ
T中、論理レベル「1」の信号SCI、8C2がAND
回路(ハ)に出力される。その結果、AND回路(至)
からは、時間T中、論理値「1」の信号SDがラッチ回
路(ロ)に出力される。ついで、ラッチ回路(ロ)から
は、論理値「1」の信号SEが、同じく2値化回路凶か
ら出力された論理値「1」の信号SBIとともに、制御
部(8)に出(g) 力される。かくして、制御へにては、入力した信号SB
、Sgの論理レベルがいずれもrLJであることにより
、最終的に、「ダストあり。」の判定を下す。ところで
、ウェーハ(r)上にダス)Hが存在する場合、信号S
LI、SL2の領域(ト)、(至)のようlこ位相がず
れたり、あるいは、信号SLIの領域3′rI中に信号
SL2の領域(至)が含まれる場合がある。もし、信号
881のみにより欠陥判定を行った場合、前者は、「欠
陥あ’1JoJ と誤認されやすく、また、後者は、[
ダストの前後に二つの欠陥あ17oj と誤認されやす
い。つまり、前者においては、第5図に示すように、信
号8Bx、 SB2の波形Pi、P2は、時間的に離間
し、また、後者においては、信号SBtの波形B3中、
こ、信号882の波形P4が含まれる0しかしながら、
マルチバイブレータi3υ、G2からの゛信号SCL、
 SC2の波形P5.P6並びに波形P7. P8は、
一部的に重なる。したがって、AND回路(至)からの
信号は、時間Δ′r1.ΔT2中において論理レベル「
1」となる0このときの論理レベルは、ラッチ回路(ロ
)にてラッチされ、時間ΔT3中、論理レベル「1」の
信号Sgが制御部(8)に出力される。しかして、この
制御部18)にては、時間ΔT′中、論理レベル[jの
信号8Bt、 sgを入力する。その結果、前と同様に
、最終的に「ダストあり。」の判定を下し、時間ΔT′
、ΔT′経過後、リセット信号SRがラッチ回路(ロ)
に出力され、ラッチ内容がクリアされる。以上のよう壜
制御部・8)における判定アルゴリズムをまとめると下
表のようになる。つまり、論理レベルが、信号SBIと
信号8F、いずれも「1」のときは、「ダストあり。」
と判定され、また、信号881が「1」及び信号8”i
Lが「O」  のときは、「欠陥あり。」と判定される
。そして、信号SBIと信号SEが、いずれもrOJの
ときは、「欠陥・ダストなし。」つまり「正常」 と判
定される。
以上のように、この実施例の欠陥検査装置くこよできる
。つまり、この装置によれば洗浄により容易に除去でき
るダスト罰を欠陥・」と誤認する鷹がなくなる。したが
って、製品歩留の無用な低下を防止できるとともに、生
産性向上にも役立つ。
なお、上記実施例においては、欠陥判定は、欠陥検出部
(7)にてハード的に行りているが、メモリに1号SB
I、 SB2をいったん格納し、ソフト的に欠陥検出を
行うようにしてもよい。さらに、ウェーハ(1)の位置
決めは、投光部側及び受光部側を一体的に動かすことに
より相対的に行ってもよい。
さら(こ、検査対象についてもStウェーハに限定され
ることなく、何にでも適用できる。
〔発明の効果〕
本発明の欠陥検査装置は、被検査物上の検査対ゑ外のダ
ストと検査対象である欠陥とを峻別して、欠陥のみを高
精度かつ高能率に検査することができる。よって、洗浄
により容易に除去できるダストを欠陥と誤認する虞がほ
とんどなくなり、製品歩留の無用な低下を防止できると
ともに、生産性向上にも寄与することができる。
【図面の簡単な説明】
第1図は本発明の一実施例の欠陥検査装置の構成図、第
2図乃至第5図は同じく欠陥検査の説明図、第6図は欠
陥検査結果を示す図、第7図は従来の欠陥検査装置の説
明図である。 (1)・・・ウェーハ(被検査物)。 (3)・・・レーザ光、(5)・・・第1受光部。 (6)・・・第2受光部、(7)・・・欠陥検出部。 (8)・・・制御部(判定回路)。 (17)・・・正反射光路、   (18・・・遮光板
。 Q9・・・散乱光。 (イ)・・・集光レンズ(第1光学系)。 (21)・・・受光素子(第1□)。 @・・・散乱光。 Q乃・・・集光レンズ(第2光学系)。 Q9・・・受光素子(第2□) (ハ)・・・2値化回路(第1の□)。 (至)・・・2値化回路(第2の□)。 (31)・・・マルチバイブレータ(第1のパルス信号
発生回路)。 C33・・・マルチバイブレータ(第2のパルス信号発
生回路)。 (ハ)・・・AND回路(ゲート回路)0第1図 沼 第3図

Claims (1)

    【特許請求の範囲】
  1. 被検査物に測定光を投射する投光部と、上記測定光の上
    記被検査物からの正反射光の光路に沿った散乱反射光を
    受光して光電変換し第1光電信号を出力する第1受光素
    子と、上記正反射光の光路からはずれた位置を通る上記
    被検査物からの散乱反射光を受光して光電変換し第2光
    電変換信号を出力する第2受光素子とを具備し、上記第
    1及び第2光電信号に基づいて上記被検査物の欠陥検査
    を行う欠陥検査装置において、上記第1光電信号を入力
    しあらかじめ設けられた閾値に基づいて第1の2値化信
    号を出力する第1の2値化回路と、上記第2光電信号を
    入力しあらかじめ設けられた閾値に基づいて第2の2値
    化信号を出力する第2の2値化回路と、上記第1の2値
    化信号を入力して所定のパルス幅の第1パルス信号を出
    力する第1のパルス信号発生回路と、上記第2の2値化
    信号を入力して所定のパルス幅の第2パルス信号を出力
    する第2のパルス信号発生回路と、上記第1及び第2パ
    ルス信号を入力してゲートパルス信号を出力するゲート
    回路と、上記第1の2値化信号及び上記ゲートパルス信
    号を入力して上記被検査物の欠陥の有無を判定する判定
    回路とを具備することを特徴とする欠陥検査装置。
JP13181487A 1987-05-29 1987-05-29 欠陥検査装置 Expired - Lifetime JPH0663981B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13181487A JPH0663981B2 (ja) 1987-05-29 1987-05-29 欠陥検査装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13181487A JPH0663981B2 (ja) 1987-05-29 1987-05-29 欠陥検査装置

Publications (2)

Publication Number Publication Date
JPS63298035A true JPS63298035A (ja) 1988-12-05
JPH0663981B2 JPH0663981B2 (ja) 1994-08-22

Family

ID=15066729

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13181487A Expired - Lifetime JPH0663981B2 (ja) 1987-05-29 1987-05-29 欠陥検査装置

Country Status (1)

Country Link
JP (1) JPH0663981B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01257250A (ja) * 1988-04-06 1989-10-13 Hitachi Electron Eng Co Ltd ディスク表面検査装置における欠陥種別の判別方法
JPH0342556A (ja) * 1989-06-30 1991-02-22 Qc Opt Inc 光学式検査装置および検査方法
JPH03261850A (ja) * 1990-03-12 1991-11-21 Matsushita Electric Ind Co Ltd 回路基板検査装置
US5508800A (en) * 1990-06-25 1996-04-16 Kabushiki Kaisha Toshiba Semiconductor substrate, method of manufacturing semiconductor substrate and semiconductor device, and method of inspecting and evaluating semiconductor substrate
WO2010106596A1 (ja) * 2009-03-19 2010-09-23 株式会社 日立ハイテクノロジーズ 検査方法および検査装置
JP2013174599A (ja) * 2013-04-01 2013-09-05 Hitachi Ltd 表面検査装置およびその方法
CN103364407A (zh) * 2012-03-30 2013-10-23 株式会社日立高新技术 盘表面检查方法及其装置
JP2014211440A (ja) * 2014-06-02 2014-11-13 株式会社日立製作所 表面検査装置およびその方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01257250A (ja) * 1988-04-06 1989-10-13 Hitachi Electron Eng Co Ltd ディスク表面検査装置における欠陥種別の判別方法
JPH0342556A (ja) * 1989-06-30 1991-02-22 Qc Opt Inc 光学式検査装置および検査方法
JPH03261850A (ja) * 1990-03-12 1991-11-21 Matsushita Electric Ind Co Ltd 回路基板検査装置
US5508800A (en) * 1990-06-25 1996-04-16 Kabushiki Kaisha Toshiba Semiconductor substrate, method of manufacturing semiconductor substrate and semiconductor device, and method of inspecting and evaluating semiconductor substrate
WO2010106596A1 (ja) * 2009-03-19 2010-09-23 株式会社 日立ハイテクノロジーズ 検査方法および検査装置
JP2010217129A (ja) * 2009-03-19 2010-09-30 Hitachi High-Technologies Corp 検査方法および検査装置
US8587777B2 (en) 2009-03-19 2013-11-19 Hitachi High-Technologies Corporation Examination method and examination device
CN103364407A (zh) * 2012-03-30 2013-10-23 株式会社日立高新技术 盘表面检查方法及其装置
JP2013174599A (ja) * 2013-04-01 2013-09-05 Hitachi Ltd 表面検査装置およびその方法
JP2014211440A (ja) * 2014-06-02 2014-11-13 株式会社日立製作所 表面検査装置およびその方法

Also Published As

Publication number Publication date
JPH0663981B2 (ja) 1994-08-22

Similar Documents

Publication Publication Date Title
JP5349742B2 (ja) 表面検査方法及び表面検査装置
US7791721B2 (en) Surface inspection with variable digital filtering
US6798504B2 (en) Apparatus and method for inspecting surface of semiconductor wafer or the like
TW482898B (en) A surface inspection system and method for distinguishing between particle defects and pit defects on a surface of a workpiece.
JP2009133778A (ja) 検査装置及び検査方法
JPS63298035A (ja) 欠陥検査装置
JPH0795039B2 (ja) 欠陥検査装置
JP2001066263A (ja) ディスク表面欠陥検査装置
JPH06242012A (ja) 異物検査装置
US20130258325A1 (en) Method and apparatus for optically inspecting a magnetic disk
JPH11142127A (ja) ウェーハ表面検査方法とその装置
JPH0833354B2 (ja) 欠陥検査装置
JPH06317533A (ja) 異物検査方法及び異物検査装置
JPS59135353A (ja) 表面傷検出装置
JP2009025004A (ja) 平面基板検査装置および平面基板の検査方法
US6872942B1 (en) High-speed inspection of flat substrates with underlying visible topology
JP3336392B2 (ja) 異物検査装置及び方法
JPS5961142A (ja) 欠陥検出装置
JP2009020038A (ja) 欠陥検査装置
JP2005156416A (ja) ガラス基板の検査方法及びガラス基板の検査装置
JPH08110516A (ja) ガラス基板の欠陥検査装置
JP2007024528A (ja) ウェーハ外周検査装置
JP2845041B2 (ja) パーティクル計数装置
JP3277400B2 (ja) 光ディスク欠陥検査装置
JP2022039136A (ja) 凹凸欠陥の検出方法および検出装置