JPS63296524A

JPS63296524A - 電流切換回路

Info

Publication number: JPS63296524A
Application number: JP13239887A
Authority: JP
Inventors: Tetsuya Kondo; 哲也近藤
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1987-05-28
Filing date: 1987-05-28
Publication date: 1988-12-02

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はＤ／Ａ変換器等に通用して好適な電流切換回路
に係る。

〔発明の概要〕

本発明は少なくとも、一対のトランジスタで構成された
差動型スイッチ回路に入力電流を供給し、スイッチング
信号で一対のトランジスタを交互にオン、オフさせて、
差動型スイッチ回路の一対の出力端子に入力電流を交互
に供給する様にした電流切換回路に於いて、一対のトラ
ンジスタをダーリントン接続回路となし、この一対のダ
ーリントン接続回路の少なくとも一方の各トランジスタ
の各コレクタを分離し、これら各コレクタを異なる電位
に接続することで、ダーリントン接続回路を多段接続し
たときの動作電圧の増加を抑えるようにしたものである
。

〔従来の技術〕

以下に、第４図を参照して特公昭５４−２４０９８号公
報に開示されている従来の電流分割回路（５）について
説明する。Ｉｈ、ＩＳ２は一対の電流源で、これはカレ
ントミラー回路構成の電流分割器（４）の各トランジス
タＱα、Ｑβにて構成される。その各電流Ｉｔ。

Ｉ２は電流Ｉｏを略１／２に分流したもので、電流１１
．Ｉ２　は略等しく成る。（３）は電流切換回路で、こ
れは一対の差動型スイッチ回路＋１１．　（２１から構
成され、一対の電流源ＩＳ１．ＩＳ２の電流１１．１２
を、一対の出力端子Ｔ３．Ｔ４に切換え出力する。一方
の差動型スイッチ回路（１１は、一対のトランジスタＱ
ｌ、Ｑ２から構成され、その各エミッタは互いに接続さ
れ、その接続点に電流源ＩＳ１が接続される。

他方の差動型スイッチ回路（２）は、一対のトランジス
タＱ３．Ｑ４から構成され、その各エミッタは互いに接
続され、その接続点に電流源ＩＳ２が接続される。

トランジスタＱｘ、Ｑ３の各コレクタは一方の出力端子
Ｔ３に共通接続されると共に、トランジスタＱ２．Ｑ４
の各コレクタは他方の出力端子Ｔ４に共通接続される。

又、出力端子Ｔ　３　、　Ｔ　４は、夫々ローパスフィ
ルタ用のコンデンサＣｘ、Ｃｙを通じて接地される。

Ｔ、１　、Ｔ　２　は、互いに逆相で、所定周波数の一
対のスイッチング信号Ｅ１．Ｅ２の供給される入力端子
で、一方の入力端子Ｔ１はトランジスタＱｌ、Ｑ４の各
ベースに共通接続され、他方の入力端子Ｔ２はトランジ
スタＱ２．Ｑ３の各ベースに共通接続される。

次に、この電流切換回路（３）の動作について説明する
。入力端子Ｔ１に供給されるスイッチング信号Ｅ１が高
レベルのときは、入力端子Ｔ２に供給されるスイッチン
グ信号Ｅ２は低レベルと成るので、トランジスタＱ１．
Ｑ４　はオン、トランジスタＱ　２１　Ｑ　３はオフと
成る。このため、電流源１ｈの電流■１が出力端子Ｔ３
に流れると共に、電流源ＩＳ２の電流Ｉ２が出力端子Ｔ
４に流れる。

又、入力端子Ｔ２に供給されるスイッチング信号Ｅ２が
高レベルのときは、入力端子Ｔ１に供給されるスイッチ
ング信号Ｅ１は低レベルと成るので、トランジスタＱ２
．Ｑ３はオン、トランジスタＱ１．Ｑ４はオフと成る。

このため、電流源ＩＳ１の電流１１が出力端子Ｔ４に流
れると共に、電流源ＩＳ２の電流Ｉ２が出力端子Ｔ３に
流れる。

かくして、出力端子Ｔ３には電流Ｉｔ、１２が交互に流
れ、又、出力端子Ｔ４には、電流！２，１１が交互に流
れ、これら電流１１．１２が、ローパスフィルタを構成
するコンデンサＣｘ、Ｃｙによって平均化されるため、
結局出力端子Ｔ　３　、　Ｔ　４には共に（１１＋　１
２）／　２　＝　Ｉｏ　／”２の等しい電流が流れるこ
とに成る。即ち、この電流分割回路（５）によれば、入
力電流Ｉｏを供給することによって、この入力電流を高
精度に２分した２つの出力電流［ｏ／２を得ることがで
きる。

さて、第４図について説明した電流分割回路（５）を、
特公昭５４−２４０９８号公報に開示されている如く、
第５図に示すように（５Ａ）　、　（５Ｂ）　、　（５
Ｃ）　、　（５Ｄ）と下から上に積み上げる如く接続す
る。初段の電流分割回路（５＾）で、入力電流１ｏを２
分して、２つの出力電流ｔｏ／２を得、その一方を出力
端子Ｔ４＾に出力すると共に、その他方を次段の電流分
割回路（５Ｂ）に供給する。

かくすると、この電流分割回路（５Ｂ）で、入力電流ｉ
ｏ／２を２分して、２つの出力電流１ｏ／４を得、その
一方を出力端子Ｔ４Ｂに出力すると共に、その他方を３
段目の電流分割回路（５ｃ）に供給する。

以下これを繰り返すことにより、３段目及び４段目の電
流分割回路（５Ｃ）　、　（５０）の各出力端子７４　
ＣＩＴ４Ｄに夫々電流ｔｏ　／８．ｔｏ　／１６の電流
が出力されることに成る。尚、Ｔ０ｎは４段目の電流分
割回路（５Ｄ）の他方の出力端子である。

尚、これら出力端子Ｔ４ＡＩ　Ｔ４Ｏ１”Ｔ’４ＣＩ　
Ｔ２Ｏの電流を４ビツトのデジタル信号のＭＳＢ−ＬＳ
Ｂ　（７）ｒｌＪ、ｒＯＪに応じてオン、オフされる各
別のスイッチによって制御するようにすれば、電流源タ
イプのＤ／Ａ変換器を構成し得る。

〔発明が解決しようとする問題点〕

ところで、第４図に示す電流分割回路（５）では、差動
型スイッチ回路＋１）、　（２）の各トランジスタＱ１
〜Ｑ４のエミ・ンタ電流がそのままコレクタに流れるの
ではなく、コレクタ電流はエミッタ電流のβ／（１＋β
）分だけであって、エミッタ電流の１／（ｌ＋β）分は
ベースに流れてしまう。即ち、出力端子Ｔｌ　、Ｔ４に
流れる出力電流は、（Ｉｔ　十１２）／２よりその１／
（１＋β）分だけ少な（成っている。従って、第５図に
示す如く、第４図の電流分割回路（５）を多段接続すれ
ば、その出力電流の誤差は、上の段にいくに従って太き
（なり、上述した電流源タイプのＤ／Ａ変換器では、そ
の変換誤差が大となってしまう。

そこで、第４図の電流切換回路（３）の各差動型スイッ
チ回路ｆｉｌ、　（２１の各トランジスタＱ１〜Ｑ４を
ダーリントン接続回路構成とすることによって、実質的
にβを大きくすれば、上述の問題は解決される。

即ち、第４図の電流切換回路（３）の例えば差動型スイ
ッチ回路（１１を、ダーリントン接続回路構成とした場
合の回路を第６図に示す。ここでは、トランジスタＱ１
がダーリントン接続された一対のトランジスタＱｘａ＋
　Ｑｓｂから構成され、トランジスタＱ２がダーリント
ン接続された一対のトランジスタＱ　２　ａ　、　Ｑ　
２　ｂから構成される。この場合、トランジスタＱ　１
ｂのエミッタがトランジスタＱ１ａのベースに接続され
ると共に、トランジスタＱｘａのコレクタがトランジス
タＱ１ｂのコレクタに接続される。又、トランジスタＱ
　２　ｂのエミッタがトランジスタＱ　２　ａのベース
に接続されると共に、トランジスタＱ２ａのコレクタが
トランジスタＱ　２　ｂのコレクタに接続される。

この場合は、トランジスタＱ　１ｂ　、　Ｑ　２　ｂの
各ベースに流れる電流は、トランジスタＱ　ｓ　ａ　”
　Ｑ　２　ｂのβを等しいものとすると、夫々電流１１
の１／（１＋β）２と成って、入力＠流に対する出力電
流の精度は向上することが分かる。

ところが、このようにすると、トランジスタＱ　１ａ　
＋Ｑ２ａの共通エミッタを基準とした、出力端子Ｔ３＋
Ｔ４における最小動作電圧は、トランジスタＱｘａ〜Ｑ
　２　ｂのベース・エミッタ間電圧■Ｂｔの２倍、即ち
２Ｖｓ＋：になってしまう。このため、第５図に示す如
く、電流分割回路を多段接続すると、最上段の電流分割
回路（５Ｄ）の最小動作電圧は、２Ｖｓｉ：の５倍と成
り、段数が増えるに従って、大幅にその最小動作電圧が
高く成ってしまう。

かかる点に鑑み、本発明は入力電流に対する出力電流の
誤差を小さくすることができると共に、多段接続したと
きの最小動作電圧の上昇を抑えることのできる電流切換
回路を提案しようとするものである。

〔問題点を解決するための手段〕

本発明は、少なくとも一対のトランジスタＱ　１　。

Ｑ２　　；　Ｑｌ、　Ｑ４で構成された差動型スイッチ
回路（１１，ｆ２）に入力電流を供給すると共に、スイ
ッチング信号によって一対のトランジスタＱ１１　Ｑ２
　　；　Ｑ３１Ｑ４を交互にオンオフさせて、差動型ス
イッチ回路の一対の出力端子に、入力電流を交互に供給
する様にした電流切換回路（３）において、一対のトラ
ンジスタＱｌ、　Ｑ２　　；　Ｑ３＋　Ｑ４を夫々ダー
リントン接続回路とし、一対のダーリントン接続回路の
少なくとも一方の各トランジスタのコレクタを分離する
と共に、この各コレクタを異なる電位に接続して成るも
のである。

〔作用〕

かかる本発明によれば、一対のトランジスタＱ　１１Ｑ
２　　；Ｑｌ、Ｑ４を夫々ダーリントン接続回路とし、
一対のダーリントン接続回路の少なくとも一方の各トラ
ンジスタのコレクタを分離すると共に、この各コレクタ
を異なる電位に接続することにより、コレクタの分離さ
れた各トランジスタのコレクタの低い電位の方を多段接
続することにより、多段接続したときの最小動作電圧の
上昇を抑えることができる。

〔実施例〕

以下に、第１図を参照して、本発明の一実施例を詳細に
説明する。この実施例は、本発明を電流分割回路に通用
した場合である。尚、この第１図において、第４図と対
応する部分には、同一符号を付して、重複説明を省略す
る。又、この電流分割回路（５）では、ローパスフィル
タ用のコンデンサを省略している。電流切換回路の各差
動型スイッチ回路（１１，＋２１の各トランジスタＱｔ
、　Ｑ２．　Ｑｌ、　Ｑ４を、夫々ダーリントン接続さ
れたトランジスタＱ　１　ａ　。

Ｑｌｂ　；　Ｑ２ａ、　　Ｑ２ｂ　；　Ｑ３ａ＋　　Ｑ
３ｂ　；　にＬａ、　　Ｑ４ｂにて構成する。

トランジスタＱ１ｂ−Ｑ４ｂの各エミッタが、夫々トラ
ンジスタＱｔａ”Ｑ、＋ａの各ベースに夫々接続される
。トランジスタＱ　１ａ　、　　Ｑ　２　ａの各エミ・
ツタが共通接続されて、電流源ＩＳ１に接続され、トラ
ンジスタＱ３ａ、　　Ｑ４ａの各エミッタが共通接続さ
れて、電流源ＩＳ２に接続される。スイッチング信号の
入力端子Ｔ１がトランジスタＱ　１ｂ及びＱ　４　ｂの
各ベースに共通接続されると共にζスイッチング信号の
入力端子Ｔ２がトランジスタＱ　２　ｂ及びＱ　３　ｂ
の各ベースに共通接続される。

トランジスタＱ１ａ及びＱ３ａの各コレクタが互いに接
続され、その接続点の、トランジスタＱ　１ａ　＊Ｑ　
］　ａの各エミッタの電位（以下に、基準電位という）
に対する最小動作電圧はＶａｔと成る。又、トランジス
タＱ２ａ及びＱ　４　ａの各コレクタが互いに接続され
、その接続点の、基準電位に対する最小動作電圧はＶＢ
Ｅと成る。従って、これらの接続点を次段の電流分割回
路に接続させれば、多段接続による最小動作電圧の上昇
は抑制される。

トランジスタＱ１ｂ＝Ｑ４ｂの各コレクタの基準電位に
対する最小動作電圧は、２ＶＢＥと成るので、これらの
コレクタは次段の高電位（２ＶＢり点に接続する。

次に、第２図を参照して、第１図の構成の電流分割回路
（５）を２段接続した例を説明する。ここでは、（５）
を初段の電流分割回路とし、その上に次段の電流分割回
路（５′）を接続している。尚、次段の電流分割回路（
５′）では、その電流分割器（４′）のみを示している
。

初段の電流分割回路（５）の電流切換回路（３）のトラ
ンジスタＱ　ｓ　ａ　、　　Ｑ　３　ａの各コレクタを
出力品１子Ｔ３に接続すると共に、ローパスフィルタ用
コンデンサＣｘを通じて接地し、更に次段の電流分割器
（４′）を構成するトランジスタＱ′α　Ｑ／βの各エ
ミッタに共通接続する。トランジスタＱ２ａ＋　　Ｑ２
ｂＩＱ　４　ａ　、　Ｑ　４　ｂの各コレクタを共通接
続して、出力端子Ｔ４に接続すると共に、ローパスフィ
ルタ用コンデンサｃｙを通じて接地する。又、トランジ
スタＱ１ｂのコレクタを、出力端子Ｔ５を介してトラン
ジスタＱ′αのベースに接続すると共に、トランジスタ
Ｑ　３　ｂのコレクタを出力端子Ｔ６を介してトランジ
スタＱ′βのコレクタに接続する。

ここで、トランジスタＱ　１ａ　、　　Ｑ　３　ａの各
コレクタの基準電位に対する最小動作電圧はＶＢＥなの
で、電流分割器（４′）のトランジスタＱ′α　Ｑ／β
の各エミッタに接続し、トランジスタＱ　１ｂ　、　　
Ｑ　３　ｂの各コレクタの基準電位に対する最小動作電
圧は２ＶＢＥであるので、夫々トランジスタＱ′αのベ
ース、トランジスタＱ′βのコレクタに接続している。

ここで、出力端子Ｔ３の出力電流（主電流と称する）を
Ｉｏ’、出力端子Ｔ４の出力端子電流をｌｏｚとする。

又、トランジスタＱ　１　ｂのコレクタ電流（補正電流
と称する）をＩｓ、、トランジスタＱ　３　ｂのコレク
タ電流（補正電流と称する）をＩ９とする。又、電流分
割器（４′）の各トランジスタＱ′α。

Ｑ′βのコレクタ電流をＩ　１’、　　１２’とする。

ここで、電流１１．１２のＩＯ／２との差を、±Δ１電
流１１Ｚ　　Ｉ２１のＴｏ’／２との差を±Δ２とする
と、Ｉ　１．１２．　Ｉ’１．　　Ｉ’２は夫々次式の
ように表わされる。

Ｔ１＝ＩＯ／２＋Δｔ　　　−−−−−−−−−ｆＤ１
２＝Ｉｏ／２−Δ１　　　　　　　　”−”’−’−”
（２１１’１＝ＩＯ／４＋Δ２−（Ｉｏ　＋２Δ１）・
＋１／４　（１＋β１ａ）・（ｌ＋βｘｂ）　）　−−
（３１ｉ’２＝Ｉｏ／４−Δ２　　　（Ｉｏ＋２Δ１）
・＋１／４　（１＋β３ａ）・（１＋β３　ｂ　）　ｌ
　・−（４）ここで、β１ａ、　　βｘｂ、　　β３ａ
＋　β３ｂは、夫々トランジスタＱ　ｌ　ａ　＋　　Ｑ
　１　ｂ　＋　　Ｑ　３　ａ　＋　　Ｑ　］　ｂの各β
である。

これら弐（１）〜（４）によれば、トランジスタＱｌ、
Ｑｌを構成するダーリントン接続された各トランジスタ
Ｑｘａ、　　Ｑｔｂ　；　Ｑｘａ、　　Ｑ３ｂの各コレ
クタが接続されていなくても、その各エミッタ１ベース
及びコレクタの電流関係は、そのコレクタが互いに接続
されていた場合と同様になり、βも同様に大きくするこ
とができる。

次に第３図を参照して、本発明の更に他の実施例を説明
する。この実施例では、初段の電流分割回路（５）に、
次段の電流分割回路（５′）を接続した場合で、その各
電流切換回路（３）、（３’）の各トランジスタＱ１〜
Ｑ４　、Ｑ’ｔ〜Ｑ′鴫が、夫々ダーリントン接続され
た３段のトランジスタＱｘａ、Ｑｘｂ。

Ｑｘｃ〜ＣＬａ５ｑ４ｂ、　Ｑ４Ｃ：　Ｑ’ｘａ＋Ｑ’
ｉｂ　、　Ｑ’ｔｃ〜Ｑ’　４ａ　％　Ｑ’　４ｂ＋　
Ｑ’　４Ｃにて構成された場合である。

尚、次段の電流分割回路（５′）の各部には、初段の電
流分割回路（５）と対応する部分の符号にダッシュを付
して示し、重複説明を省略する。

この場合、ダーリントン接続されたトランジスタの段数
が３段と成ったので、それだけ入力電流に対する出力電
流の精度が高く成るが、最小動作電圧が基準電位に対し
３ＶＢＥと成るトランジスタのコレクタが生じるので、
電流切換回路（３）　、　（３’　）の間に電圧補正回
路（６）を必要とする。

先ず、電圧補正回路（６）の構成について説明する。

これは一対の差動型スイッチ回路＋７１．　（８）から
成り、夫々トランジスタ＋９１．（１０）　　；　　（
１１）、（１２）から構成される。トランジスタ（９）
、（ｔｏ）の各エミッタは共通接続され、その接続点が
ローパスフィルタ用コンデンサ（１４）を通じて接地さ
れる。同様に、ｌ・ランジスタ（１１）　、　（１２）
の各エミッタは共通接続され、その接続点がローパスフ
ィルタ用コンデンサ（１５）を通じて接地される。（１
６）　、　（１７）は、初段の電流分割回路（５）のス
イッチング信号の入力端子Ｔ　１　、　Ｔ　２　に対応
し、夫々同じスイッチング（ａ号Ｅ１゜Ｅ２が供給され
る。スイッチング信号の入力端子（１６）はトランジス
タ（９）、（１２）の各ベースに共通に接続され、スイ
ッチング信号の入力端子（１７）はトランジスタ（１０
）　、　（１１）の各ベースに共通に接続される。

初段の電流分割回路（５）の電流切換回路（３）では、
トランジスタＱｚａ、　　Ｑ３ａの各コレクタが互いに
接続され、その接続中点が出力端子Ｔ３を介して次段の
電流分割回路（５′）の電流分割器（４′）の各トラン
ジスタＱ′α　Ｑ　Ｉβの各エミッタに共通に接続され
る。トランジスタＱ２ａ、　　Ｑ２ｂ、　　Ｑ２ＣＩ　
　Ｑ４ａ＋Ｑ　４　ｂ　、　　Ｑ　４　Ｃの各コレクタ
は出力端子Ｔ４に接続される。トランジスタＱ１ｂのコ
レクタは、出力端子Ｔ５を介して電流分割器（４′）の
トランジスタＱ′αのベースに接続される。トランジス
タＱａｂのコレクタは出力端子Ｔ６を介して、電流分割
器（４′）のトランジスタＱ′βのコレクタに接続され
る。トランジスタＱＩＣのコレクタが、電圧補正回路（
６）のトランジスタ（０）、（１０）の各エミッタに接
続され、トランジスタＱＩＣのコレクタがトランジスタ
（１１）。

（１２）の各エミッタに接続される。

次段の電流分割回路（５′）の電流切換回路（３′）で
は、トランジスタＱ’　１ａ、　Ｑ’　３ａの各コレク
タが互いに接続され、その接続中点が出力端子Ｔ′３を
介して３段日の電流分割回路（図示せず）の電流分割器
の各トランジスタの各エミッタに共通に接続される。ト
ランジスタＱ’２ａ＋　ｑ’２ｂ、　Ｑ’２ＣＩ　Ｑ’
４ａ＋Ｑ’、ｂ、　Ｑ’４ｃの各コレクタは出力端子Ｔ
’ｓに接続されると共に、ダイオード（１３）のアノー
ド・カソード間を通じて、電圧補正回路（６）のトラン
ジスタ（１０）、　（１２）の各コレクタに共通に接続
される。

トランジスタＱ’１ｂのコレクタは、出力端子Ｔ’５を
介して３段目の電流分割回路の電流分割器のトランジス
タのベースに接続されると共に、電圧補正回路（６）の
トランジスタ（９）のコレクタに接続される。トランジ
スタＱ’　３ｂのコレクタは出力端子Ｔ’６を介して、
３段目の電流分割回路の電流分割器のトランジスタのコ
レクタに接続されると共に、電圧補正回路（６）のトラ
ンジスタ（１１）のコレクタに接続される。

尚、電圧補正回路（６）では、初段の電流分割回路（５
）の電流切換回路（３）のトランジスタＱ　Ｉ　Ｃ、Ｑ
　３　ｃのコレクタに流す電流１ａ、Ｉｂを平均化する
作用をも有している。

ここでは、特に初段の電流分割回路（５）の電流切換回
路（３）における基準電位に対する最小動作電圧が３Ｖ
ＢＥと成るトランジスタＱＩＣのコレクタを電圧補正回
路（６）のトランジスタ（９）のエミッタ・コレクタ間
を通じて次段の電流分割回路（５′）の電流切換回路（
３′）のトランジスタＱ’ｘｂのコレクタに接続すると
共に、トランジスタ（１０）のエミッタ・コレクタ間及
びダイオード（１３）のカソード・アノード間を通じて
、電流切換回路（３′）のトランジスタＱ’２ａのコレ
クタに接続している。同様に、初段の電流分割回路（５
）の電流切換回路（３）における基準電位に対する最小
動作電圧が３ＶＢ！：と成るトランジスタＱ３Ｃのコレ
クタを、電圧補正回路（６）のトランジスタ（１１）の
エミッタ・コレクタ間を通じて次段の電流分割回路（５
′）の電流切換回路（３′）のトランジスタＱ’３ｂの
コレクタに接続すると共に、トランジスタ（１２）のエ
ミッタ・コレクタ間及びダイオード（１３）のカソード
・アノード間を通じて、電流切換回路（３′）のトラン
ジスタＱ’　２ａのコレクタに接続している。

その他は、第２図と同様であるので、重複説明は省略す
る。

上述せる電流分割回路によれば、入力電流に対する出力
電流の誤差を少なくすることができると共に、入力電流
を高精度に分割でき、多段接続したときの最小動作電圧
の上昇を抑えることができる。

上述せる電流切換回路によれば、入力電流に対する出力
電流の誤差を小さくすることができると共に、多段接続
したときの最小動作電圧の上昇を抑えることができる。

（発明の効果〕上述せる本発明によれば、入力電流に対する出力電流の
誤差を小さくすることができると共に、多段接続したと
きの最小動作電圧の上昇を抑えることのできる電流切換
回路を得ることができる。

【図面の簡単な説明】

第１図、第２図及び第３図は本発明の各実施例を示す回
路図、第４図は従来の電流分割回路を示す回路図、第５
図は従来の多段電流分割回路を示す回路図、第６図は従
来の電流分割回路の差動スイッチ回路の他の例を示す回
路図である。＋１）、　（２）は差動型スイッチ回路、（３）は電流
切換回路、（４）は電流分割器、（５）は電流分割回路
、Ｑｉ〜Ｑ４はトランジスタ、Ｑｌａｘ　ＱＩＣ，Ｑ２
ａ〜Ｑ２Ｃ。Ｑ３ａＰ−Ｑ３ＣＩ　Ｑ４ａ〜Ｑ４Ｃは、夫々トランジ
スタＱ１〜Ｑ４を構成するダーリントン接続のトランジ
スタである。、！を流ｖＪ摸回路一実ジ（５４列第１図子Ｃトの慣に才色イグリ第２図イ廻来ｎ電流分割回路第４図、を力−ノ碑’、ａ　９ｙ　ｇ計１ｐ−シｉｔづ１１割
【乏］１各第５図 ↑Ｕ匁差重〃スイ・ソチ回７＆第６図

Claims

【特許請求の範囲】少なくとも一対のトランジスタで構成された、差動型ス
イッチ回路に入力電流を供給すると共に、スイッチング
信号によって、上記一対のトランジスタを交互にオン、
オフさせて、上記差動型スイッチ回路の一対の出力端子
に、上記入力電流を交互に供給する様にした電流切換回
路に於いて、上記一対のトランジスタを夫々ダーリント
ン接続回路とし、該一対のダーリントン接続回路の少なくとも一方の各ト
ランジスタのコレクタを分離すると共に、該各コレクタ
を異なる電位に接続したことを特徴とする電流切換回路
。