JPS63292247A - マイクロプロセッサのトラップ制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、マイクロプロセッサのトラップ制御回路に関
するものである。具体的に説明すると、マイクロプロセ
ッサにおいてはその動作を立ち上げた後、異常発生信号
が入力されると、直ちにトラップ処理に移行し動作を停
止させるに至るが、本発明は、かかる際のトラップ処理
への移行を制御するトラップ制御回路に関するものであ
る。

〔従来の技術〕

第３図はマイクロプロセッサとその周辺回路の従来例を
示すブロック図である。同図において、１は電源電圧、
２は停電検出回路、３はリセット信号、４は停電検出信
号、５はウォッチドッグタイマ信号、６はＯＲ回路、７
はトラップ信号、８はマイクロプロセッサ、９はウォッ
チドッグタイマ、１０はアドレスバス、１１はデータバ
ス、１２は同じアドレスバス１０とデータバス１２に接
続されるＲＡＭ　（ランダムアクセスメモリ）、ＲＯＭ
（リードオンリイメモリ）、ｉ１０デバイス等を一括し
たブロックである。１３はＲＡＭバノクアソブ回路、で
ある。

動作の概略を説明する。電源電圧１が充分立ち上がると
、停電検出回路２から出ているリセット信号３が解除さ
れ、マイクロプロセッサ８は動作を立ち上げる。そして
マイクロプロセッサ８は、ＲＯＭに格納されているプロ
グラムに従い、ｉ１０デバイスやＲＡＭともやりとりを
しながら処理動作を実行することは、良く知られた通り
である。

ウォッチドッグタイマ９はマイクロプロセ・ノサ８の暴
走を監視している。即ちマイクロプロセッサ８が暴走を
していないときは、該マイクロプロセッサ８からアドレ
スバス１０を介してウォッチドッグタイマ９内のカウン
タに一定周期毎にリセット信号が加わるので、該カウン
タはオーバフローを起こすことがない。ところがマイク
ロプロセッサ８が暴走を起こすと、この一定周期毎のリ
セット信号が発生しなくなるので、ウォッチドッグタイ
マ９内のカウンタがオーバフローを起こし、その結果、
ウォッチドッグタイマ信号５が出力され、この信号はＯ
Ｒ回路６を介してトラップ信号７となってマイクロプロ
セッサ８に加わり、マイクロプロセッサ８はトラップ処
理を実行して動作を停止する。

また停電検出回路２は電源電圧１を監視しており、電源
電圧１が成る限度を超えて低下すると、それによりマイ
クロプロセッサ８がその正常動作を維持出来なくなる前
に、停電検出信号６を出力し、この信号もＯＲ１回路６
を介することによりトラ・７プ信号７となってマイクロ
プロセッサ８に加わり、その結果、先と同様にマイクロ
プロセッサ８はトラップ処理を実行して動作を停止する
。

所でマイクロプロセッサ８は、停電検出回路３から出て
いるリセット信号３が解除され、動作を立ち上げると、
一般にイニシャル処理を行い、その終了後、定常処理動
作に移行する。

このイニシャル処理において、マイクロプロセッサ８は
、ＲＡＭの確認、所要のフラグビットの設定、或いはＲ
ＯＭからＲＡＭへの所要データのローディングなど、そ
の後の定常処理動作に先んじて必要な処理動作を行う。

第４図は、上述の如きマイクロプロセッサ８の動作状況
を示す流れ図である。同図において、リセット信号３が
ロー（Ｌｏ鍔）からハイ（Ｈｉｇｈ）に転じてリセット
解除になると、マイクロプロセッサ８は、その動作を立
ち上げてイニシャル処理（ロ）を実行し、その終了後、
定常処理（ハ）に入る。その後、それまでハイであった
トラップ信号がローに転じてトラップ処理を要求すると
、マイクロプロセッサ８はトラップ処理（ニ）を実行し
た後、動作を停止する。ここでトラップ処理というのは
、例えばマイクロプロセッサ８が外部に対する警報出力
を設定する処理だとか、或いはマイクロプロセッサ内の
レジスタであるスタックのデータをＲＡＭへ退避させる
等の処理であり、その後に続く動作停止に備えた処理で
あると言える。

動作停止後、リセット信号３がハイからローに転じると
、マイクロプロセッサ８はリセット状態（イ）に移行す
る。

なお、第３図におけるＲＡＭバンクアップ回路１３は、
電源電圧１が一時的に停電（瞬時停電）したとき、ＲＡ
Ｍの電源をその間、確保してＲＡＭの内容の保持に役立
て、恰も瞬時停電がなかったかのようにマイクロプロセ
ッサ８が連続動作することを可能ならしめるためのもの
である。

〔発明が解決しようとする問題点〕

電源が投入され、トラップ信号、リセット信号が解除さ
れてマイクロプロセッサが動作をスタートさせると、マ
イク、ロプロセッサは先ずイニシャル処理として、その
後の定常動作のために必要なデータをＲＯＭからＲＡＭ
にローディングするなどしてから定常処理に移行するこ
とは既に説明した通りであるが、このローディング動作
の完了前に、瞬時停電が起きてトラップ処理が行われた
りすると問題が起きる。以下、この問題点を第５図を参
照して説明する。

第５図は上述のような場合におけるマイクロプロセッサ
の動作状況を示す説明図である。

第５図を参照する。電源電圧１が立ち上がり、時刻ｔ１
において停電検出レベルＳを超えると、その後時間Ｔ１
の後にトラップ信号７が解除され、また時刻ｔ２にはリ
セット信号３も解除され、従ってマイクロプロセッサ８
は、それまでのリセット状態（イ）からイニシャル処理
状態（ロ）へ移行する。ここで時刻ｔ３に瞬時停電が発
生したとする。即ち時刻ｔ３において、電源電圧１がそ
れまでの正規電圧レベルＬから停電検出レベルＳ以下に
まで低下したとする。このためトラップ信号７がハイか
らローに転じてトラップ処理を要求する。このため時刻
ｔ３からｔ４にかけてマイクロプロセッサ８はトラップ
処理（ニ）を行い、次いで停止状態（ホ）に移行する。

トラップ信号７が時刻ｔ３においてハイからローに転じ
た後、更に時間Ｔ２の後の時刻ｔ５においてリセット信
号３がハイからローに転じ、マイクロプロセッサ８はリ
セット状態となる。瞬時停電が回復して電源電圧１が停
電検出レベルＳを超えると、そのＴ１時間後にトラップ
信号はローからハイに転じて解除され、続いて時刻ｔ６
にはリセット信号３も解除され、マイクロプロセッサ８
はイニシャル処理状態（ロ）へ再び移行する。

所で上述の動作例では、マイクロプロセッサ８の最初の
イニシャル処理の途中（時刻ｔ２から時刻ｔ３）におい
て瞬時停電が起きたわけであるが、イニシャル処理状態
に入って間もなく瞬時停電が起きたために、イニシャル
処理としてのＲＯＭからＲＡＭへのデータローディング
が完了しなかったとする。

この場合、時刻ｔ５から時刻ｔ６にかけての２度目のイ
ニシャル処理において、前述のＲＡＭバックアップ回路
１３の働きなどによりマイクロプロセッサ８が連続動作
モードでスタートしたとすると、ＲＯＭからＲＡＭへの
データロアディングが行われないのに、イニシャル処理
が終了してしまい次の定常処理動作へ移行する。しかし
ＲＯＭからＲＡＭへのデータローディングが行われてい
ないわけであるから、定常処理動作へ移行しても、それ
が正常に行われることはなく、ここに問題が発生する。

本発明の目的は、かかる従来技術における問題点を解決
し、瞬時停電が何時発生しても、所要のイニシャル処理
が確実に行われて、次の正常な定常処理動作へと移行す
ることを可能ならしめるマイクロプロセッサのトラップ
制御回路を提供することにある。

〔問題点を解決するための手段〕

上記目的達成のため、本発明では、マイクロプロセッサ
において、成る規定時間だけ時間の長さを計測するタイ
マ回路と、動作の立ち上げ後、異常発生信号として停電
検出信号が入力されても前記タイマ回路において規定時
間の計測が終了するまではトラップ処理への移行を禁止
する禁止回路と、を設けた。

〔作用〕

マイクロプロセッサは、入力されていたリセット信号の
解除により動作を立ち上げてイニシャル処理を実行し、
その後定常処理動作に移行するが、動作を立ち上げた後
、異常発生信号を入力されると、通常は、トラップ処理
に移行して動作を停止させる。

しかし本発明では、マイクロプロセッサにタイマ回路と
禁止回路が設けであるので、このタイマ回路が、マイク
ロプロセッサがリセット信号の解除により動作を立ち上
げた後、スタートして少なくもマイクロプロセッサのイ
ニシャル処理に要する成る規定時間だけ時間の長さを計
測するようにしてお（。そしてマイクロプロセッサの動
作の立ち上げ後、停電検出信号が入力されても前記タイ
マ回路において前記規定時間の計測が終了するまではト
ラップ処理への移行を禁止回路によって禁止する。これ
により目的を達成することが出来る。

〔実施例〕

次に図を参照して本発明の詳細な説明する。

第１図は本発明の一実施例を示すブロック図である。同
図において、第３図におけるのと同じものには同じ符号
を付しである。

即ち１は電源電圧、２は停電検出回路、３はリセット信
号、４は停電検出信号、５はウォッチドッグタイマ信号
、７はトラップ信号、８はマイクロプロセッサ、である
。そのほか、２０は時間を計測するタイマ回路としての
カウンタ、２１はインバータ回路、２２はＡＮＤ回路、
２３はＯＲ回路、２５はクロック信号、２６はカウンタ
出力、である。

第２図は第１図の回路動作を説明するための各部信号の
波形図である。

第１図、第２図を参照して回路動作を説明する。

電源電圧１が立ち上がって停電検出レベルＳを超えてか
ら一定時間経過すると、停電検出信号４がローからハイ
に転じ解除され、更に一定時間（停電検出回路２におい
て予め決定されている時間ａ）が経過するとリセット信
号３もローからハイに転じ解除される。リセット信号３
が解除されたことによりマイクロプロセッサ８はその動
作を立ち上げイニシャル処理に入る。

他方、リセット信号３が解除されたことによりカウンタ
２０はクリア（ＣＬ）され、クロック信号２５のカウン
トを開始する。カウンタ出力２６は、カウンタ２０が一
定時間すをカウントし終わらない間は、ローレベルにあ
るのでＡＮＤ回路２２の一方の入力側にはローレベルが
印加される。

その結果、ＡＮＤ回路２２の出力は、停電検出信号４の
有無に関係なく　（つまり瞬時停電が起きようと起きま
いと）ローとなり、ウォッチドッグタイマ信号５が発生
してその信号レベルがローからハイに転じたときだけ、
ＯＲ回路２３からハイレベルのトラップ信号７がマイク
ロプロセッサ８に加わりトラップ処理を要求する。

カウンタ２０が−、定時間すをカウントし終わると、そ
の出力２６はハイに転じ、その結果、以後停電検出信号
４が検出されると（つまりその信号レベルがハイからロ
ーに転じると）インバータ回路２１を介してＡＮＤ回路
２２の他方の入力側にもハイが加わるので、ＡＮＤ回路
２２の出力もハイとなり、ＯＲ回路２３を介してトラッ
プ信号７となってマイクロプロセッサ８に加わり、トラ
ップ処理を要求する。

そこでカウンタ２０が一定時間すをカウントし終わるま
での間に、マイクロプロセッサ８が所要のイニシャル処
理を終了するように、一定時間すの長さを決定しておけ
ば、瞬時停電が何時発生しても、マイクロプロセッサが
所要のイニシャル処理を終了するのを妨げられることは
ない。

〔発明の効果〕

以上説明したように本発明によれば、マイクロプロセッ
サにおいて、瞬時停電が何時発生しても該マイクロプロ
セッサによる所要のイニシャル処理が確実に行われて、
次の正常な定常処理動作への移行が可能になるという利
点がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
第１図の回路動作を説明するための各部信号の波形図、
第３図はマイクロプロセッサとその周辺回路の従来例を
示すブロック図、第４図はマイクロプロセッサの普通の
動作状況を示す流れ図、第５図は問題点を明らかにする
ためのマイクロプロセッサの動作状況説明図、である。 符号の説明 １・・・電源電圧、２・・・停電検出回路、３・・・リ
セット信号、４・・・停電検出信号、５・・・ウォッチ
ドッグタイマ信号、７・・・トラップ信号、８・・・マ
イクロプロセッサ、２０・・・時間を計測するタイマ回
路としてのカウンタ、２１・・・インバータ回路、２２
・・・ＡＮＤ回路、２３・・・ＯＲ回路、２５・・・ク
ロック信号、２６・・・カウンタ出力 代理人　弁理士　並　木　昭　夫 代理人　弁理士　松　崎　　　清 笥　３　因 第４１図 第　５　囚 （ニ）　（１１す

Claims (1)

1. 【特許請求の範囲】 １）入力されていたリセット信号の解除により動作を立
   ち上げてイニシャル処理を実行し、その後定常処理動作
   に移行するが、動作を立ち上げた後、異常発生信号を入
   力されると、トラップ処理に移行して動作を停止させる
   マイクロプロセッサにおいて、 リセット信号の解除によりマイクロプロセッサが動作を
   立ち上げた後、スタートして少なくも前記イニシャル処
   理に要する或る規定時間だけ時間の長さを計測するタイ
   マ回路と、動作の立ち上げ後、異常発生信号として停電
   検出信号が入力されても前記タイマ回路において前記規
   定時間の計測が終了するまではトラップ処理への移行を
   禁止する禁止回路と、を具備して成ることを特徴とする
   マイクロプロセッサのトラップ制御回路。