JPS63289689A - デ−タ集録装置 - Google Patents
デ−タ集録装置Info
- Publication number
- JPS63289689A JPS63289689A JP62124880A JP12488087A JPS63289689A JP S63289689 A JPS63289689 A JP S63289689A JP 62124880 A JP62124880 A JP 62124880A JP 12488087 A JP12488087 A JP 12488087A JP S63289689 A JPS63289689 A JP S63289689A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- input
- unit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005259 measurement Methods 0.000 claims description 32
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 238000003786 synthesis reaction Methods 0.000 claims description 9
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 3
- 238000012545 processing Methods 0.000 abstract description 3
- 230000002401 inhibitory effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 230000001360 synchronised effect Effects 0.000 description 3
- 238000007781 pre-processing Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 238000013480 data collection Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Landscapes
- Testing Or Calibration Of Command Recording Devices (AREA)
- Recording Measured Values (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は、複数のユニットで構成されるデータ集録装置
に関し、特に各ユニットで測定されるデータの同時性と
外部事象との時間的対応の改善に関する。
に関し、特に各ユニットで測定されるデータの同時性と
外部事象との時間的対応の改善に関する。
［従来の技術］
従来より、コンピュータシステム（マイクロプロセッサ
を用いたシステムも含む）であって、中央処理装置（以
下ＣＰＵという）の管理下で、複数のユニットが測定デ
ータをあるタイミングでサンプリングし、これをメモリ
に記憶するようにした複数ユニットで構成されたデータ
集録装置はよく知られている。
を用いたシステムも含む）であって、中央処理装置（以
下ＣＰＵという）の管理下で、複数のユニットが測定デ
ータをあるタイミングでサンプリングし、これをメモリ
に記憶するようにした複数ユニットで構成されたデータ
集録装置はよく知られている。
第６図はこの種の従来のデータ集録装置の一例を示す要
部構成図である。図において、１，２゜３は針側用入出
力カード（これをユニットという）である。ここではユ
ニット数３の場合を例示しである。４はユニット間の同
期をとるための専用の同期バスで、複数のユニットが１
本のバス上に並ぶようにいもする式に接続している。接
続する順番は動作に無関係である。
部構成図である。図において、１，２゜３は針側用入出
力カード（これをユニットという）である。ここではユ
ニット数３の場合を例示しである。４はユニット間の同
期をとるための専用の同期バスで、複数のユニットが１
本のバス上に並ぶようにいもする式に接続している。接
続する順番は動作に無関係である。
同期バス４は、３本の信号線（Ｔ ＲＧ 。
ＢＵＳＹ、ＥＯＰ）で構成されている。同期バスにおい
て総べてのユニットは電気的に対等であるが、一連の測
定シーケンスではどれか１つのユニットがマスタとなり
、その他はスレーブとなる。
て総べてのユニットは電気的に対等であるが、一連の測
定シーケンスではどれか１つのユニットがマスタとなり
、その他はスレーブとなる。
このような構成における動作を第７図のタイムチャート
を参照して次に説明する。まずスレーブの各ユニットに
対してＴＲＧ信号を与えて計Ｉ！ｌ開始の起動を行う。
を参照して次に説明する。まずスレーブの各ユニットに
対してＴＲＧ信号を与えて計Ｉ！ｌ開始の起動を行う。
スレーブの前処理終了後マスタを起動すると、マスクの
前処理終了後一連の測定シーケンスが開始される。
前処理終了後一連の測定シーケンスが開始される。
マスタがＴＲＧラインをアクティブにすると、バス上に
接続されたスレーブのユニットは、ＢＵＳＹラインをア
クティブにすると同時に計測を開始する。計測の終った
スレーブのユニットから、ＢＵＳＹラインを非アクティ
ブとする。全スレーブが非アクティブとなるとＢＵＳＹ
ラインはＨレベルとなり、マスクは自分自身が次の計測
を行ってから、ＴＲＧラインをアクティブにする。
接続されたスレーブのユニットは、ＢＵＳＹラインをア
クティブにすると同時に計測を開始する。計測の終った
スレーブのユニットから、ＢＵＳＹラインを非アクティ
ブとする。全スレーブが非アクティブとなるとＢＵＳＹ
ラインはＨレベルとなり、マスクは自分自身が次の計測
を行ってから、ＴＲＧラインをアクティブにする。
このようにマスクのＴＲＧラインの出力に同期して全ス
レーブのユニットは一連の計測を行う。
レーブのユニットは一連の計測を行う。
ＥＯＰラインは一連の計測を終了するための信号を送る
ラインで、このラインはマスクとスレーブに関係なく、
どのユニットもアクティブにすることができる。一連の
測定シーケンスの終了条件が成立したユニットがあると
、ＢＵＳＹがＨレベルとなるタイミングでこのＥＯＰラ
インがアクティブになる。このラインがアクティブにな
ると、バス上に接続された全ユニットは一連の測定シー
ケンスを終了する。
ラインで、このラインはマスクとスレーブに関係なく、
どのユニットもアクティブにすることができる。一連の
測定シーケンスの終了条件が成立したユニットがあると
、ＢＵＳＹがＨレベルとなるタイミングでこのＥＯＰラ
インがアクティブになる。このラインがアクティブにな
ると、バス上に接続された全ユニットは一連の測定シー
ケンスを終了する。
［５１！明が解決しようとする問題点］しかしながら、
この同期バス方式のデータ集録装置では、上述のように
マスクが計測後スレーブに対してＴＲＧで測定開始を指
示し、一番遅いユニットに合わせて動作するものであり
、■高速かつ一定時間間隔の計測が困難であり、■外部
事象との時間的対応がとれない（ｃｐｕの処理により可
能ではあるが、動作時間が長くかつ一定ではないため、
正確ではない。測定開始および終了についても同様であ
る。） といった問題があった。
この同期バス方式のデータ集録装置では、上述のように
マスクが計測後スレーブに対してＴＲＧで測定開始を指
示し、一番遅いユニットに合わせて動作するものであり
、■高速かつ一定時間間隔の計測が困難であり、■外部
事象との時間的対応がとれない（ｃｐｕの処理により可
能ではあるが、動作時間が長くかつ一定ではないため、
正確ではない。測定開始および終了についても同様であ
る。） といった問題があった。
本発明の目的は、このような点に鑑みてなされたもので
、複数のユニット間の測定を高速かつ同時に実行でき、
その時の外部事象と測定データの対応付けが正確かつ容
易に行えるデータ集録装置を提供することにある。
、複数のユニット間の測定を高速かつ同時に実行でき、
その時の外部事象と測定データの対応付けが正確かつ容
易に行えるデータ集録装置を提供することにある。
［問題点を解決するための手段］
このような目的を達成するために１本発明は、複数の測
定ユニットで構成されるデータ集録装置であって、 前記測定ユニットが、 測定対象から与えられる測定データを取り込む信号入力
回路と、 入出力動作期間を示す信号を外部または内部から受信し
、かつこれを外部に送出するためのドライバ・レシーバ
と、 指定されたチャンネル数だけ各ユニットの入出力動作を
行わせる信号を外部または内部から受信し、かつこれを
外部に送出するためのドライバ・レシーバと、 外部事象に対応した信号を外部または内部から受信し、
かつこれを外部に送出するためのドライバ・レシーバと
、 的記各ドライバ・レシーバの入出力を制御する信号を出
力する入出力制御回路と、 入出力動作期間を示す信号と、指定されたチャンネルだ
け各ユニットの入出力動作を行わせる信号と、事象に対
応した信号とを発生する内部信号発生回路と、 外部事象に対応した信号がアクティブの時は前記信号入
力回路からの測定データに外部事象に対応したマークを
付加して送出し、外部事象に対応した信号が非アクティ
ブの時は前記信号入力回路からの測定データをそのまま
送出するデータ合成回路と、 このデータ合成回路の出力データを記憶するメモリと、 このメモリのデータをＣＰＵに与えるため、およびＣＰ
Ｕからの命令を前記入出力制御回路に与えるために信号
の授受を行うインタフェースと、各ユニットに前記入出
力動作期間を示す信号と、指定されたチャンネルだけ各
ユニットの入出力動作を行わせる信号と、事象に対応し
た信号とを同時に並行して供給するためのタイミング・
コントロール・バス より構成したことを特徴とする。
定ユニットで構成されるデータ集録装置であって、 前記測定ユニットが、 測定対象から与えられる測定データを取り込む信号入力
回路と、 入出力動作期間を示す信号を外部または内部から受信し
、かつこれを外部に送出するためのドライバ・レシーバ
と、 指定されたチャンネル数だけ各ユニットの入出力動作を
行わせる信号を外部または内部から受信し、かつこれを
外部に送出するためのドライバ・レシーバと、 外部事象に対応した信号を外部または内部から受信し、
かつこれを外部に送出するためのドライバ・レシーバと
、 的記各ドライバ・レシーバの入出力を制御する信号を出
力する入出力制御回路と、 入出力動作期間を示す信号と、指定されたチャンネルだ
け各ユニットの入出力動作を行わせる信号と、事象に対
応した信号とを発生する内部信号発生回路と、 外部事象に対応した信号がアクティブの時は前記信号入
力回路からの測定データに外部事象に対応したマークを
付加して送出し、外部事象に対応した信号が非アクティ
ブの時は前記信号入力回路からの測定データをそのまま
送出するデータ合成回路と、 このデータ合成回路の出力データを記憶するメモリと、 このメモリのデータをＣＰＵに与えるため、およびＣＰ
Ｕからの命令を前記入出力制御回路に与えるために信号
の授受を行うインタフェースと、各ユニットに前記入出
力動作期間を示す信号と、指定されたチャンネルだけ各
ユニットの入出力動作を行わせる信号と、事象に対応し
た信号とを同時に並行して供給するためのタイミング・
コントロール・バス より構成したことを特徴とする。
［作用］
本発明では、複数のユニットの内１つのユニットをマス
クとし他のユニットはスレーブとして機能させ、各ユニ
ットでの測定シーケンスが同時に開始されるようにする
と共に、データ合成回路においてすべての測定データに
対して外部事象の対応付けを行い得るようにした。
クとし他のユニットはスレーブとして機能させ、各ユニ
ットでの測定シーケンスが同時に開始されるようにする
と共に、データ合成回路においてすべての測定データに
対して外部事象の対応付けを行い得るようにした。
［実施例コ
以下図面を参照して本発明の実施例を詳細に説明する。
第１図は本発明に係るデータ集録装置の一実施例を示す
要部構成図である。図において、１０は測定対象で、多
チャンネルの測定点を待つ。
要部構成図である。図において、１０は測定対象で、多
チャンネルの測定点を待つ。
２０はデータ集録装置の要部構成図である。２１ないし
２４はデータ集録ユニットで、バス２５に並列に接続さ
れている。２６はＣＰＵで、これもバス２５に接続にさ
れている。
２４はデータ集録ユニットで、バス２５に並列に接続さ
れている。２６はＣＰＵで、これもバス２５に接続にさ
れている。
２７はデータ取集のタイミングをＩＩＪ御する信号を伝
達するためのタイミング・コントロール・バスで、各ユ
ニットをいもする式に接続している。
達するためのタイミング・コントロール・バスで、各ユ
ニットをいもする式に接続している。
本実施例においては、ユニット２１がマスタ、２２ない
し２４がスレーブであり、各ユニットが独立に動作する
。マスクのユニット２１は、スレーブのユニット２２な
いし２４に対してデータの入出力動作期間を示すＲ／
Ｅ （ｒ ｕ ｎ ／ ｅ ｎ ｄ ）信号と、指定さ
れたチャンネル数だけ各ユニットの入出力動作を行わせ
るＳＭＰＬ （ｓａｍｐｌｉｎｇ ｐｕｌｓｅ）信号と、外部事象
に対応したＭＡＲＫ信号をスレーブのユニット２２ない
し２４に対して送出する。
し２４がスレーブであり、各ユニットが独立に動作する
。マスクのユニット２１は、スレーブのユニット２２な
いし２４に対してデータの入出力動作期間を示すＲ／
Ｅ （ｒ ｕ ｎ ／ ｅ ｎ ｄ ）信号と、指定さ
れたチャンネル数だけ各ユニットの入出力動作を行わせ
るＳＭＰＬ （ｓａｍｐｌｉｎｇ ｐｕｌｓｅ）信号と、外部事象
に対応したＭＡＲＫ信号をスレーブのユニット２２ない
し２４に対して送出する。
ユニット２４は、独立に動作させるため、タイミング・
コントロール・バス２７からの入力およびバスへの出力
を禁止している。なお、その詳細については後述する。
コントロール・バス２７からの入力およびバスへの出力
を禁止している。なお、その詳細については後述する。
またユニット２１ないし２４は、バス２７からの入力と
出力のそれぞれに対して専用のコネクタを持ち、並列接
続を容易にしている 測定対象１からの被測定信号は、各ユニットにＮｌ、Ｎ
２．Ｎ３．、、、、Ｎｉチャンネル接続され、全体で多
チャンネルのデータ集録を実現する。
出力のそれぞれに対して専用のコネクタを持ち、並列接
続を容易にしている 測定対象１からの被測定信号は、各ユニットにＮｌ、Ｎ
２．Ｎ３．、、、、Ｎｉチャンネル接続され、全体で多
チャンネルのデータ集録を実現する。
ｍ２図は各ユニットの構成の詳細を示す実施例図である
。２１１，２１２，２１３はそれぞれＲ／Ｅ、ＳＭ、Ｐ
Ｌ、ＭＡＲＫ信号用のドライバ・レシーバであり、いず
れも同一構成となっている。
。２１１，２１２，２１３はそれぞれＲ／Ｅ、ＳＭ、Ｐ
Ｌ、ＭＡＲＫ信号用のドライバ・レシーバであり、いず
れも同一構成となっている。
その詳細を第３図に示す。
外部から入力されるＲ／Ｅ、ＳＭＰＬ。
ＭＡＲＫ信号はターミネータＴに接続されている。
内部生成信号（内部で生成したＲ／Ｅ、ＳＭＰＬ。
ＭＡＲＫ）を使用するＩＮＴモードの場合は、Ｉ ＮＴ
／ＥＸＴ信号がＨレベルであり、内部生成信号が内部信
号に選ばれる。ＥＸＴモードの場合は、ＩＮＴ／ＥＸＴ
信号がＬレベルとなり、外部からの信号が内部信号に選
ばれる。
／ＥＸＴ信号がＨレベルであり、内部生成信号が内部信
号に選ばれる。ＥＸＴモードの場合は、ＩＮＴ／ＥＸＴ
信号がＬレベルとなり、外部からの信号が内部信号に選
ばれる。
また外部への出力を行うマスクとなる場合は、ＯＥ
（ｏｕｔｐｕｔ ｅｎａｂｌｅ） をＨレベルとする
ことにより行ねれる。
（ｏｕｔｐｕｔ ｅｎａｂｌｅ） をＨレベルとする
ことにより行ねれる。
第２図における２１４は内部生成回路で、上記Ｒ／Ｅ、
ＳＭＰＬ、ＭＡＲＫ信号を発生する。
ＳＭＰＬ、ＭＡＲＫ信号を発生する。
２１５は入出力制御回路で、ＯＥおよびＩＮＴ／ＥＸＴ
を各ドライバ・レシーバに出力する。なお、各ドライバ
・レシーバごとに別々のＯＥおよびＩＮＴ／Ｔ７’Ｔを
与えるようにしてもよい。
を各ドライバ・レシーバに出力する。なお、各ドライバ
・レシーバごとに別々のＯＥおよびＩＮＴ／Ｔ７’Ｔを
与えるようにしてもよい。
２１６は被測定信号を変換しく例えばアナログ信号をデ
ィジタル変換するなど）、結果をデータ合成回路２１７
に送出する信号入力回路である。
ィジタル変換するなど）、結果をデータ合成回路２１７
に送出する信号入力回路である。
データ合成回路２１７は、信号入力回路２１６から与え
られる測定データ（ＤＡＴＡ）と、ドライバ・レシーバ
２１３から与えられるマーク（ＭＡＲＫ）とを第４図に
示すように合成する。
られる測定データ（ＤＡＴＡ）と、ドライバ・レシーバ
２１３から与えられるマーク（ＭＡＲＫ）とを第４図に
示すように合成する。
２１８はメモリ、２１９はバスインタフェースである。
メモリ２１８の内容はバスインタフェース２１９を介し
てバス２５経由でＣＰＵ２６に読み取られ、またＣＰＵ
からの＄制御命令がバス２５経出でインタフェース２１
９を介して入出力制御回路２１５に与えられる。入出力
制御回路はｃｐｕの命令に従ってＯＥおよびＩ Ｎ Ｔ
／ Ｅ Ｘ Ｔ信号を発生する。
てバス２５経由でＣＰＵ２６に読み取られ、またＣＰＵ
からの＄制御命令がバス２５経出でインタフェース２１
９を介して入出力制御回路２１５に与えられる。入出力
制御回路はｃｐｕの命令に従ってＯＥおよびＩ Ｎ Ｔ
／ Ｅ Ｘ Ｔ信号を発生する。
このような構成における動作を次に説明する。
第５図は動作を説明するためのフローチャートである。
このフローに従って以下説明する。
■入出力の動作を判定する。
ユニット２１は内部または外部から入力されるＲ／Ｅを
チェックする。Ｒ／ＥがＨレベルの時は動作期間中であ
り、次のステップ■に移行する。
チェックする。Ｒ／ＥがＨレベルの時は動作期間中であ
り、次のステップ■に移行する。
Ｒ／ＥがＬレベルの時は動作終了であり、シーケンス終
了となる。
了となる。
■前記ステップで動作期間中と判衛されると、ＳＭＰＬ
信号が入力されるのを待つ。
信号が入力されるのを待つ。
ＳＭＰＬ信号がアクティブの時はステップ■へ、非アク
ティブの時はステップ■へ進む。
ティブの時はステップ■へ進む。
■前記ステップ■でＳＭＰＬ信号がアクティブと判定さ
れると、スキャンが開始される。このスキャン動作は、
各ユニットの信号入力回路２１６において被測定データ
の測定および変換の動作を意味する。
れると、スキャンが開始される。このスキャン動作は、
各ユニットの信号入力回路２１６において被測定データ
の測定および変換の動作を意味する。
■各ユニットにおいて、前記ステップ■で集録されたデ
ータにＭＡＲＫを付加するかどうかの判定を行う。
ータにＭＡＲＫを付加するかどうかの判定を行う。
ＭＡＲＫ信号がアクティブの時はステップ■へ、ＭＡＲ
Ｋ信号が非アクティブの時は、ステップ■で得られたデ
ータをそのままメモリ２１８へ格納する。
Ｋ信号が非アクティブの時は、ステップ■で得られたデ
ータをそのままメモリ２１８へ格納する。
■前記ステップ■でＭＡＲＫ信号がアクティブであるこ
とを検出すると、各ユニットにおいては。
とを検出すると、各ユニットにおいては。
データ合成回路２１７により、ステップ■で得られたデ
ータにＭＡＲＫ （通常１ビツトの信号であるが、複数
ビットの信号であってもよい）を付加する。合成された
データは各ユニット自身のメモリ２１８に格納される。
ータにＭＡＲＫ （通常１ビツトの信号であるが、複数
ビットの信号であってもよい）を付加する。合成された
データは各ユニット自身のメモリ２１８に格納される。
■１回のスキャンが終了すると、まだＲＵＮ状態である
かどうかの確認を行う。ＲＵＮ状態である場合は、ステ
ップ■へ戻り、同様な動作を行う。
かどうかの確認を行う。ＲＵＮ状態である場合は、ステ
ップ■へ戻り、同様な動作を行う。
ＥＮＤ状態と判定されるとこのシーケンスは終了する。
以上のようにして、多チャンネルの被測定データが同時
に測定されると共に、外部事象発生時点のデータにはＭ
ＡＲＫ信号が付加されて、それぞれメモリに格納される
。
に測定されると共に、外部事象発生時点のデータにはＭ
ＡＲＫ信号が付加されて、それぞれメモリに格納される
。
［発明の効果コ
以上詳細に説明したように、本発明によれば、複数の測
定ユニット間をタイミング・コントロール・バスで並列
に接続することにより、入出力の動作時間およびデータ
集録のタイミングを時間遅れを生じることなく同時に行
うことができる。っまり同期をとることができる。
定ユニット間をタイミング・コントロール・バスで並列
に接続することにより、入出力の動作時間およびデータ
集録のタイミングを時間遅れを生じることなく同時に行
うことができる。っまり同期をとることができる。
またＭＡＲＫ信号を用いて総べてのデータに対して外部
事象との対応がとれるので、高速かつ同時性が要求され
るような場合には本発明は特に有効である。
事象との対応がとれるので、高速かつ同時性が要求され
るような場合には本発明は特に有効である。
第１図は本発明に係るデータ集録装置の一実施例を示す
要部構成図、第２図はユニットの詳細を示す構成図、第
３図はドライバ・レシーバの実施例図、第４図は動作を
説明するためのタイミングチャート、第５図は動作を説
明するためのフローチャート、第６図は従来のデータ集
録装置の一例を示す要部構成図、第７図は第６図の装置
の動作を示すタイムチャートである。 １０・・・測定対象、２０・・・データ集録装置、２１
〜２４・・・データ測定ユニット、２５・・・バス、２
６・・・ＣＰＵ、２７・・・タイミング・コントロール
・バス、２１１，２１２，２１３・・・ドライバ・レシ
ーバ、２１４・・・内部信号発生回路、２１５・・・入
出力制御回路、２１６・・・信号入力回路、２１７・・
・データ合成回路、２１８・・・メモリ、２１９・・・
バス・インタフェース。 第１図 ２７−Ｚａ：テ−７Ｆｇ・１ミ、１ニット第５図
要部構成図、第２図はユニットの詳細を示す構成図、第
３図はドライバ・レシーバの実施例図、第４図は動作を
説明するためのタイミングチャート、第５図は動作を説
明するためのフローチャート、第６図は従来のデータ集
録装置の一例を示す要部構成図、第７図は第６図の装置
の動作を示すタイムチャートである。 １０・・・測定対象、２０・・・データ集録装置、２１
〜２４・・・データ測定ユニット、２５・・・バス、２
６・・・ＣＰＵ、２７・・・タイミング・コントロール
・バス、２１１，２１２，２１３・・・ドライバ・レシ
ーバ、２１４・・・内部信号発生回路、２１５・・・入
出力制御回路、２１６・・・信号入力回路、２１７・・
・データ合成回路、２１８・・・メモリ、２１９・・・
バス・インタフェース。 第１図 ２７−Ｚａ：テ−７Ｆｇ・１ミ、１ニット第５図
Claims (1)
- 【特許請求の範囲】 複数の測定ユニットで構成されるデータ集録装置であっ
て、 前記測定ユニットが、 測定対象から与えられる測定データを取り込む信号入力
回路と、 入出力動作期間を示す信号を外部または内部から受信し
、かつこれを外部に送出するためのドライバ・レシーバ
と、 指定されたチャンネル数だけ各ユニットの入出力動作を
行わせる信号を外部または内部から受信し、かつこれを
外部に送出するためのドライバ・レシーバと、 外部事象に対応した信号を外部または内部から受信し、
かつこれを外部に送出するためのドライバ・レシーバと
、 前記各ドライバ・レシーバの入出力を制御する信号を出
力する入出力制御回路と、 入出力動作期間を示す信号と、指定されたチャンネルだ
け各ユニットの入出力動作を行わせる信号と、事象に対
応した信号とを発生する内部信号発生回路と、 外部事象に対応した信号がアクティブの時は前記信号入
力回路からの測定データに外部事象に対応したマークを
付加して送出し、外部事象に対応した信号が非アクティ
ブの時は前記信号入力回路からの測定データをそのまま
送出するデータ合成回路と、 このデータ合成回路の出力データを記憶するメモリと、 このメモリのデータをＣＰＵに与えるため、およびＣＰ
Ｕからの命令を前記入出力制御回路に与えるために信号
の授受を行うインタフェースと、各ユニットに前記入出
力動作期間を示す信号と、指定されたチャンネルだけ各
ユニットの入出力動作を行わせる信号と、事象に対応し
た信号とを同時に並行して供給するためのタイミング・
コントロール・バス より構成し、複数のユニットの内１つのユニットをマス
タとし他のユニットはスレーブとして機能させ、各ユニ
ットでの測定シーケンスが同時に開始されるようにする
と共に、測定データに対しては外部事象の対応付けを行
い得るようにしたデータ集録装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62124880A JPS63289689A (ja) | 1987-05-21 | 1987-05-21 | デ−タ集録装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62124880A JPS63289689A (ja) | 1987-05-21 | 1987-05-21 | デ−タ集録装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63289689A true JPS63289689A (ja) | 1988-11-28 |
| JPH0568747B2 JPH0568747B2 (ja) | 1993-09-29 |
Family
ID=14896379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62124880A Granted JPS63289689A (ja) | 1987-05-21 | 1987-05-21 | デ−タ集録装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63289689A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6076533U (ja) * | 1983-10-31 | 1985-05-29 | 日産車体株式会社 | パワ−リクライニングシ−トの停止装置 |
| JPS6137546A (ja) * | 1984-07-31 | 1986-02-22 | Nippon Soken Inc | パワ−シ−ト装置 |
| JPS61196741U (ja) * | 1985-05-31 | 1986-12-08 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60125134A (ja) * | 1983-12-06 | 1985-07-04 | 株式会社東芝 | 複合発電プラント事故解析装置 |
| JPH065547B2 (ja) * | 1985-05-28 | 1994-01-19 | 株式会社東芝 | デ−タ収集装置 |
-
1987
- 1987-05-21 JP JP62124880A patent/JPS63289689A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6076533U (ja) * | 1983-10-31 | 1985-05-29 | 日産車体株式会社 | パワ−リクライニングシ−トの停止装置 |
| JPS6137546A (ja) * | 1984-07-31 | 1986-02-22 | Nippon Soken Inc | パワ−シ−ト装置 |
| JPS61196741U (ja) * | 1985-05-31 | 1986-12-08 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0568747B2 (ja) | 1993-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0498121A2 (en) | Real-time signal analysis apparatus and method for digital signal processor emulation | |
| JPH07181231A (ja) | 回路ボード試験システム及びその方法 | |
| US8362791B2 (en) | Test apparatus additional module and test method | |
| JP3163128B2 (ja) | 電子部品等試験装置および電子部品等試験方法 | |
| JP5138187B2 (ja) | 計測システム及び計測ユニット | |
| JPS63289689A (ja) | デ−タ集録装置 | |
| JP3269060B2 (ja) | Ｌｓｉテスタ | |
| JP2001142733A (ja) | 内部信号観測装置 | |
| JP3074988B2 (ja) | Ｉｃテスタ | |
| JP2587941B2 (ja) | Ｉｃテストシステム | |
| KR20040030136A (ko) | 측정제어장치 | |
| JP3627545B2 (ja) | Ｃｐｕの異常検出方法 | |
| JP3329081B2 (ja) | Ｄｕｔの良否判定回路 | |
| JP2692653B2 (ja) | 計測データ転送回路 | |
| JPH0216829A (ja) | データ受信制御方式 | |
| JP3063357B2 (ja) | Ｌｓｉテスタ | |
| JP3285524B2 (ja) | ビット誤り測定装置 | |
| JP2652875B2 (ja) | テスターのタイミング信号発生方式 | |
| JPH04181184A (ja) | Ｉｃ試験装置 | |
| JPS5933079Y2 (ja) | デ−タの事象測定装置 | |
| JP2903548B2 (ja) | 論理回路診断システム | |
| JPH0325229Y2 (ja) | ||
| JPH02135934A (ja) | 並列データ伝送の同期信号インターフェース方式 | |
| JPH0756958A (ja) | 電子制御装置からのデータの捕捉検出方法 | |
| JPH03239015A (ja) | アナログ・デジタル変換装置 |