JPS63289585A - デイスプレイ制御用回路 - Google Patents
デイスプレイ制御用回路Info
- Publication number
- JPS63289585A JPS63289585A JP62124017A JP12401787A JPS63289585A JP S63289585 A JPS63289585 A JP S63289585A JP 62124017 A JP62124017 A JP 62124017A JP 12401787 A JP12401787 A JP 12401787A JP S63289585 A JPS63289585 A JP S63289585A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- color
- element number
- display
- circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims description 12
- 239000003086 colorant Substances 0.000 description 18
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 2
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
- G09G5/06—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed using colour palettes, e.g. look-up tables
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は２種類以上の色または濃淡で表示可能なディス
プレイ装置に係り、特に表示色を迅速に変更することが
できるディスプレイ制御用回路に関するものである。
プレイ装置に係り、特に表示色を迅速に変更することが
できるディスプレイ制御用回路に関するものである。
ディスプレイ装置において、色指定回路に書換え可能な
色レジスタを用いることと、色指定回路を集積回路で実
現することは既に周知である。
色レジスタを用いることと、色指定回路を集積回路で実
現することは既に周知である。
従来のディスプレイ装置の一例を第３図に示し説明する
。
。
図において、１は計算機、２は書込制御回路、３はリフ
レッシュメモリで、このリフレッシュメモリ３は表示装
置の表示画面の各画素に対応して複数のピットを割当て
た表示データを記憶する記憶装置を構成している。４は
読出制御回路である。
レッシュメモリで、このリフレッシュメモリ３は表示装
置の表示画面の各画素に対応して複数のピットを割当て
た表示データを記憶する記憶装置を構成している。４は
読出制御回路である。
５は書換え可能な色レジスタ、６は記憶装置であるリフ
レッシュメモリ３から読出される表示データの色信号情
報に対応して色レジスタ５の出力を選択するセレクタ回
路で、これらは色指定回路を構成している。１０ｍ 、
１０ｂ 、 １０ｅは複数の色表示出力を発生する例
えば、ＣＲＴのＧ、Ｒ，Ｂ駆動回路のような複数の色゛
駆動回路、１１はこの色駆動回路１０ａ〜１０ｅから発
生する色表示出力に対応した表示画面を作る陰極線管（
ＣＲＴ）、１２は色指定回路の集積回路である。
レッシュメモリ３から読出される表示データの色信号情
報に対応して色レジスタ５の出力を選択するセレクタ回
路で、これらは色指定回路を構成している。１０ｍ 、
１０ｂ 、 １０ｅは複数の色表示出力を発生する例
えば、ＣＲＴのＧ、Ｒ，Ｂ駆動回路のような複数の色゛
駆動回路、１１はこの色駆動回路１０ａ〜１０ｅから発
生する色表示出力に対応した表示画面を作る陰極線管（
ＣＲＴ）、１２は色指定回路の集積回路である。
そして、この種のディスプレイ装置では、色指定回路に
おける色レジスタ５の記憶内容を書換えることにより、
リフレッシュメモリ３などの記憶装置の内容を書換える
ことなく迅速に表示色を変更できるように構成されてい
る。また、色レジスタ５などの部品数を削減するために
、色指定回路を集積回路で実現していた。
おける色レジスタ５の記憶内容を書換えることにより、
リフレッシュメモリ３などの記憶装置の内容を書換える
ことなく迅速に表示色を変更できるように構成されてい
る。また、色レジスタ５などの部品数を削減するために
、色指定回路を集積回路で実現していた。
第４図は従来の色指定回路の集積回路を複数個用いて同
時表示可能な色の数を増したときの一例を示すブロック
図である。
時表示可能な色の数を増したときの一例を示すブロック
図である。
この第４図において第３図と同一部分には同一符号を付
して説明を省略する。３ａはリフレッシュメモリ、３ｂ
は表示データの素子番号信号を記憶するための拡張用リ
フレッシュメモリで、これらは表示装置の表示画面の各
画素に対応して複数のビットを割当てた表示データを記
憶する記憶装置を構成している。１２１〜１２ｄは色指
定回路の集積回路、１３は拡張用フレッシュメモリ３ｂ
から読出された素子番号信号に対応する色指定回路の出
力を選択するセレクタ回路である。
して説明を省略する。３ａはリフレッシュメモリ、３ｂ
は表示データの素子番号信号を記憶するための拡張用リ
フレッシュメモリで、これらは表示装置の表示画面の各
画素に対応して複数のビットを割当てた表示データを記
憶する記憶装置を構成している。１２１〜１２ｄは色指
定回路の集積回路、１３は拡張用フレッシュメモリ３ｂ
から読出された素子番号信号に対応する色指定回路の出
力を選択するセレクタ回路である。
上述した従来のディスプレイ装置では、同時表示可能な
色の数を増やすくは色指定回路の色レジスタの数を増や
す必要があるが、色指定回路を集積回路で実現したこと
により色レジスタの数が固定されているので、同時表示
可能な色の数を増やすのは容易でないという問題点がお
った。
色の数を増やすくは色指定回路の色レジスタの数を増や
す必要があるが、色指定回路を集積回路で実現したこと
により色レジスタの数が固定されているので、同時表示
可能な色の数を増やすのは容易でないという問題点がお
った。
そして、色指定回路の集積回路を複数個用いて同時表示
可能な色の数を増やしたときの一例である第４図のブロ
ック図に示すように、表示データの素子番号信号を記憶
するための拡張用フレッシュメモリ３ｂと９複数個の色
指定回路の集積回路１２ａ〜１２ｄの他に、拡張用フレ
ッシュメモリ３ｂから読出された素子番号信号に対応す
る色指定回路の出力を選択するセレクタ回路１３を必要
とすることから、部分数削減に伴う集積回路の利点がか
なシ制限されてしまうことがわかる。２４色中任意のｍ
色を同時表示可能な従来の色指定回路の集積回路をｎ個
用いて２ 包中任意のｒｎ Ｘ ｍ色を同時表示できる
ように構成した場合には、ｎ個の入力から１個を選択す
るセレクタ回路１３が１個必要となる。
可能な色の数を増やしたときの一例である第４図のブロ
ック図に示すように、表示データの素子番号信号を記憶
するための拡張用フレッシュメモリ３ｂと９複数個の色
指定回路の集積回路１２ａ〜１２ｄの他に、拡張用フレ
ッシュメモリ３ｂから読出された素子番号信号に対応す
る色指定回路の出力を選択するセレクタ回路１３を必要
とすることから、部分数削減に伴う集積回路の利点がか
なシ制限されてしまうことがわかる。２４色中任意のｍ
色を同時表示可能な従来の色指定回路の集積回路をｎ個
用いて２ 包中任意のｒｎ Ｘ ｍ色を同時表示できる
ように構成した場合には、ｎ個の入力から１個を選択す
るセレクタ回路１３が１個必要となる。
このセレクタ回路１３を各色指定回路の集積回路に分散
させると各集積回路の出力が競合するため、このセレク
タ回路１３を各集積回路に分散させることはできない。
させると各集積回路の出力が競合するため、このセレク
タ回路１３を各集積回路に分散させることはできない。
また、このセレクタ回路１３を１つの集積回路で実現す
る場合には、集積回路上のセレクタ回路の入力の数によ
って選択できる色指定回路の集積回路の個数が決まって
しまい、拡張が容易でなくなるという問題点があった。
る場合には、集積回路上のセレクタ回路の入力の数によ
って選択できる色指定回路の集積回路の個数が決まって
しまい、拡張が容易でなくなるという問題点があった。
本発明のディスプレイ制御用回路は、表示装置の表示画
面の各画素に対応して複数のビットを割当てた表示デー
タを記憶する記憶装置と書換え可能な色レジスタおよび
上記記憶装置から読出される表示データの色信号情報に
対応して上記色レジスタの出力を選択するセレク′り回
路を有する色指定回路において、予め設定された素子番
号と上記記憶装置から読出される表示データの素子番号
情報を比較する素子番号一致検出回路と、この素子番号
一致検出回路の出力により制御され色駆動回路に信号を
供給する３状態出力パツ７アとを備えてなるようにした
ものである。
面の各画素に対応して複数のビットを割当てた表示デー
タを記憶する記憶装置と書換え可能な色レジスタおよび
上記記憶装置から読出される表示データの色信号情報に
対応して上記色レジスタの出力を選択するセレク′り回
路を有する色指定回路において、予め設定された素子番
号と上記記憶装置から読出される表示データの素子番号
情報を比較する素子番号一致検出回路と、この素子番号
一致検出回路の出力により制御され色駆動回路に信号を
供給する３状態出力パツ７アとを備えてなるようにした
ものである。
本発明においては、計算機により送られた表示データの
３ビツトのカラーコード信号と２ビツトの素子番号信号
を書込制御回路により制御してリフレッシュメモリに書
込み、読出制御回路によりリフレッシュメモリから読出
され九表示データは色指定回路の集積回路に送られ、３
ビツトのカラーフード信号はセレクタ回路に、２ビツト
の素子番号信号は素子番号一致検出回路に送られる。そ
して、各色指定回路の集積回路の８個の色レジスタの出
力はセレクタ回路により１つが選択され、３状態出力バ
ッファに送られ、この３状態出力バッファは各色指定回
路の集積回路の素子番号レジスタに設定されている２ビ
ツトの素子番号信号と拡張用リフレッシュメモリから読
出された素子データの２ビツトの素子番号信号が一致し
たものだけが素子番号一致回路によって出力可能状態と
なシ、セレクタ回路の出力が各色駆動回路に送られる。
３ビツトのカラーコード信号と２ビツトの素子番号信号
を書込制御回路により制御してリフレッシュメモリに書
込み、読出制御回路によりリフレッシュメモリから読出
され九表示データは色指定回路の集積回路に送られ、３
ビツトのカラーフード信号はセレクタ回路に、２ビツト
の素子番号信号は素子番号一致検出回路に送られる。そ
して、各色指定回路の集積回路の８個の色レジスタの出
力はセレクタ回路により１つが選択され、３状態出力バ
ッファに送られ、この３状態出力バッファは各色指定回
路の集積回路の素子番号レジスタに設定されている２ビ
ツトの素子番号信号と拡張用リフレッシュメモリから読
出された素子データの２ビツトの素子番号信号が一致し
たものだけが素子番号一致回路によって出力可能状態と
なシ、セレクタ回路の出力が各色駆動回路に送られる。
この色駆動回路の出力がＣＲＴの電子銃に送られること
によｊり、ＣＲＴの表面に所望の画面表示を得る。
によｊり、ＣＲＴの表面に所望の画面表示を得る。
以下、図面に基づき本発明の実施例を詳細に説明する。
第１図は本発明によるディスプレイ制御用回路の一実施
例を示すブロック図である。
例を示すブロック図である。
この第１図において第３図および第４図と同一符号のも
のは相当部分を示し、Ｔは素子番号レジスタ、８は予め
設定された素子番号と記憶装置から読出される素子デー
タの素子番号情報を比較する素子番号一致検出回路、９
はこの素子番号一致検出回路８の出力により制御され色
駆動回路１０ａ。
のは相当部分を示し、Ｔは素子番号レジスタ、８は予め
設定された素子番号と記憶装置から読出される素子デー
タの素子番号情報を比較する素子番号一致検出回路、９
はこの素子番号一致検出回路８の出力により制御され色
駆動回路１０ａ。
１０ｂ 、 １０ｅに信号を供給する３状態出力バッフ
ァである。
ァである。
第２図は第１図における色指定回路の詳細な回路図であ
る。
る。
この第２図において第１図と同一符号のものは相当部分
を示し、５［■・・５ｈは色レジスタ、５＠拳・囃・６
ｔはセレクタ回路、９ａ１１１１＋１・１１ａ３状態出
カバツ７アである。なお、素子番号レジスタ７に訃ける
ＤＮＩ 、 ＤＮＯは桁を表わす。
を示し、５［■・・５ｈは色レジスタ、５＠拳・囃・６
ｔはセレクタ回路、９ａ１１１１＋１・１１ａ３状態出
カバツ７アである。なお、素子番号レジスタ７に訃ける
ＤＮＩ 、 ＤＮＯは桁を表わす。
そして、色レジスタ５ （５ｍ−・・・ｓｈ）は計算機
１により表示すべき色を指定する８個の１２ビツトレジ
スタであり、セレクタ回路６（６ａ・・・・６ｔ）はリ
フレッシュメモリ３ａから読出された表示データの３ビ
ツトのカラーコードに対応して８つの色レジスタの出力
から１つを選択して３状態出力バッファ９ （９ｍ−・
・・９ｔ）に出力するように構成されている。また、素
子番号一致検出回路８は、２ビツトの素子番号レジスタ
Ｔに予め記憶された素子番号信号と拡張用リフレッシュ
メモリ３ｂから読出された表示データの２ビツトの素子
番号信号を比較し３状態出力バッファ９ （９ｍ”−・
９ｚ）の出力を制御するように構成されている。
１により表示すべき色を指定する８個の１２ビツトレジ
スタであり、セレクタ回路６（６ａ・・・・６ｔ）はリ
フレッシュメモリ３ａから読出された表示データの３ビ
ツトのカラーコードに対応して８つの色レジスタの出力
から１つを選択して３状態出力バッファ９ （９ｍ−・
・・９ｔ）に出力するように構成されている。また、素
子番号一致検出回路８は、２ビツトの素子番号レジスタ
Ｔに予め記憶された素子番号信号と拡張用リフレッシュ
メモリ３ｂから読出された表示データの２ビツトの素子
番号信号を比較し３状態出力バッファ９ （９ｍ”−・
９ｚ）の出力を制御するように構成されている。
一方、実施例の色指定回路の集積回路は、１２ビツトの
色レジスタを８個持っているので、４０９６＜ ＝＝＝
２１２ ＞包中の任意の８色を同時に表示できる。
色レジスタを８個持っているので、４０９６＜ ＝＝＝
２１２ ＞包中の任意の８色を同時に表示できる。
そして、この第１図に示す実施例では、色指定回路の集
積回路を４個（１２ａ〜１２ｄ）有しておシ、４０９６
色中の任意の３２色を同時に表示できる。
積回路を４個（１２ａ〜１２ｄ）有しておシ、４０９６
色中の任意の３２色を同時に表示できる。
ここで、４個の色指定回路の集積回路１２ａ〜１２（１
の入力は共通であシ、出力はワイアード・オアされてお
シ、余分な付加回路は必要ない。
の入力は共通であシ、出力はワイアード・オアされてお
シ、余分な付加回路は必要ない。
つぎにこの第１図に示す実施例の動作を説明する。
まず、計算機１により送られた表示データの３ビツトの
カラーコード信号と２ビツトの素子番号信号は書込制御
回路２で制御されてリフレッシュメモリ３ａおよび拡張
用リフレッシュメモリ３ｂにそれぞれ書込まれる。
カラーコード信号と２ビツトの素子番号信号は書込制御
回路２で制御されてリフレッシュメモリ３ａおよび拡張
用リフレッシュメモリ３ｂにそれぞれ書込まれる。
つぎに、読出制御回路４によりリフレッシュメモリ３ａ
および拡張用リフレッシュメモリ３ｂからそれぞれ読出
された表示データは色指定回路の集積回路１２ａ〜１２
ｄに送られ、３ビツトのカラーコード信号はセレクタ回
路６に、２ビツトの素子番号信号は素子番号一致検出回
路８にそれぞれ送られる。ここで、３２個の１２ビツト
の色レジ不り５と４個の素子番号レジスタ７には通常異
なる色信号および素子番号信号を記憶させておく。
および拡張用リフレッシュメモリ３ｂからそれぞれ読出
された表示データは色指定回路の集積回路１２ａ〜１２
ｄに送られ、３ビツトのカラーコード信号はセレクタ回
路６に、２ビツトの素子番号信号は素子番号一致検出回
路８にそれぞれ送られる。ここで、３２個の１２ビツト
の色レジ不り５と４個の素子番号レジスタ７には通常異
なる色信号および素子番号信号を記憶させておく。
そして、各色指定回路の集積回路の８個の色レジスタ５
の出力は、各色指定回路の集積回路のセレクタ回路６に
より１つが選択され各色指定回路の集積回路の３状態出
力バツツア９に送られる。
の出力は、各色指定回路の集積回路のセレクタ回路６に
より１つが選択され各色指定回路の集積回路の３状態出
力バツツア９に送られる。
ここで、各色指定回路の集積回路の３状態出力バッファ
９は各色指定回路の集積回路の素子番号レジスタＴに設
定されている２ビツトの素子番号信号と拡張用リフレッ
シュメモリ３ｂから読出された表示データの２ビツトの
素子番号信号が一致したものだけが素子番号一致検出回
路８によって出力可能状態となシ、セレクタ回路６の出
力が色駆動回路１０ｍ 、 １０ｂ 、 １０ｅに送ら
れる。そして、この色駆動回路１０ｍ 、 １０ｂ 、
１０ｅの各出力がＣＲＴｌｌの電子銃に送られること
によ、９ ＣＲＴの表示面に所望の画面表示を得ること
ができる。
９は各色指定回路の集積回路の素子番号レジスタＴに設
定されている２ビツトの素子番号信号と拡張用リフレッ
シュメモリ３ｂから読出された表示データの２ビツトの
素子番号信号が一致したものだけが素子番号一致検出回
路８によって出力可能状態となシ、セレクタ回路６の出
力が色駆動回路１０ｍ 、 １０ｂ 、 １０ｅに送ら
れる。そして、この色駆動回路１０ｍ 、 １０ｂ 、
１０ｅの各出力がＣＲＴｌｌの電子銃に送られること
によ、９ ＣＲＴの表示面に所望の画面表示を得ること
ができる。
以上、本発明を実施例に基づいて説明したが、本発明は
上述の実施例に限定されるものではなく、更に変形が可
能である。例えば、実施例は、素子番号レジスタおよび
リフレッシュメモリから読出される表示データの素子番
号信号に２ビツトを割当て４個の色指定回路の集積回路
を用いて構成しているが、素子番号レジスタおよびリフ
レッシュメモリから読出される表示データの素子番号信
号にｎビットを割当てることによ＃）２″個の色指定回
路の集積回路を用いて構成することができる。
上述の実施例に限定されるものではなく、更に変形が可
能である。例えば、実施例は、素子番号レジスタおよび
リフレッシュメモリから読出される表示データの素子番
号信号に２ビツトを割当て４個の色指定回路の集積回路
を用いて構成しているが、素子番号レジスタおよびリフ
レッシュメモリから読出される表示データの素子番号信
号にｎビットを割当てることによ＃）２″個の色指定回
路の集積回路を用いて構成することができる。
この場合、１個の色指定回路の集積回路で同時表示可能
な色の数をｍとすると、任意のｍ Ｘ ２″色を同時表
示することが可能である。なお、この場合、追加しなけ
ればならないのは（ｎ−１）ビット×１画面分のリフレ
ッシュメモリと（２”−１）個の色指定回路の集積回路
のみである。
な色の数をｍとすると、任意のｍ Ｘ ２″色を同時表
示することが可能である。なお、この場合、追加しなけ
ればならないのは（ｎ−１）ビット×１画面分のリフレ
ッシュメモリと（２”−１）個の色指定回路の集積回路
のみである。
また、上述の実施例においては、素子番号信号をｎビッ
トの素子番号レジスタとして色指定回路の集積回路の内
部で実現しているが、例えば、ｎビットの素子番号信号
入力端子を設けて外部で素子番号信号を設定するように
することも可能でおる。
トの素子番号レジスタとして色指定回路の集積回路の内
部で実現しているが、例えば、ｎビットの素子番号信号
入力端子を設けて外部で素子番号信号を設定するように
することも可能でおる。
〔発明の効果〕
以上の説明から明らかなように、本発明によれば、複雑
な手段を用いることなく、色指定回路に素子番号一致検
出回路と、３状態出力バッファを具備することにより、
表示データの素子番号信号を記憶する拡公用の記憶装置
と、複数の色指定回路を追加するだけで容易に同時表示
可能な色数を増やすことができる上に、集積回路での実
現に非常に適しておシ、第４図で必要とした余分な回路
が不要となることから部品数の削減に伴い実装面積を縮
小、信頼性・経済性を向上できる効果がある０
な手段を用いることなく、色指定回路に素子番号一致検
出回路と、３状態出力バッファを具備することにより、
表示データの素子番号信号を記憶する拡公用の記憶装置
と、複数の色指定回路を追加するだけで容易に同時表示
可能な色数を増やすことができる上に、集積回路での実
現に非常に適しておシ、第４図で必要とした余分な回路
が不要となることから部品数の削減に伴い実装面積を縮
小、信頼性・経済性を向上できる効果がある０
第１図は本発明によるディスプレイ制御用回路の一実施
例を示すブロック図、第２図は第１図における色指定回
路の詳細な回路図、第３図は従来のディスプレイ装置の
一例を示すブロック図、第４図は従来の色指定回路の集
積回路を複数個用いて同時表示可能な色の数を増したと
きの一例を示すブロック図である。 ３１ ｍ・・豐リフレッシュメモリ、３ｂ＋１１１ｅ
−拡張用’）フレッシュメモリ、５・・嗜・色レジスタ
、６・Φ・・セレクタ回路、８＊拳・・素子番号一致検
出回路、９会争・・３状態出力バッファ、１０ａ〜１９
６ ＠ １１ ＠ １１色駆動回路、１１−−−＃ ｃ
ｕ’ｒ、 １２ａ〜１２ｄ＠・・１色指定回路の集積回
路。
例を示すブロック図、第２図は第１図における色指定回
路の詳細な回路図、第３図は従来のディスプレイ装置の
一例を示すブロック図、第４図は従来の色指定回路の集
積回路を複数個用いて同時表示可能な色の数を増したと
きの一例を示すブロック図である。 ３１ ｍ・・豐リフレッシュメモリ、３ｂ＋１１１ｅ
−拡張用’）フレッシュメモリ、５・・嗜・色レジスタ
、６・Φ・・セレクタ回路、８＊拳・・素子番号一致検
出回路、９会争・・３状態出力バッファ、１０ａ〜１９
６ ＠ １１ ＠ １１色駆動回路、１１−−−＃ ｃ
ｕ’ｒ、 １２ａ〜１２ｄ＠・・１色指定回路の集積回
路。
Claims (1)
- 表示装置の表示画面の各画素に対応して複数のビットを
割当てた表示データを記憶する記憶装置と書換え可能な
色レジスタおよび前記記憶装置から読出される表示デー
タの色信号情報に対応して前記色レジスタの出力を選択
するセレクタ回路を有する色指定回路において、予め設
定された素子番号と前記記憶装置から読出される表示デ
ータの素子番号情報を比較する素子番号一致検出回路と
、この素子番号一致検出回路の出力により制御され色駆
動回路に信号を供給する３状態出力バッファとを備えて
なることを特徴とするディスプレイ制御用回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62124017A JPH0713787B2 (ja) | 1987-05-22 | 1987-05-22 | デイスプレイ制御用回路 |
| US07/196,230 US4942389A (en) | 1987-05-22 | 1988-05-20 | Display control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62124017A JPH0713787B2 (ja) | 1987-05-22 | 1987-05-22 | デイスプレイ制御用回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63289585A true JPS63289585A (ja) | 1988-11-28 |
| JPH0713787B2 JPH0713787B2 (ja) | 1995-02-15 |
Family
ID=14874967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62124017A Expired - Lifetime JPH0713787B2 (ja) | 1987-05-22 | 1987-05-22 | デイスプレイ制御用回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4942389A (ja) |
| JP (1) | JPH0713787B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5416499A (en) * | 1990-02-26 | 1995-05-16 | Matsushita Electric Industrial Co., Ltd. | Bit map display controlling apparatus |
| JP2908009B2 (ja) * | 1990-11-30 | 1999-06-21 | 株式会社日立製作所 | 表示制御方法 |
| JPH04242790A (ja) * | 1991-01-08 | 1992-08-31 | Toshiba Corp | 電子機器 |
| GB2270450B (en) * | 1992-09-08 | 1997-03-26 | Silicon Graphics Incorporation | Integrated apparatus for displaying a plurality of modes of color information on a computer output display |
| CN1167262C (zh) * | 2000-08-25 | 2004-09-15 | 松下电器产业株式会社 | 解码装置、电子装置及解码方法 |
| JP2002218345A (ja) * | 2001-01-16 | 2002-08-02 | Mitsubishi Electric Corp | 画面表示装置 |
| JP3636148B2 (ja) * | 2002-03-07 | 2005-04-06 | セイコーエプソン株式会社 | 表示ドライバ、電気光学装置、及び表示ドライバのパラメータ設定方法 |
| JP2006133551A (ja) * | 2004-11-08 | 2006-05-25 | Nec Electronics Corp | カラー表示装置及びその駆動回路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4672368A (en) * | 1985-04-15 | 1987-06-09 | International Business Machines Corporation | Raster scan digital display system |
| US4772881A (en) * | 1986-10-27 | 1988-09-20 | Silicon Graphics, Inc. | Pixel mapping apparatus for color graphics display |
-
1987
- 1987-05-22 JP JP62124017A patent/JPH0713787B2/ja not_active Expired - Lifetime
-
1988
- 1988-05-20 US US07/196,230 patent/US4942389A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US4942389A (en) | 1990-07-17 |
| JPH0713787B2 (ja) | 1995-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0222957B2 (ja) | ||
| JPH0375873B2 (ja) | ||
| JPS63289585A (ja) | デイスプレイ制御用回路 | |
| US4956640A (en) | Method and apparatus for controlling video display priority | |
| JPS6398693A (ja) | デイジタル表示システム | |
| JPH0287194A (ja) | デイスプレイ制御回路 | |
| JPS61238092A (ja) | カラ−画像表示装置 | |
| JPS61133983A (ja) | 画像表示装置 | |
| US5633656A (en) | Controlling apparatus for display of an on-screen menu in a display device | |
| US20050030428A1 (en) | On-screen display device | |
| JPS6292070A (ja) | 画像デ−タの記憶方式 | |
| JP2735058B2 (ja) | ビデオ表示用メモリ | |
| JPS6198385A (ja) | 表示制御装置 | |
| JPH02301799A (ja) | ディスプレイ制御回路 | |
| JPH0695272B2 (ja) | 画像表示装置 | |
| JPH01279287A (ja) | デイスプレイ制御回路 | |
| JPH02204781A (ja) | カラー信号合成装置 | |
| JPH0756550A (ja) | 画像表示装置 | |
| JPS63149773A (ja) | コンピュ−タにおけるカラ−パレット回路 | |
| GB2072387A (en) | Method and apparatus for memory address modification in digital systems | |
| JPS62102286A (ja) | デイスプレイ装置 | |
| JPS6142683A (ja) | Ｃｒｔ表示装置 | |
| JPH0230515B2 (ja) | ||
| JPH02110495A (ja) | 色コード変換メモリ | |
| JPH01283593A (ja) | 表示メモリのアクセス方式 |