JPS63287180A - 電子カメラ - Google Patents
電子カメラInfo
- Publication number
- JPS63287180A JPS63287180A JP62122271A JP12227187A JPS63287180A JP S63287180 A JPS63287180 A JP S63287180A JP 62122271 A JP62122271 A JP 62122271A JP 12227187 A JP12227187 A JP 12227187A JP S63287180 A JPS63287180 A JP S63287180A
- Authority
- JP
- Japan
- Prior art keywords
- image
- memory
- circuit
- frame
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003384 imaging method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 125000004122 cyclic group Chemical group 0.000 description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電子カメラに関し、より具体的には、複数フレ
ーム分の画像を収容できる画像メモリを具備する電子カ
メラに関する。
ーム分の画像を収容できる画像メモリを具備する電子カ
メラに関する。
Ｎフレーム分の記憶容量の画像メモリを有する電子カメ
ラは公知である。その基本構成を第３図に示す。ｌＯは
半導体メモリや磁気ディズクからなる画像メモリであり
、５フレ一ム分のメモリ領域Ｍ１〜５を具備する。１２
はＣＣＤ固体撮像素子や撮像管からなる撮像回路、１４
はＡ／Ｄ変換器、１６はＤ／Ａ変換器、１８は画像表示
装置（モニタ装置）である、２０はフレーム・ナンバ出
力回路であり、撮影時の撮影フレーム・ナンバや表示フ
レームのナンバを出力する。２２はメモリ・アドレス出
力回路であり、フレーム・ナンバ出力回路２０からのフ
レーム・ナンバに対応する画像メモリ１０の領域を指定
するアドレス信号を発生する。
ラは公知である。その基本構成を第３図に示す。ｌＯは
半導体メモリや磁気ディズクからなる画像メモリであり
、５フレ一ム分のメモリ領域Ｍ１〜５を具備する。１２
はＣＣＤ固体撮像素子や撮像管からなる撮像回路、１４
はＡ／Ｄ変換器、１６はＤ／Ａ変換器、１８は画像表示
装置（モニタ装置）である、２０はフレーム・ナンバ出
力回路であり、撮影時の撮影フレーム・ナンバや表示フ
レームのナンバを出力する。２２はメモリ・アドレス出
力回路であり、フレーム・ナンバ出力回路２０からのフ
レーム・ナンバに対応する画像メモリ１０の領域を指定
するアドレス信号を発生する。
即ち、第３フレームの撮影時には、フレーム・ナンバ出
力回路２０はフレーム・ナンバ＃３を出力し、メモリ・
アドレス出力回路２２は画像メモリ１０の領域Ｍ３を指
定するアドレスを出力し、撮影画像はその領域Ｍ３に収
容される。また、例えば、措影済の第２フレームの画像
をモニタ装置１８に表示させるためには、フレーム・ナ
ンバ出力回路２０に指示してナンバ＃２を出力させ、メ
モリ・アドレス出力回路２２から領域Ｍ２のアドレスを
出力させる。領域Ｍ２から読み出された画像は、Ｄ／Ａ
変換器１６でアナログ信号に変換され、モニタ装置１８
に印加される。
力回路２０はフレーム・ナンバ＃３を出力し、メモリ・
アドレス出力回路２２は画像メモリ１０の領域Ｍ３を指
定するアドレスを出力し、撮影画像はその領域Ｍ３に収
容される。また、例えば、措影済の第２フレームの画像
をモニタ装置１８に表示させるためには、フレーム・ナ
ンバ出力回路２０に指示してナンバ＃２を出力させ、メ
モリ・アドレス出力回路２２から領域Ｍ２のアドレスを
出力させる。領域Ｍ２から読み出された画像は、Ｄ／Ａ
変換器１６でアナログ信号に変換され、モニタ装置１８
に印加される。
しかし、上記従来例では、撮影又は表示のフレーム・ナ
ンバと画像メモリの記憶領域とが１対１で対応している
ため、画像メモリの容量を越える撮影ができないという
欠点がある。
ンバと画像メモリの記憶領域とが１対１で対応している
ため、画像メモリの容量を越える撮影ができないという
欠点がある。
そこで、本発明は複数フレームを記憶自在な画像メモリ
をより効率的に利用する電子カメラを提示することを目
的とする。
をより効率的に利用する電子カメラを提示することを目
的とする。
本発明に係る電子カメラは、複数フレーム分の撮影画像
を収容自在な画像記憶手段と、当該画像記憶手段への撮
影画像の記憶を制御する制御手段と、当該画像記憶手段
における撮影画像の記憶フレームを最新のＮフレームと
する第２の制御手段とを具備することを特徴とする。
を収容自在な画像記憶手段と、当該画像記憶手段への撮
影画像の記憶を制御する制御手段と、当該画像記憶手段
における撮影画像の記憶フレームを最新のＮフレームと
する第２の制御手段とを具備することを特徴とする。
上記第２の制御手段により、画像記憶手段の容量を越え
た枚数の撮影を行っても、当該画像記憶手段には、その
容量分だけの直前撮影の画像が記憶されており、画像記
憶手段の容量にとられれない撮影を行える。
た枚数の撮影を行っても、当該画像記憶手段には、その
容量分だけの直前撮影の画像が記憶されており、画像記
憶手段の容量にとられれない撮影を行える。
以下、図面を参照して本発明の詳細な説明する。第１図
は実施例の基本構成ブロック図を示す。
は実施例の基本構成ブロック図を示す。
但し、第３図の構成要素と同じ要素には同じ符号を付し
た。
た。
第１図において、メモリ領域指定回路２４は、フレーム
・ナンバ出力回路２０から出力されるフレーム・ナンバ
に対応する画像メモリ１０のメモリ領域を指定する。メ
モリ領域指定回路２４における対応関係を表１に示す。
・ナンバ出力回路２０から出力されるフレーム・ナンバ
に対応する画像メモリ１０のメモリ領域を指定する。メ
モリ領域指定回路２４における対応関係を表１に示す。
具体的には、メモリ領域指定回路２４は、フレーム・ナ
ンバ出力回路２０からのフレーム・ナンバを画像メモリ
１０のメモリ領域数（図示例では、５）で割り、その余
りをメモリ領域の指定番号として出力する除算回路から
なる。また、メモリ領域指定回路２４としては、入力さ
れたフレーム・ナンバに対して表１の関係になるメモリ
領域指定番号を出力するルック・アップ・テーブルであ
ってもよい。このテーブル方式では、除算が不要になる
ので処理が高速化でき、また、回路規模を小さくできる
という利点がある。
ンバ出力回路２０からのフレーム・ナンバを画像メモリ
１０のメモリ領域数（図示例では、５）で割り、その余
りをメモリ領域の指定番号として出力する除算回路から
なる。また、メモリ領域指定回路２４としては、入力さ
れたフレーム・ナンバに対して表１の関係になるメモリ
領域指定番号を出力するルック・アップ・テーブルであ
ってもよい。このテーブル方式では、除算が不要になる
ので処理が高速化でき、また、回路規模を小さくできる
という利点がある。
第１〜５フレームの撮影については、メモリ領域指定回
路２４はフレーム・ナンバ出力回路２０からのフレーム
・ナンバを素通しするだけであり、また画像メモリ１０
の記憶画像の指定表示についても素通しであるので、従
来例と変わりはない。
路２４はフレーム・ナンバ出力回路２０からのフレーム
・ナンバを素通しするだけであり、また画像メモリ１０
の記憶画像の指定表示についても素通しであるので、従
来例と変わりはない。
撮影が進み、例えば第９フレームの撮影時には、フレー
ム・ナンバ出力回路２０はナンバ＃９が出力されるが、
メモリ領域指定回路２４は９を５で除算した余りのナン
バ＃４を出力する。従って、メモリ・アドレス回路２２
は画像メモリ１０の領域ＭＡを指定し、撮影画像は領域
Ｍ４に記憶される。領域Ｍ４に先に記憶されていた画像
は、当然ながら失われることになる。
ム・ナンバ出力回路２０はナンバ＃９が出力されるが、
メモリ領域指定回路２４は９を５で除算した余りのナン
バ＃４を出力する。従って、メモリ・アドレス回路２２
は画像メモリ１０の領域ＭＡを指定し、撮影画像は領域
Ｍ４に記憶される。領域Ｍ４に先に記憶されていた画像
は、当然ながら失われることになる。
上記実施例では、撮影フレーム・ナンバは撮影の度にイ
ンクリメントされるので、画像メモリには常に、最新の
５フレ一ム分の撮影画像が記憶されていることになる。
ンクリメントされるので、画像メモリには常に、最新の
５フレ一ム分の撮影画像が記憶されていることになる。
第２図は別の実施例の構成ブロック図を示す。
３０は半導体メモリなどからなる画像メモリであり、そ
れぞれが１フレ一ム分の記録容量を有するメモリ・チッ
プ３０−１〜５からなる。各チップ３０−１〜５はその
Ｃ８端子により選択され、ＡＤＨ端子によりアドレス指
定され、ＷＥ端子により書込／読出モードに設定される
。書込モードでは、ＤＩ端子に入力される撮像系からの
画像信号をＡＤＲ端子で指定されるアドレスに書き込み
、続出モードでは、ＡＤＲ端子で指定されるアドレスの
画像信号をＤＯ端子から読み出して、表示系に出力する
。アドレス発生回路３２は、撮像系又は表示系の同期信
号に同期して画像メモリ３０へのアドレスを発生する。
れぞれが１フレ一ム分の記録容量を有するメモリ・チッ
プ３０−１〜５からなる。各チップ３０−１〜５はその
Ｃ８端子により選択され、ＡＤＨ端子によりアドレス指
定され、ＷＥ端子により書込／読出モードに設定される
。書込モードでは、ＤＩ端子に入力される撮像系からの
画像信号をＡＤＲ端子で指定されるアドレスに書き込み
、続出モードでは、ＡＤＲ端子で指定されるアドレスの
画像信号をＤＯ端子から読み出して、表示系に出力する
。アドレス発生回路３２は、撮像系又は表示系の同期信
号に同期して画像メモリ３０へのアドレスを発生する。
モード信号発生回路３４は、画像メモリ３０の書込／読
出の動作モードを制御する信号を出力する。
出の動作モードを制御する信号を出力する。
選択ゲート３６は、モード信号発生回路３４の出力が書
込モードを指定する時には、Ｗ１〜５の入力信号をＣ３
１〜５から出力し、続出モードを指定する時には、Ｒ１
〜５０入力信号をＣ３Ｉ〜５から出力する。続出メモリ
選択回路３８は、出力端子Ｒ１〜５の何れかをＨとする
ことにより、メモリ・チップ３０−１〜５の何れかを指
定する。
込モードを指定する時には、Ｗ１〜５の入力信号をＣ３
１〜５から出力し、続出モードを指定する時には、Ｒ１
〜５０入力信号をＣ３Ｉ〜５から出力する。続出メモリ
選択回路３８は、出力端子Ｒ１〜５の何れかをＨとする
ことにより、メモリ・チップ３０−１〜５の何れかを指
定する。
縦属接続したＤ型フリフプフロップ（以下、ＦＦという
）４０〜４４は循環シフト・レジスタを構成する。アン
ド・ゲート４６及び循環制御回路４８は、その循環シフ
ト・レジタの循環動作を制御するためのものである。即
ち、循環制御回路４８は、撮影者その他からの指示によ
り、循環不要時にはＬを出力し、通常の循環時にはＨを
出力する。クロック発生回路５０は、１つのフレームの
撮影が終了する度にクロックを１パルス発生する。
）４０〜４４は循環シフト・レジスタを構成する。アン
ド・ゲート４６及び循環制御回路４８は、その循環シフ
ト・レジタの循環動作を制御するためのものである。即
ち、循環制御回路４８は、撮影者その他からの指示によ
り、循環不要時にはＬを出力し、通常の循環時にはＨを
出力する。クロック発生回路５０は、１つのフレームの
撮影が終了する度にクロックを１パルス発生する。
ＦＦ４０〜４４からなる循環シフト・レジスタはこのク
ロック・パルスにより１股布にシフトする。
ロック・パルスにより１股布にシフトする。
５２は、電源投入時などに、ＦＦ４０にはセント信号を
、ＦＦ４１〜４４にはリセット信号を供給して、ＦＦ４
０〜４４からなる循環シフト・レジスタを初期化するリ
セット回路である。
、ＦＦ４１〜４４にはリセット信号を供給して、ＦＦ４
０〜４４からなる循環シフト・レジスタを初期化するリ
セット回路である。
第２図の回路の動作を説明する。電源投入時、リセット
回路５２によりＦＦ４０はセットされ、ＦＦ４１〜４４
はリセマトされる。また循環制御回路４８はＨ信号を出
力し、ＦＦ４４のＱ出力はＦＦ４０のＤ入力に接続して
いる。第１フレームの撮影時には、モード信号発生回路
３４は書込制御信号を出力し、選択ゲート３６は端子ｗ
１〜５の信号を出力する。従って選択ゲート３６の出力
Ｃ３ＩはＨｌその他の出力Ｃ３２〜５はＬになり、メモ
リ・チップ３０−１が選択される。これにより撮像系か
らの画像信号はメモリ・チップ３０−１に記憶される。
回路５２によりＦＦ４０はセットされ、ＦＦ４１〜４４
はリセマトされる。また循環制御回路４８はＨ信号を出
力し、ＦＦ４４のＱ出力はＦＦ４０のＤ入力に接続して
いる。第１フレームの撮影時には、モード信号発生回路
３４は書込制御信号を出力し、選択ゲート３６は端子ｗ
１〜５の信号を出力する。従って選択ゲート３６の出力
Ｃ３ＩはＨｌその他の出力Ｃ３２〜５はＬになり、メモ
リ・チップ３０−１が選択される。これにより撮像系か
らの画像信号はメモリ・チップ３０−１に記憶される。
第１フレームの撮影（即ち画像メモリ３０への記憶）が
終了すると、クロック発生回路５０がクロック・パルス
を発生し、これによりＦＦ４０のＨがＦＦ４１にシフト
し、ＦＦ４４のＬがＦＦ４０にシフトし、結局ＦＦ４１
がＨｌそれ以外０ＦＦ４０．４２〜４４がＬになる。
終了すると、クロック発生回路５０がクロック・パルス
を発生し、これによりＦＦ４０のＨがＦＦ４１にシフト
し、ＦＦ４４のＬがＦＦ４０にシフトし、結局ＦＦ４１
がＨｌそれ以外０ＦＦ４０．４２〜４４がＬになる。
第２フレームの撮影が開始されると、ＦＦ４１のＨによ
り、メモリ・チップ３０−２が選択されて画像信号はメ
モリ・チップ３０−２に記憶される。そして、撮影終了
時には、クロック発生回路５０が１クロツク・パルスを
発生し、ＦＦ４１のＨはＦＦ４２にシフトする。
り、メモリ・チップ３０−２が選択されて画像信号はメ
モリ・チップ３０−２に記憶される。そして、撮影終了
時には、クロック発生回路５０が１クロツク・パルスを
発生し、ＦＦ４１のＨはＦＦ４２にシフトする。
このようにして、第５フレームの撮影が終了すると、Ｆ
Ｆ４０がＨｌその他のＦＦ４１〜４４はＬになるので、
次の第６フレームの撮影では、画像信号はメモリ・チッ
プ３０−１に記憶されることになり、メモリ・チップ３
０−１の第１フレームの画像は失われる。
Ｆ４０がＨｌその他のＦＦ４１〜４４はＬになるので、
次の第６フレームの撮影では、画像信号はメモリ・チッ
プ３０−１に記憶されることになり、メモリ・チップ３
０−１の第１フレームの画像は失われる。
撮影者が循環モードを選択しない場合には、循環制御回
路４８の出力がＬとなり、ＦＦ４４からＦＦ４０への接
続が断たれ、最終的にＦＦ４０〜４４の内容は全てＬに
なり、以後、モード信号発生回路３４の出力が書込モー
ドを指示しても、画像メモリには新しい画像信号は記憶
されなくなる。
路４８の出力がＬとなり、ＦＦ４４からＦＦ４０への接
続が断たれ、最終的にＦＦ４０〜４４の内容は全てＬに
なり、以後、モード信号発生回路３４の出力が書込モー
ドを指示しても、画像メモリには新しい画像信号は記憶
されなくなる。
即ち、画像メモリ３０の容量分だけ、直前の撮影画像が
保存されることになる。撮影した画像の記憶を再開した
い場合には、循環制御回路４８の出力をＨにし、リセッ
ト回路５２を作動させればよい、これにより、ＦＦ４０
〜−４４は循環シフト・レジスタとなり、上記の如く初
期化される。
保存されることになる。撮影した画像の記憶を再開した
い場合には、循環制御回路４８の出力をＨにし、リセッ
ト回路５２を作動させればよい、これにより、ＦＦ４０
〜−４４は循環シフト・レジスタとなり、上記の如く初
期化される。
また必ずしもアドレスを循環させなくても、最新のＮ画
面（フレーム）が保持されるようにすればよい。
面（フレーム）が保持されるようにすればよい。
表１
〔発明の効果〕
以上の説明から容易に理解出来るように、本発明によれ
ば、Ｎフレーム分の画像を記憶（記録）自在な記憶手段
を有効に利用し、常に最新のＮ個の画像を記憶させるこ
とができる。
ば、Ｎフレーム分の画像を記憶（記録）自在な記憶手段
を有効に利用し、常に最新のＮ個の画像を記憶させるこ
とができる。
第１図は本発明の実施例の概略構成ブロック図・第２図
は別の実施例の構成ブロック図、第３図は従来の構成ブ
ロック図である。 １０−・−・画像メモリ １２−撮像回路 １８−モニ
タ装置 ３０−・−・画像メモリ ３０−１〜５−・メ
モリ・チップ ３６・−選択ゲート ４０〜４４・・−
・Ｄフリップフロップ ４６−アンド・ゲート第１図 第３図
は別の実施例の構成ブロック図、第３図は従来の構成ブ
ロック図である。 １０−・−・画像メモリ １２−撮像回路 １８−モニ
タ装置 ３０−・−・画像メモリ ３０−１〜５−・メ
モリ・チップ ３６・−選択ゲート ４０〜４４・・−
・Ｄフリップフロップ ４６−アンド・ゲート第１図 第３図
Claims (2)
- （１）複数フレーム分の撮影画像を収容自在な画像記憶
手段と、当該画像記憶手段への撮影画像の記憶を制御す
る制御手段と、当該画像記憶手段における撮影画像の記
憶フレームを最新のＮフレームとする第２の制御手段と
を具備することを特徴とする電子カメラ。 - （２）前記第２の制御手段は、前記画像記憶手段におけ
る記憶領域を循環的に変化させる手段であることを特徴
とする特許請求の範囲第（１）項に記載の電子カメラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62122271A JPS63287180A (ja) | 1987-05-19 | 1987-05-19 | 電子カメラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62122271A JPS63287180A (ja) | 1987-05-19 | 1987-05-19 | 電子カメラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63287180A true JPS63287180A (ja) | 1988-11-24 |
Family
ID=14831830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62122271A Pending JPS63287180A (ja) | 1987-05-19 | 1987-05-19 | 電子カメラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63287180A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6094282A (en) * | 1989-05-17 | 2000-07-25 | Minolta Co., Ltd. | Camera capable of recording and reproducing a photographed image |
-
1987
- 1987-05-19 JP JP62122271A patent/JPS63287180A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6094282A (en) * | 1989-05-17 | 2000-07-25 | Minolta Co., Ltd. | Camera capable of recording and reproducing a photographed image |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7705902B2 (en) | Video signal processing apparatus, image display control method, storage medium, and program | |
| US6580456B1 (en) | Programmable timing generator | |
| JP4015890B2 (ja) | 画素ブロックデータ生成装置および画素ブロックデータ生成方法 | |
| US6285399B1 (en) | System and method for generating timing signals in an electronic imaging device | |
| JP2000284776A (ja) | 画像処理装置 | |
| JPS63287180A (ja) | 電子カメラ | |
| JP2000209512A (ja) | 電子ズ―ム回路 | |
| JPH11308560A (ja) | 電子カメラ装置 | |
| JP2004248003A (ja) | 撮像装置 | |
| JP2827258B2 (ja) | 固体カメラ | |
| JP2009033438A (ja) | 撮像装置 | |
| JPH04322580A (ja) | レリーズタイムラグのない電子スチルカメラ | |
| JPS63185284A (ja) | 固体撮像装置 | |
| KR100402927B1 (ko) | 디지탈 카메라의 다중 화면 표시 방법 | |
| JP2643210B2 (ja) | タイトル画像発生装置 | |
| JP4211572B2 (ja) | 撮像装置 | |
| JPH01149575A (ja) | 撮像装置 | |
| JPH10322630A (ja) | スチルカメラ | |
| JP4434421B2 (ja) | 撮像装置用ｉｃ素子 | |
| JPH10178612A (ja) | 撮像装置及び該装置におけるメモリ制御方法 | |
| JP2791081B2 (ja) | 電子スチルカメラ装置 | |
| JPH0785261A (ja) | 鏡像処理装置 | |
| JPH09251545A (ja) | 画像処理装置 | |
| JPH10200845A (ja) | 画像記録装置、方法及び媒体 | |
| JPH04326262A (ja) | 電子スチルビデオカメラ |