JP4434421B2

JP4434421B2 - 撮像装置用ｉｃ素子

Info

Publication number: JP4434421B2
Application number: JP2000099329A
Authority: JP
Inventors: 貴行木島; 順三桜井; 英明吉田
Original assignee: Olympus Corp
Current assignee: Olympus Corp
Priority date: 2000-03-31
Filing date: 2000-03-31
Publication date: 2010-03-17
Anticipated expiration: 2020-03-31
Also published as: JP2001285725A

Description

【０００１】
【発明の属する技術分野】
本発明は、撮像装置用ＩＣ素子、詳しくは、撮像装置において撮像素子を駆動するための手段を内蔵した撮像装置用ＩＣ素子に関する。
【０００２】
【従来の技術】
近年、ＣＣＤ等の撮像素子により被写体像を撮像して映像信号を得るデジタルスチルカメラ（電子カメラ）が盛んに開発されている。このような撮像装置においては、銀塩カメラやビデオカメラが有する機能を等しく要求されることが多く、例えばＡＦ、ＡＥ、ＡＷＢ等の自動化撮影機能や、高速連写機能、電子モニタ機能（動画出力による電子ファインダ機能）を持つ機種が存在している。そしてこれらの特殊機能の多くは製造コストの低減のため、特別なセンサ等を用いることなく主撮像用の撮像素子の出力をそのまま利用して実現がされている。
【０００３】
ところで、このような特殊機能を実現する際に、通常撮像と同じ撮像素子駆動方法を用いると、例えば１フレームの読み出し時間が長すぎるために使用に耐えない場合もあった。近年、この不具合に対処するため、様々な特殊な駆動方法が採用されることが多い。
【０００４】
代表的な特殊駆動の一例としては、高速読み出し駆動である「ｎ倍速垂直加算駆動（ｎ加算駆動）」が知られている。すなわち、毎回のＨ（水平）ブランキング期間にＶ（垂直）転送路からＨ転送路に転送する画素数（転送クロック数）を通常の１ではなく２以上の整数値ｎとすることで１画面に対応する垂直ライン数を１／ｎと為し、結果的に１画面の読み出し時間が１／ｎとなり、また転送時の電荷加算によって感度がｎ倍に増大するものである。
【０００５】
また、この駆動の発展形として、カラー撮像素子における色コーディングパターンを考慮したり、感度を適当に調節する目的で、Ｖ転送に先立つ画素（信号蓄積）領域からＶ転送路への電荷移送に際して、上記Ｖ→Ｈ転送時に加算されるｎラインのうち特定のｍ（≦ｎ）ラインだけを選択的に移送する「ｍ／ｎ加算駆動」（「ｎ加算駆動」の特殊な場合、すなわちｍ＝ｎの「ｎ／ｎ加算駆動」として含む）も用いられる。
【０００６】
さて、任意のｍ／ｎ加算を行なうには、前述の光電領域から転送路への電荷移送を全画素一斉にではなく、選択的に行なう必要がある。ところで一般の、例えば４相駆動方式のＣＣＤ撮像素子では、転送電極は４相（すなわち対応する駆動入力端子は４個）あるが、このうち特定の１相が光電領域から転送路への電荷移送に割り当てられており、その電極に通常の電荷転送時とは逆極性の高電圧（トランスファー・ゲート・パルス（ＴＧＰ））を印加することによって電荷移送が行われる。
【０００７】
換言すれば、１相が転送電極と電荷移送のためのトランスファー・ゲート電極とを兼用している。この特定の相（あるいは電極）をトランスファー・ゲート兼用相（あるいは電極）と呼べば、上述の選択的な電荷移送を行なうためにはこのトランスファー・ゲート兼用相に属する電極をｎライン周期の電極群に分割し、その各電極群毎に独立にＴＧＰを印加可能に構成しなければならない。従って通常の（ゲート非兼用の）相のために３端子、兼用相のｎ個の群に対応するｎ端子の合計ｎ＋３個の端子が必要となり、例えばｎ＝８であれば１１端子が必要である。
【０００８】
これに対して実際は、ｍ／ｎ加算のうち特定のものだけが実現できれば良いという場合も多い。例えばｎ＝８の場合、１／８加算でかつ周期的な８ラインのうち特定の１ラインだけに限定したものだけで良いならば、その１ライン群だけを他の７群と分割すれば良いから、これに関しては２群しか必要では無い。従って計３＋２＝５端子で良い。このように目的とする特殊駆動モードの仕様によって、独立に駆動しなければならない駆動単位（端子数）は異なる。
【０００９】
【発明が解決しようとする課題】
しかしながら、このような駆動を行なう駆動機能を内蔵したＩＣ（タイミングジェネレータ（ＴＧ）などと呼称されることが多い）においては駆動に用いるバッファ回路を内蔵するに際して、必要数のみを内蔵することにすると、カメラシステム毎にＩＣを作成する必要が生じ、コストが増大するため好ましくない。
【００１０】
一方、この種の撮像素子駆動用のバッファ回路は、大出力・両極性・高速等の高度な要求を満たすべく、そのＩＣ内部においては、通常の回路に比して極めて多くの領域を必要とする。したがって、通常の使用態様においては必要とされない駆動単位に対してまで応ずる設計を行うことは、ＩＣチップの面積を無駄に増大させることとなり、コスト増大を招くものであった。
【００１１】
本発明はかかる問題点に鑑みてなされたものであり、上記不具合を生じることなく、汎用性が高く多様な要求仕様に必要に応じて対応でき、また単体のＩＣチップの無駄なコスト増大を生じない撮像装置用ＩＣ素子を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記の目的を達成するために本発明の第１の撮像装置用ＩＣ素子は、撮像装置において撮像素子を駆動するための手段を内蔵したＩＣ素子であって、上記撮像素子の垂直転送路を駆動するための垂直転送路駆動タイミング信号を生成するタイミング信号生成手段と、上記タイミング信号に基づいて上記撮像素子の垂直転送路駆動端子を駆動する駆動手段と、上記駆動手段の駆動出力を出力する駆動出力端子と、上記タイミング信号生成手段が生成した垂直転送路駆動タイミング信号を出力する駆動タイミング信号出力端子と、上記タイミング信号生成手段から上記駆動手段および上記駆動タイミング信号出力端子への垂直転送路駆動タイミング信号の供給を切り換える切換手段と、を具備したことを特徴とする。
【００１４】
上記の目的を達成するために本発明の第２の撮像装置用ＩＣ素子は、上記第１の撮像装置用ＩＣ素子において、上記切換手段に対する設定指令を外部回路からシリアル通信で入力するためのシリアルインターフェースを有したことを特徴とする。
【００１５】
上記の目的を達成するために本発明の第３の撮像装置用ＩＣ素子は、上記第１または第２の撮像装置用ＩＣ素子において、上記切換手段に対する設定を記憶する記憶手段を有したことを特徴とする。
【００１６】
上記の目的を達成するために本発明の第４の撮像装置用ＩＣ素子は、上記第１ないし第３の撮像装置用ＩＣ素子において、上記切換手段に対する設定をリセットするリセット手段を有したことを特徴とする。
【００１７】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。
【００１８】
図１は、本発明の一実施形態である撮像装置用ＩＣ素子が適用される撮像装置の概略構成を示したブロック図である。
【００１９】
図１に示すように、この撮像装置は、基本的には静止画を撮像して記録することを主目的とするデジタルスチルカメラ（電子カメラ）を想定したもので、レンズ１０３およびシャッタ１０４（絞り機能等を含む）を介して入射した被写体像を電気信号に変換するＣＣＤ１０５と、デジタルプロセス回路１０７における信号処理に先立って、所謂、前処理を行うプリプロセス回路１０６（具体的には、相関二重サンプリング回路、クランプ回路、ゲインコントロールアンプ、Ａ／Ｄ変換回路等を含んで構成される）、上記プリプロセス回路１０６からの画像信号に各種のデジタル的処理を施すデジタルプロセス回路１０７と、当該撮像装置に内蔵されているモニタである液晶表示装置（ＬＣＤ）１０８と、静止画データ等を記録する外部記録媒体（メモリカード）１１０とのインターフェース部であるカードＩ／Ｆ１０９と、当該撮像装置における各種操作を行う操作ＳＷ１１１と、当該撮像装置における操作状況を表示する操作表示部１１２と、上記ＣＣＤ１０５を駆動するための各種の駆動パルス（詳しくは後述する）の他、プリプロセス回路１０６でのサンプルホールド用のパルス、Ａ／Ｄ変換を行うためのタイミングパルス信号等各種タイミングパルスを生成するタイミングジェネレータ（ＴＧ）ブロック回路１０２と、ＣＣＤ１０５の読み出し制御を行うと共に、撮像装置全体についてタイミング等を含む各種の制御を行う、例えばマイクロコンピュータでなるシステムコントローラ１０１と、で主要部が構成されている。
【００２０】
また、上記システムコントローラ１０１は、この種の撮像装置において通常備える、レンズおよびシャッタ（絞り機能を含む）によるオートフォーカスを制御するためのオートフォーカス回路、ＣＣＤに結像される被写体像の測光を行うための自動露出制御回路（ＡＥ）、ホワイトバランスを自動的に制御するためのオートホワイトバランス回路（ＡＷＢ）等を含む。
【００２１】
次に、このように構成される撮像装置において、上記ＴＧブロック回路１０２について詳しく説明する。
【００２２】
上記ＴＧブロック回路１０２は、その内部構成として、撮像素子の駆動を主機能として行うＩＣ素子であるタイミングジェネレータＩＣ（ＴＧ・ＩＣ１２１）を含む。ここでＩＣ「素子」とは、いわゆるＩＣ（集積回路）部品であり、１つのパッケージ（１チップ）に収められた、従って部品としての最小単位を構成するものであることを意味している。１チップであるかマルチチップであるか、またモノリシックであるかハイブリッドであるか、等の具体的実現手段は任意であるが、本実施形態では一般的な１チップモノリシックＩＣを用いている。
【００２３】
なお、実際の撮像では様々な動作モードにおける様々なタイミングパルスを必要とするため、このような多種多様なタイミングパルスをシステムコントローラ１１２が指定する動作モードに合わせて供給するための、カウンタ群からなる別ＩＣ（ＳＧ−ＩＣ）を併用することが一般的である（ＴＧと一体化することも可能だが、回路規模の問題や各種タイミングパルスを生成するカウンタがノイズ源となるためこれを分離する意味がある）。本実施形態でも特に図示していないがＴＧブロック回路１０２はそのように構成してあるものとする。
【００２４】
図２は、上記タイミングジェネレータＩＣ（以下ＴＧ・ＩＣ）１２１の内部構成を示したブロック図である。
【００２５】
図に示すように、ＴＧ・ＩＣ１２１は、所定のクロックを生成するクロック生成部（ＣＬＫ）２０１と、このクロック生成部２０１によるクロックに基づいて、上記ＣＣＤ１０５の垂直転送路を駆動するための垂直転送路駆動タイミング信号の他、各種タイミング信号を生成する手段であるパルスジェネレータ（Ｐ・ＧＥＮ）２０２と、このパルスジェネレータ（Ｐ・ＧＥＮ）２０２によるタイミング信号に基づいてＣＣＤ１０５の垂直転送路駆動端子を駆動する駆動手段（複数の内蔵３値バッファ（Ｂ１〜Ｂ６）２０６と、上記３値バッファＢ１〜Ｂ６のそれぞれの駆動信号を出力する駆動出力端子（Ｖ１〜Ｖ６）２１０と、上記パルスジェネレータ２０２が生成した垂直転送路駆動タイミング信号を出力する駆動タイミング信号出力端子（Ｖ７〜Ｖ１１）２１１と、上記パルスジェネレータ２０２から上記駆動手段（３値バッファＢ１〜Ｂ６）および上記駆動タイミング信号出力端子Ｖ７〜Ｖ１１への垂直転送路駆動タイミング信号の供給を切り換えるマルチプレクサ（ＭＬＰＸ）２０３と、外部電源から、ＣＣＤ１０５のトランスファー・ゲート・パルスＴＧＰに対応した印加電圧ＶＴＧが印加されるＶＴＧ端子２０７と、同じく外部電源から垂直転送路の駆動電圧ＶＳＲが印加されるＶＳＲ端子２０８と、トランスファー・ゲート・パルスＴＧＰの印加タイミングにアクティブとなるタイミングパルスを出力するＴＧＡ出力端子２０９（ＴＧＡ）と、上記マルチプレクサ（ＭＬＰＸ）２０３に対する設定指令を外部回路からシリアル通信で入力するためのシリアルインターフェース２０４と、上記パルスジェネレータ２０２で生成した各種タイミング信号をその他の回路に供給するためのインターフェースとなるブロック２０５と、で主要部が構成されている。
【００２６】
なお、上記その他の回路とは、例えばＶ（垂直）駆動以外のＣＣＤ駆動パルス（水平駆動パルスＨＤ等）や、サンプルホールド回路、クランプ回路、ＡＤコンバータ等の各種回路を想定する。
【００２７】
また、当該ＴＧ・ＩＣ１２１における内蔵バッファ数（本実施形態では３値バッファＢ１〜Ｂ６）や駆動タイミング信号出力数（本実施形態においては、出力端子Ｖ７〜Ｖ１１に相当）の設定は、言うまでも無く任意であるが、本実施形態の撮像装置用ＩＣ素子としては以下を考慮してその数を設定した。
【００２８】
（１）４相駆動で追加１パターンの場合を考慮。この場合の内蔵３値バッファ（３値バッファＢ１〜Ｂ６）の必要数は、対応するＣＣＤが、プログレッシブ型の場合は５端子、インターレース型の場合は６端子であることを考慮して、“６つ”とした。また、これに対応して駆動信号の出力端子もＶ１〜Ｖ６の６つとした。
【００２９】
（２）ｎ＝８の場合の最大必要数をカバーできるように、全部で１１の出力端子を用意した。上記内蔵３値バッファが６つであるので、タイミングパルス信号の出力端子は“５つ”となる。
【００３０】
また、上記シリアルインターフェース２０４（シリアル通信手段）自体は公知の構成であり、ここでの詳しい説明は省略するが、電源投入時にシステムコントローラ１０１から設定指令がシリアル通信によって出されると、その設定が記憶手段であるシリアルインターフェース部の所定のレジスタに記憶され、それに対応した設定となる。
【００３１】
次に、当該ＴＧ・ＩＣ１２１の各部の機能について説明する。
上記ＶＴＧ端子２０７、ＶＳＲ端子２０８には、それぞれＣＣＤ１０５のトランスファー・ゲート・パルスＴＧＰに対応した印加電圧ＶＴＧ（例示値＋１５［ｖ］）、垂直転送路の駆動電圧ＶＳＲ（例示値~７［ｖ］）が、外部電源から与えられる。
【００３２】
また、ＣＣＤ１０５の駆動に関する出力端子は、端子Ｖ１〜Ｖ１１と端子ＴＧＡであり、そのうち駆動出力端子Ｖ１〜Ｖ６は内蔵３値バッファＢ１〜Ｂ６の出力用端子であり、駆動タイミング信号出力端子Ｖ７〜Ｖ１１はパルスジェネレータ（Ｐ・ＧＥＮ）２０２で生成されるタイミングパルス（ＳＰ１〜ＳＰ４、ＳＰ４Ｔ、詳しくは後述するが図４参照）のいずれかをマルチプレクサ（ＭＬＰＸ）２０３で選択して出力する端子であり、端子ＴＧＡは後述の図５に示す如く、トランスファー・ゲート・パルスＴＧＰの印加タイミングにアクティブとなるタイミングパルス（ＴＧＡ）を出力する端子である。
【００３３】
上記３値バッファＢ１〜Ｂ６は、図３に示すように、入力端子φｉ（ｉ=１〜６）にマルチプレクサ２０３によって選択されたタイミングパルス（ＳＰ１〜ＳＰ４、ＳＰ４Ｔ）のいずれかが入力され、さらにパルスＳＰ４Ｔが選択された場合については、入力端子ＶＣｉ（ｉ=１〜６）にタイミングパルスＴＧＡが与えられるようになっている。
【００３４】
ここで、各タイミングパルスを図５、図６に示す。
これらＣＣＤ１０５のＶ駆動に係わるタイミングパルスは、他の全てのタイミングパルスと共に、上記パルスジェネレータ（Ｐ・ＧＥＮ）２０２で生成され、マルチプレクサ（ＭＬＰＸ）２０３に入力される。以下、当該各タイミングパルスについて分説する。
【００３５】
（Ａ）Vsyncは垂直同期信号（フレームタイミングパルス）であり、当該信号読み出しフレームの開始基準となる。なお、ｍ／ｎ加算駆動の場合は１フレーム期間、すなわちVsyncの間隔は通常（非加算）駆動の場合の１／ｎになる。
【００３６】
駆動タイミングパルスＳＰ１−ＳＰ４は転送のみを行なうパルスであり、図５中、転送期間（駆動期間）を「×」部で示している。
【００３７】
ＴＧＡはＴＧＰ印加タイミングパルスであって、Vsyncの直後に出力される。
【００３８】
ＳＰ４ＴはＳＰ４と同じ信号に、ＴＧＰ印加タイミングパルスが付け加わったものである。なお、図５に示すようにＴＧＰの印加タイミング前後で駆動が停止している場合は、ＴＧＡはもう少し巾を広くしても良い。
【００３９】
（Ｂ）駆動タイミングパルスＳＰ１−ＳＰ４は、一般的な４相駆動パルスである。１段（１画素分相当）分の転送パルスを示しており、図５中、「×」部で示した駆動期間については、通常駆動の場合は１回の水平ブランキング期間に１段分、ｍ／ｎ加算を実行する場合はｎ段分の転送パルスが出力される。
【００４０】
本実施形態において、ＣＣＤ１０５のＶ駆動端子に印加される駆動出力はＶＤ１、ＶＤ２、ＶＤ３、ＶＤ４、ＶＤ４Ｔの５種類である。このうち、ＶＤ１〜ＶＤ４は転送のみを行なうための４相駆動出力で、駆動タイミングはそれぞれＳＰ１−ＳＰ４であり、印加電圧はＶＳＲ（例示値−７［ｖ］）である。また、ＶＤ４ＴはＶＤ４と同相の転送に加えて光電変換部から転送路への電荷移送を行なうためのＴＧＰ（例示値＋１５［ｖ］）の印加を行なう。従って転送期間ではＶ４と同じであるが、この他にVsyncの立ち下がり直後にＴＧＰを出力する。
【００４１】
本実施形態においては、これらＶＤ１〜ＶＤ４、ＶＤ４Ｔを具体的に得るために、マルチプレクサ（ＭＬＰＸ）２０３により表１、表２のような選択（および外部接続）が行われる。ＴＧ・ＩＣ１２１の出力により（すなわち、３値バッファＢ１〜Ｂ６により）ＣＣＤ１０５を直接駆動する場合を表１に、また、ＴＧ・ＩＣ１２１のタイミング出力（すわなち、出力端子Ｖ７〜Ｖ１１）に図示しない外付けバッファを追加して駆動する場合を表２にそれぞれ示す。
【００４２】
なお、出力端子Ｖ７〜Ｖ１１に図示しない外付けバッファを追加して駆動する場合においては、ＶＤ４Ｔを割り当てる場合は外付けバッファは３値バッファを使用し、その電圧切換端子（ＨがＶＴＧに対応とする）にＴＧ・ＩＣ１２１のＴＧＡ出力を接続する。これ以外の場合は外付けバッファは３値バッファであることを要しない。
【００４３】
【表１】

【表２】

次に、カメラの仕様に合わせた、本実施形態の撮像装置用ＩＣ素子の具体的な使用例について説明する。
【００４４】
いま、カメラの種類としてＣ１、Ｃ２、Ｃ３の３機種を想定する。なお、説明を容易にするため、これら３機種はいずれもプログレッシブ（順次）走査対応型のモノクロＣＣＤを使用するものとする。それぞれ以下のような要求仕様を持つ。
【００４５】
Ｃ１：特殊駆動は一切、行わない
Ｃ２：通常駆動の他に８／８加算駆動、１／８加算駆動が必要
Ｃ３：通常駆動の他に８／８加算駆動、７／８加算駆動、６／８加算駆動、５／８加算駆動、４／８加算駆動、３／８加算駆動、２／８加算駆動、１／８加算駆動が全て必要。
【００４６】
これに対応して、ＴＧ・ＩＣ１２１の出力端子Ｖ１〜Ｖ１１の駆動端子に対する駆動出力ＶＤ１〜ＶＤ４およびＶ４Ｔの割当ては３機種のカメラそれぞれ表３のようになっている。ただし、表３中、カメラＣ２およびＣ３の欄で、駆動モード「全」とは、通常駆動モードおよび８／８加算駆動モードを共通記載したもので、加算駆動を行なわない場合は通常駆動、８加算駆動（１水平ブランキング期間に８段分の転送パルス出力）を行なえば８／８加算駆動となる。その他の場合は、８加算駆動を用いる。なお、上述のとおり、加算駆動を行なう場合は、パルスジェネレータ（Ｐ・ＧＥＮ）２０２において生成されるＳＰ１−ＳＰ４がこれに対応したものとなる。
【００４７】
【表３】

カメラＣ１では、ＣＣＤの駆動端子はφＶ１〜φＶ４（φＶ４がＴＧ電極兼用とする）の４つであるから、ＴＧ・ＩＣの出力端子Ｖ１〜Ｖ４をφＶ１〜φＶ４にそれぞれ接続し、表３のようにマルチプレクサ２０３をセットすれば良い。また、使用しないＶ５〜Ｖ１１の端子は無接続（ｎｃ）とする。そして、加算駆動は行なわない。
【００４８】
カメラＣ２では、ＣＣＤの駆動端子は、φＶ１〜φＶ３の３つの転送専用電極端子の他に、ＴＧ（トランスファーゲート）兼用電極のうち８加算駆動に対応した８電極群中の１群だけに接続されたφＶ４および他の７群に共通接続されたφＶ５の計５つがある。そこでＴＧ・ＩＣ１２１の出力端子Ｖ１〜Ｖ５をφＶ１〜φＶ５にそれぞれ接続し、表３のようにマルチプレクサ２０３をセットすれば良い。すなわち、出力端子Ｖ５については使用するモードによってマルチプレクサ２０３が切換られる。なお、使用しないＶ６〜Ｖ１１の端子は無接続（ｎｃ）とする。
【００４９】
カメラＣ３ではＣＣＤの駆動端子は、φＶ１〜φＶ３の３つの転送専用電極の他に、ＴＧ兼用電極のうち８加算駆動に対応した８電極群中の４群に共通接続されたφＶ８、および残りの４群の各１群ずつにそれぞれ個別に接続されたφＶ４〜φＶ７の計８つがある。そこで、ＴＧ・ＩＣ１２１の出力端子Ｖ１〜Ｖ４をφＶ４〜φＶ７に、Ｖ５をφＶ８に、Ｖ６をφＶ１にそれぞれ接続し、さらにＶ７、Ｖ８をそれぞれ２値バッファ（図示せず）を介してφＶ２、φＶ３に接続して、表３のようにマルチプレクサ２０３をセットすれば良い。すなわち、端子Ｖ２〜Ｖ５については使用するモードによってマルチプレクサ２０３が切り換えられる。なお、使用しないＶ９〜Ｖ１１の端子は無接続（ｎｃ）とする。
【００５０】
以上説明したように、本実施形態の撮像装置用ＩＣ素子を使用したカメラによると、
（１）カメラの仕様として一般的なカメラＣ１、Ｃ２には直接接続のみで対応可能となる
（２）カメラＣ３のような複雑な仕様を有するカメラには外付けバッファを必要最小限追加するだけで対応可能となる
（３）またその際、特に内蔵バッファとタイミングパルス出力端子への供給パルスが切換可能であることの効果として、駆動専用端子（φＶ１〜φＶ３）への出力（ＶＤ１〜ＶＤ３）を内蔵バッファと外付けバッファで選択可能となり、その結果、内蔵３値バッファを有効利用でき、外付けバッファに２値バッファを採用することができる。（なお、切換を行なわず、ＶＤ１〜ＶＤ３にＶ１〜Ｖ３を使用した場合は、外付けバッファは３値が必須となる）
等の効果を奏する。
【００５１】
次に、シリアル転送も含めたＴＧ・ＩＣ１２１における制御について言及する。
シリアル通信手段自体は公知の構成であり、ここでの説明は省略するが、本実施形態の撮像装置用ＩＣ素子を採用するカメラにおいては、電源投入時にシステムコントローラ１０１から設定指令がシリアル通信によって出されると、その設定が記憶手段であるシリアルインターフェース部の所定のレジスタに記憶され、対応した設定となる。具体的には上記表３に示すようなモード表のような設定（Ｃ２、Ｃ３では「全」モード）に設定され、非加算（通常）駆動モードになる。ここで、Ｃ２、Ｃ３の各カメラの場合は、電源投入時以外にも、各駆動モード使用時にはシリアル通信によって各モードが選択されるようになっている。
【００５２】
なお、上記仕様や、その実現方法は一例に過ぎない。例えば、
（１）カメラＣ１でも、加算駆動を行えば、ｎ／ｎ加算モードは実現できる。
【００５３】
（２）カメラＣ２やＣ３では、例えば８群に分割したライン群のうち特定のライン群しか選択できない。任意のライン群を選択できるようにするためには、例えば１／８加算駆動のみであっても８ラインに対応した８個の独立したＴＧ（トランスファーゲート）兼用電極が必要となるので、端子Ｖ１〜Ｖ１１を全て使用する必要が生じる。これを逆に見れば、上記ＴＧ・ＩＣの仕様（バッファ６個＋タイミングパルス出力５個）でも、カメラの要求仕様に適当な制限条件を付ければ、例えば、ｍ／１６加算駆動やｍ／３２加算駆動にも充分利用することができる。
【００５４】
また、上述した電源投入時の設定については、上記のようなシリアル通信のみを採用すると、カメラの制御にシリアル通信機能が必須となり、カメラＣ１のような単純なカメラには向かない場合がある。この場合は、記憶手段としてＲＯＭ（望ましくはＰＲＯＭ特にＥＥＰＲＯＭ）を用いることが特に有効である。すなわちＴＧ・ＩＣ１２１の出荷段階で、例えばシリアルインターフェースを介して所定の、例えばカメラＣ１を前提とした設定を記憶させておけば、カメラで使用する際に通信手段は不要となる。あるいは他の目的で通信を使用する場合にも、少なくとも初期設定のための通信は不要である。
【００５５】
なお、本実施形態において、端子の割当てに関する初期設定については、電源投入時に状態が確定することが極めて重要であるから、いわゆる「記憶手段」を用いる以外にも、例えばリセット端子を設けた構成として、公知のイニシャルリセット回路を用いて動作開始時には所定の設定にできるようにしたり、特にカメラＣ１のような最も一般的なカメラに適用する場合にこのリセット端子を、例えばプルアップまたはプルダウンすることによって設定を「Ｃ１設定」に固定してしまうことができるようにすることも、極めて効果的な実施形態であるといえる。
【００５６】
なお、本発明は上述した実施形態に限定されるものではない。例えば、転送駆動方式は４相に限らない。
【００５７】
また、本実施形態のＴＧ・ＩＣは、デジタルスチルカメラに限らず、ムービーカメラを含む任意の撮像装置に適用可能である。
【００５８】
その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。
【００５９】
【発明の効果】
以上説明したように本発明によれば、汎用性が高く多様な要求仕様に必要に応じて対応でき、また単体のＩＣチップの無駄なコスト増大を生じない撮像装置用ＩＣ素子を提供することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態である撮像装置用ＩＣ素子が適用される撮像装置の概略構成を示したブロック図である。
【図２】上記実施形態の撮像装置用ＩＣ素子におけるタイミングジェネレータＩＣの内部構成を示したブロック図である。
【図３】上記実施形態の撮像装置用ＩＣ素子における内蔵３値バッファの各端子に係る信号を示した動作説明図である。
【図４】上記実施形態の撮像装置用ＩＣ素子におけるマルチプレクサの機能を説明する図である。
【図５】上記実施形態の撮像装置用ＩＣ素子における各タイミングパルスを示したタイミングチャートである。
【図６】上記実施形態の撮像装置用ＩＣ素子における各タイミングパルスを示したタイミングチャートである。
【符号の説明】
１０１…システムコントローラ
１０２…ＴＧブロック回路
１０５…ＣＣＤ
１０６…プリプロセス回路
１０７…デジタルプロセス回路
１２１…ＴＧ・ＩＣ
２０２…パルスジェネレータ（Ｐ・ＧＥＮ）
２０３…マルチプレクサ（ＭＬＰＸ）
２０４…シリアルインターフェース
２０６…内蔵３値バッファ（Ｂ１〜Ｂ６）
２０７…ＶＴＧ端子
２０８…ＶＳＲ端子
２０９…ＴＧＡ端子
２１０…駆動出力端子（Ｖ１〜Ｖ６）
２１１…駆動タイミング信号出力端子（Ｖ７〜Ｖ１１）

Claims

撮像装置において撮像素子を駆動するための手段を内蔵したＩＣ素子であって、
上記撮像素子の垂直転送路を駆動するための垂直転送路駆動タイミング信号を生成するタイミング信号生成手段と、
上記タイミング信号に基づいて上記撮像素子の垂直転送路駆動端子を駆動する駆動手段と、
上記駆動手段の駆動出力を出力する駆動出力端子と、
上記タイミング信号生成手段が生成した垂直転送路駆動タイミング信号を出力する駆動タイミング信号出力端子と、
上記タイミング信号生成手段から上記駆動手段および上記駆動タイミング信号出力端子への垂直転送路駆動タイミング信号の供給を切り換える切換手段と、
を具備したことを特徴とする撮像装置用ＩＣ素子。
上記切換手段に対する設定指令を外部回路からシリアル通信で入力するためのシリアルインターフェースを有したことを特徴とする請求項１に記載の撮像装置用ＩＣ素子。
上記切換手段に対する設定を記憶する記憶手段を有したことを特徴とする請求項１または２に記載の撮像装置用ＩＣ素子。
上記切換手段に対する設定をリセットするリセット手段を有したことを特徴とする請求項１ないし３のいずれかに記載の撮像装置用ＩＣ素子。