JP2001268453A - 撮像装置 - Google Patents

Abstract

(57)【要約】 【課題】撮影可能枚数の減少を最小限に留めつつ、多画
素で高速な連続撮像を実現する。 【解決手段】ＣＣＤ撮像素子を駆動制御するＴＧ−ＩＣ
には、ＣＣＤ撮像素子の駆動周波数（基本クロックＣＬ
Ｋ）の切り換え回路を内蔵した基本クロック供給部３０
４が設けられている。基本クロック供給部３０４は、シ
リアルインターフェース回路３０５を通じて入力される
クロック切り換え制御信号に応じて標準周波数またはそ
れよりも高周波数のクロックを基本クロックＣＬＫとし
て出力する。単写モードにおいては低速の基本クロック
ＣＬＫ（ＣＬＫ＝１０ＭＨｚ）が使用され、また連写モ
ードでは高速の基本クロックＣＬＫ（ＣＬＫ＝２０ＭＨ
ｚ）が使用される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は撮像装置に関し、特
にＣＣＤ等の撮像素子を用いて被写体像を撮像する撮像
装置に関する。

【０００２】

【従来の技術】近年、ＣＣＤ等の撮像素子により被写体
像を撮像して映像信号を得るデジタルスチルカメラ（電
子カメラ）が盛んに開発されている。このような撮像装
置においては銀塩フィルムカメラやビデオカメラが有し
ていた機能を等しく要求されることが多く、例えば高速
連写機能や電子モニタ機能（動画出力による電子ファイ
ンダ機能ＥＶＦ）を持つ機種が存在している。これらの
機能は撮像技術として捉えた場合はいずれも画像を動画
的に連続して出力することが要求される点で共通点があ
る。

【０００３】一方で、近年撮像素子の多画素化が急速に
進み、４００万画素を有したものも民生用として供給さ
れつつある。

【０００４】

【発明が解決しようとする課題】ところが、上記したよ
うな連続的な撮像を多画素のカメラで実現しようとする
と、以下に示すような不具合が生じる。

【０００５】すなわち多画素化に比例して、撮像素子か
らの１フレームの信号読み出し時間（フレーム期間）が
長くなり、フレームレートが低下するという問題であ
る。例えば撮像素子の駆動に用いられる基本クロック周
波数として１０ＭＨｚを使用した場合、１３０万画素ク
ラスでも１フレーム分の信号を読み出すのに約１３０ｍ
ｓ（７．７コマ／秒）かかり、４００万画素では４００
ｍｓ（２．５コマ／秒）となり、いわゆる動画表示レー
トは勿論、後者の場合はフィルムカメラにおける連写ス
ピード（最高５コマ／秒）も実現できないことになる。

【０００６】これに対する対策としては基本クロック周
波数を上げれば良く、使用する撮像素子の駆動可能周波
数が仮に２０ＭＨｚであったとすれば原発振器を取り替
えて基本クロックを２０ＭＨｚとすることで上記数値は
それぞれ約６５ｍｓ（１５コマ／秒）、約２００ｍｓ
（５コマ／秒）となり、少なくともいわゆる連写速とし
てはフィルムカメラ同等以上の性能が実現できる。

【０００７】しかしこの場合、撮像系の消費電力は周波
数に比例するから、これも２倍となる。撮像系の電力は
カメラの総電力の主要な部分を占めているので、これは
撮影可能枚数（撮影可能コマ数／電池容量）の大幅な減
少を意味する。なおこの時、フレームレートが上がるこ
とで連写時に同じコマ数を撮影するのに要する時間は短
くなるが、・ピーク電力が高くなることで電池から取り
出すことのできる利用可能エネルギー（電力量）が極め
て小さくなる・撮像系の機能は、撮影の瞬間だけでは無
く、ＡＦ、ＡＥ、ビューファインダ（モニタ機能）を始
めとする様々な撮影準備期間にも利用され、この時間は
主に撮影者の使い方に依存するため、結局ほぼピーク電
力の増加に比例して消費電力量が増加してしまうという
事情があり、上述のとおり撮影可能枚数の大幅な減少と
いう不具合を生じてしまうものであった。

【０００８】本発明は上述の事情に鑑みてなされたもの
であり、撮影可能枚数の減少を最小限に留めつつ、多画
素で高速な連続撮像を行うことが可能な撮像装置を提供
することを目的とする。

【０００９】

【課題を解決するための手段】上述の課題を解決するた
め、本発明は、撮像素子と、前記撮像素子を駆動する駆
動手段と、前記駆動手段の基本クロックを生成するため
の原発振回路と、前記原発振回路の原発振信号出力に基
づいて前記基本クロックを生成してこれを前記駆動手段
に供給するクロック供給手段とを有した撮像装置であっ
て、前記クロック供給手段が前記駆動手段に供給する基
本クロックの周波数を当該撮像装置の動作状況に応じて
可変設定するクロック周波数設定手段を具備することを
特徴とする。

【００１０】この撮像装置においては、基本クロックを
変更するクロック周波数設定手段を設け、必要に応じて
また他のメカ等のピーク電力発生が無い時のみ駆動周波
数（基本クロック）を上ることができる。これによって
カメラ全体としての消費電力量およびピーク電力の増加
を最小限に留めることができ、撮影可能枚数の減少を最
小限に留めつつ、多画素で高速な連続撮像等を行うこと
が可能となる。

【００１１】この場合、前記基本クロックの周波数につ
いては、当該撮像装置の第１の動作状況である単撮像モ
ードにおいては第１のクロック周波数に、第２の動作状
況である連続撮像モードにおいては前記第１のクロック
周波数よりも高い第２のクロック周波数に、それぞれ設
定することが好ましい。これにより、単撮像モードにお
ける電力消費量の増大を招くことなく、高速な連続撮像
を実現できる。ここで連続撮像は、撮像画像を動画的に
連続（間欠的連続を含む）して出力することを意味し、
いわゆる連写モードのみならず、電子モニタなどの機能
も含むものである。

【００１２】また、一般に光学的シャッタ手段の駆動に
は多くの電力を要するため、高速クロックが用いられる
連続撮像モードにおいては、光学的シャッタ手段の駆動
を禁止することが好ましい。これにより高速クロック使
用時においても、ピーク電力量の増加を抑えることが可
能となる。

【００１３】また、基本クロックを変更する場合には、
その変更の際にひげ状の疑似パルスがノイズとして基本
クロックに乗る場合があり、これによって誤動作が生じ
る危険がある。これを防止するため、基本クロックの周
波数の変更に際して基本クロックにひげ状の疑似パルス
が生じないようにする、疑似パルス防止手段をさらに設
けることが望ましい。疑似パルス防止手段としては、周
波数の変更前と変更後で基本クロックの位相が同相とな
るタイミングに限って基本クロックの周波数の変更を許
可する構成のものや、基本クロックの状態変化時点より
も所定時間遅らせたタイミングに限って基本クロック周
波数の変更を許可する構成のものを利用することができ
る。

【００１４】さらに、基本クロックの周波数の変更はた
とえば垂直ブランキング期間に行うなど垂直同期信号に
同期して行うように構成することが好ましい。これによ
り、フレーム期間毎の時間管理を容易にすることが可能
となると共に、１フレーム画像の撮像・読み出しの途中
で動作速度が切り替わることによる各種不具合の発生を
防止することが可能となる。

【００１５】

【発明の実施の形態】以下、図面を参照して本発明の実
施形態を説明する。図１には、本発明の一実施形態に係
わる撮像装置の構成が示されている。ここでは、デジタ
ルカメラとして実現した場合を例示して説明することに
する。

【００１６】図中１０１は各種レンズからなるレンズ
系、１０２はレンズ系１０１を駆動するためのレンズ駆
動機構、１０３はレンズ系１０１の絞りを制御するため
の露出制御機構、１０４はメカシャッタ、１０５は色フ
ィルタを内蔵したＣＣＤカラー撮像素子、１０６は撮像
素子１０５を駆動するためのＣＣＤ駆動回路であるＴＧ
ブロック（タイミングジェネレータＴＧ、およびＳＧを
含む）、１０７はＣＣＤ出力信号の事前処理回路である
プリプロセス回路（サンプルホールド回路であるＣＤ
Ｓ、クランプ回路、Ａ／Ｄコンバータ等を含む）、１０
８は色信号生成処理，マトリックス変換処理，その他各
種のデジタル処理を行うためのデジタルプロセス回路、
１０９はカードインターフェース、１１０はメモリカー
ド、１１１はＬＣＤ画像表示系を示している。

【００１７】ＣＣＤ撮像素子１０５としては、例えばプ
ログレッシブスキャン（順次走査）型で縦型オーバーフ
ロードレイン（ＶＯＦＤ）構造のものなどが用いられ
る。このＣＣＤ撮像素子１０５の駆動タイミングは前述
したようにＴＧブロック１０６によって制御される。こ
の場合、ＴＧブロック１０６によるＣＣＤ撮像素子１０
５の駆動周波数は可変設定可能に構成されており、デジ
タルカメラの動作状況に応じて撮像時におけるＣＣＤ撮
像素子１０５の駆動周波数を切り換えることができる。
駆動周波数の切り換えは、ＴＧブロック１０６の基本ク
ロック周波数を変更することによって行われる。

【００１８】また、図中の１１２は各部を統括的に制御
するためのシステムコントローラ（ＣＰＵ）、１１３は
各種操作ボタンからなる操作スイッチ系、１１４は操作
状態及びモード状態等を表示するための操作表示系、１
１５はレンズ駆動機構１０２を制御するためのレンズド
ライバ、１１６は発光手段としてのストロボ、１１７は
ストロボ１１６を制御するための露出制御ドライバ、１
１８は各種設定情報等を記憶するための不揮発性メモリ
（ＥＥＰＲＯＭ）を示している。

【００１９】本実施形態のデジタルカメラにおいては、
システムコントローラ１１２が全ての制御を統括的に行
っており、特にＴＧブロック１０６を用いてＣＣＤ撮像
素子１０５の駆動を制御することによって露光（電荷蓄
積）及び信号の読み出しを行い、それをプリプロセス回
路１０７を介してデジタルプロセス回路１０８のバッフ
ァメモリに取込んで、各種信号処理を施した後にカード
インターフェース１０９を介してメモリカード１１０に
記録するようになっている。

【００２０】本実施形態のデジタルカメラに於いては、
上述の基本クロック周波数の可変設定部分を除けば、通
常のデジタルカメラと同様の動作および制御が行われる
ものであって、そのような公知の部分については説明を
省略する。

【００２１】システムコントローラ１１２には、本実施
形態の特徴とする基本クロック周波数の可変設定を制御
するための機能として、基本クロック切換指示部２０１
が設けられている。この基本クロック切換指示部２０１
は、ＴＧブロック１０６に対して基本クロック周波数の
切り換えを指示するためのものであり、デジタルカメラ
の動作状況を判断し、必要に応じてまた他のメカ等のピ
ーク電力発生が無い時のみ駆動周波数が高くなるように
基本クロック周波数の切り換え指示信号をＴＧブロック
１０６に送信する。たとえば、単撮像モードにおいては
標準の基本クロック周波数を使用し、連写やＥＶＦなど
のように撮像信号の高速読み出しが必要な連続撮像モー
ドにおいては、標準の基本クロック周波数よりも高周波
数の高速基本クロックを使用するように切り換え制御が
行われる。

【００２２】（ＴＧ−ＩＣの内部構造）次に、図２を参
照して、ＴＧブロック１０６内にＩＣとして設けられて
いるタイミングジェネレータＴＧの構成について説明す
る。

【００２３】タイミングジェネレータＴＧは、ＣＣＤ撮
像素子１０５の駆動を主機能として行なうＩＣ素子（以
下、ＴＧ−ＩＣと称する）である。ＩＣ素子とはいわゆ
るＩＣ（集積回路）部品であり、１パッケージに収めら
れた、部品としての最小単位を構成するものであること
を意味している。１チップであるかマルチチップである
か、またモノリシックであるかハイブリッドであるか、
などの具体的実現手段は任意であるが、本実施形態では
一般的な１チップモノリシックＩＣを用いている。

【００２４】ＴＧ−ＩＣは、図示のように、ＣＣＤドラ
イバ部３０１、周辺回路ドライバ部３０２、原発振回路
３０３、基本クロック供給部３０４、およびシリアルイ
ンターフェース回路３０５から構成されている。

【００２５】ＣＣＤドライバ部３０１はＣＣＤ撮像素子
１０５の駆動に必要な各種駆動信号の生成および出力を
行うためのものであり、垂直転送路駆動信号Ｖ１〜Ｖ
４、水平転送路駆動信号Ｈ１、Ｈ２、リセットゲートパ
ルスＲＧ、シャッタパルスＳＵＢなどをＣＣＤ撮像素子
１０５に供給する。ここで、Ｖ１〜Ｖ４、Ｈ１、Ｈ２は
ＣＣＤ撮像素子１０５の垂直転送路駆動端子φＶ１〜φ
Ｖ４および水平転送路駆動端子φＨ１、φＨ２に、ＲＳ
ＴはＣＣＤ撮像素子１０５の出力アンプＦＤＡのリセッ
トパルス入力端子ＲＳＴに、ＳＵＢは外部バッファおよ
び重畳回路を介して、ＣＣＤ撮像素子１０５の基板バイ
アス電圧端子ＶＳＵＢにそれぞれ印加される。

【００２６】なお、φＶ１は光電変換部から垂直転送路
への電荷移送を制御するトランスファーゲートの制御端
子としても兼用されており、ＣＣＤドライバ部３０１の
信号Ｖ１の出力回路部は、これに対応して電荷移送のた
めの高電圧パルスである電荷移送パルスＴＰを出力可能
なように３値バッファを有している。

【００２７】周辺回路ドライバ部３０２は、前述のプリ
プロセス回路（サンプルホールド回路であるＣＤＳ、ク
ランプ回路、Ａ／Ｄコンパータ）１０７への供給パルス
（サンプルホールドパルスＳＨ１、ＳＨ２、クランプパ
ルスＣＰ、Ａ／ＤクロックパルスＡＤＣ）、および水
平、垂直の各同期信号パルスＨＤ、ＶＤのタイミング生
成回路および出力回路である。

【００２８】原発振回路３０３は図示のように水晶など
の振動子を外付けすることで原発振クロックを生成す
る。基本クロック供給部３０４は、原発振クロックを元
に基本クロックＣＬＫを生成し、それを動作基準クロッ
クとしてＣＣＤドライバ部３０１および周辺回路ドライ
バ部３０２に供給する。また、基本クロックＣＬＫは、
ＣＣＤ撮像素子１０５およびＴＧブロック１０６に対し
てのみならず、それらＣＣＤ撮像素子１０５およびＴＧ
ブロック１０６と共に撮像部を構成する回路である、外
部のプリプロセス回路（サンプルホールド回路であるＣ
ＤＳ、クランプ回路、Ａ／Ｄコンパータ）１０７および
デジタルプロセス回路１０８のバッファメモリにも供給
される。この基本クロック供給部３０４には、基本クロ
ックＣＬＫの周波数を可変設定するためのクロック周波
数切り換え回路が内蔵されており、シリアルインターフ
ェース回路３０５からのクロック切り換え制御信号に応
じて標準周波数またはそれよりも高周波数のクロックを
基本クロックＣＬＫとして出力する。

【００２９】シリアルインターフェース回路３０５は外
部とのシリアル通信によりＴＧ−ＩＣ内部の制御状態を
切換える制御部であり、システムコントローラ１１２か
らの動作指示信号を受信し、それに応じて上述のクロッ
ク切り換え制御信号を初めとする各種動作制御信号を発
生する。

【００３０】本実施形態においては、撮像部におけるタ
イミング制御は、システムコントローラ１１２を介して
行われる順次制御（手動操作やタイマによるなどの随時
割り込み制御を含む）を別にすれば、基本クロックＣＬ
Ｋをカウントすることで行われる。そのカウントの動作
繰り返し（リセット）の基準が前述の水平、垂直同期信
号パルスＨＤ、ＶＤである。すなわち、撮像部における
タイミング制御（駆動パルスの生成）は、ＶＤ、ＨＤを
基準とした基本クロックＣＬＫのカウントによって行わ
れることになる。

【００３１】上記ＴＧ−ＩＣにおける各タイミング生成
はこのようにして行われ、これ自体は公知の技術であ
り、説明は省略する。

【００３２】実際の撮像では様々な動作モードにおける
様々なタイミングパルスを必要とするため、このような
多種多様なタイミングパルスをシステムコントローラ１
１２が指定する動作モードに合わせて供給するための、
カウンタ群からなる別ＩＣを用いることが多い（ＴＧと
一体化することも可能だが、回路規模の問題や各種タイ
ミングパルスを生成するカウンタがノイズ源となるため
これを分離する意味がある）。本実施形態でもそのよう
に構成してあり、これがＳＧ−ＩＣである。なお、この
ような構成自体も一般的なものである。

【００３３】Ａ／Ｄ変換出力をバッファメモリに書き込
むタイミング制御も、上記ＶＤ、ＨＤを基準とした基本
クロックＣＬＫのカウントにアドレスカウンタを対応さ
せることによって行われるから、この部分までが上記基
本クロックＣＬＫによって制御されていることになる。

【００３４】なお、一旦バッファメモリに撮像データが
書き込まれた後の処理は、任意のタイミングで処理する
ことが可能である（例えば連写等を行なう場合も、連写
コマ数に対応したバッファ容量を確保しておけば、書込
みは連写速に併せて高速に行なう必要があるが、以後の
処理はゆっくり行なうことが可能である）から、従来技
術と同様に処理するものとし、説明は省略する。

【００３５】（基本クロック供給部）次に、図３
（Ａ）、（Ｂ）を参照して、基本クロック供給部３０４
の具体的な回路構成について説明する。

【００３６】図３（Ａ）は基本クロック供給部３０４の
第１の例であり、１／２分周器３１１、マルチプレクサ
（ＭＵＸ）３１２、およびＤフリップフロップ３１３か
ら構成されている。基本クロック供給部３０４は、原発
振クロックそのままであるクロックＣＬＨと、これを分
周器３１１で２分周したクロックＣＬＬとをマルチプレ
クサ（ＭＵＸ）３１２で切換えて、基本クロックＣＬＫ
としてＣＣＤドライバ部３０１および周辺回路ドライバ
部３０２と、外部に供給する。前述のクロック切り換え
制御信号はＤフリップフロップ３１３を介してマルチプ
レクサ（ＭＵＸ）３１２に送られ、マルチプレクサ（Ｍ
ＵＸ）３１２はそのクロック切り換え制御信号に基づい
てＣＬＨとＣＬＬの切り換えを行う。

【００３７】クロックＣＬＨ＝２０ＭＨｚ（第２のクロ
ック周波数＝高速クロック）、２分周クロックＣＬＬ＝
１０ＭＨｚ（第１のクロック周波数＝標準クロック）と
する。

【００３８】なお、Ｄフリップフロップ３１３は、クロ
ック切り換えの際に出力基本クロックＣＬＫにひげ状の
パルスがノイズとして乗ることを防止するためのひげ防
止回路としても機能する。これについては、図４で詳述
する。

【００３９】図３（Ｂ）はひげ防止回路の構成を変えた
ものであり、Ｄフリップフロップ３１３とパルスストレ
ッチャ回路３１４とによってひげ防止回路が実現されて
いる。これについても、図４で詳述することにする。

【００４０】（ＣＣＤの露光時間制御）本実施形態で用
いられるＣＣＤ撮像素子１０５の画素数は例えば４００
万画素である。ＣＣＤ撮像素子１０５は前述したように
順次読み出し（プログレッシブまたはノンインターレー
ス）型の縦形オーバーフロードレイン構造であるから、
上記電荷排出パルスＳＵＢ（電子シャッタ機能）を用い
ることで、メカシャッタ１０４を用いることなく露光時
間制御ができる（純電子シャッタ機能）。

【００４１】ただし、その場合スミアの発生による画質
劣化があるため、これを防止するために通常はメカシャ
ッタ１０４を併用するように構成されている。この場合
の露光制御は具体的には、「露光終了」である電荷移送
パルスＴＰ出力後メカシャッタ１０４が開いている期間
は垂直転送路の駆動は禁止されており、メカシャッタ１
０４による遮光完了後に直ちにＶ１〜Ｖ４を駆動して画
像信号を読み出す。これを「通常露光」と称し、メカシ
ャッタを併用しない露光制御を「純電子シャッタ露光」
と称する。

【００４２】メカシャッタ１０４はいわゆる常時開型が
使用されており、非駆動状態では開（透光状態）とな
り、通電駆動により閉（遮光状態）に転じて通電が断た
れるまでこれを保持する。

【００４３】（撮像制御）本実施形態では、単写モード
（第１の動作状況）においては、基本クロックＣＬＫに
ＣＬＬを使用し、且つメカシャッタ１０４を併用する
「通常露光」を用いる。

【００４４】連写モード（第２の動作状況）では、基本
クロックにＣＬＨを使用し、「純電子シャッタ露光」を
用いる。この場合スミアは若干増加するが、これを許容
する。基本クロック周波数が大きくなり、カメラのピー
ク電力が大きくなるが、同じ大電流負荷であるメカシャ
ッタ１０４を使用しないことで、トータルでのピーク電
力は増加しない（撮像系増加電力≦メカシャッタ電力の
場合）か、増加が抑えられる（撮像系増加電力＞メカシ
ャッタ電力の場合）。

【００４５】もともとメカシャッタ１０４を高速連写に
追従させるのはそれ自体高度な技術であるため、特に連
写時のみの若干の画質劣化を許容することで、メカシャ
ッタ１０４に対する仕様要求が下げられ、安価に高速連
写機能が提供できるという効果も付随する。

【００４６】（ひげ問題とその防止回路について）次
に、図４のタイミングチャートを参照して、クロック切
り換えの際に生じるひげ問題とその防止回路について説
明する。

【００４７】システムコントローラ１１２からシリアル
転送されるクロック切り換え指示によってクロック切り
換え制御信号が出力された時点で無条件でクロックを切
換えると、問題が生じる場合がある。具体的にはＣＬＨ
→ＣＬＬの切り換え制御信号が、基本クロックＣＬＫの
カウントの瞬間に出た場合であり、例えば：後段の回路
内のカウンタが基本クロックＣＬＫの立ち下がり同期で
カウント動作するものとして、この立ち下がりの瞬間に
切り換え制御信号が出たとする。この時ＣＬＫすなわち
ＣＬＨの立ち下がりでＣＬＬも立ち下がる（同位相）タ
イミングでは問題無いが、そのＣＬＫすなわちＣＬＨの
立ち下がりでＣＬＬが立ち上がる（逆位相）タイミング
の場合、立ち下がりかけたクロックが切換指令が出た瞬
間に立ち上がりに転じ、図示のような、いわゆるひげ状
のパルスとなる。後段のタイミング生成回路は基本的に
はカウンタ回路でありラッチによる整形作用を有するか
らひげ状の入力パルスであっても単独では問題は無い。
しかしながらこの種のタイミング生成回路は通常複数の
カウンタ回路から構成されているから、ひげ状のパルス
が入力された場合に回路の入力スレッシュホールドレベ
ルのばらつきによりそのひげをクロックとしてカウント
するものとカウントしないものとが生じ得る。

【００４８】このようなカウントの有無が生じると、そ
れぞれのカウント数の相対関係が本来の設計値と異なっ
てしまい、結果として誤動作を招く原因となる。

【００４９】この問題の対策として、本実施形態では、
以下の（１）（２）の何れかのひげ防止回路がＴＧ−Ｉ
Ｃの内部回路として設けてある： （１）２つのクロックＣＬＨ，ＣＬＬの状態を比較し位
相が揃っていない時は切換を禁止するタイミング制限回
路の具体例（図３（Ａ））：分周後のパルスであるＣＬ
Ｌの立ち下がり同期で動作するＤフリップフロップ３１
３のデータ入力（Ｄ）にクロック切り換え制御信号を入
力し、その出力（Ｑ）でマルチプレクサ３１２を制御す
る。切換が反映されるタイミングはＣＬＬの立ち下がり
に限定されるからＣＬＨとＣＬＬの位相は揃っている。
換言すれば切換の前後で基本クロックＣＬＫの位相は保
たれており、従ってひげは発生しない。

【００５０】（２）クロックの立ち下がりから所定期間
は切換を禁止するタイミング制限回路の具体例（図３
（Ｂ））：マルチプレクサ３１２の出力（すなわち基本
クロックＣＬＫ）に時定数回路により構成した正極性
（非対称）のパルスストレッチャ回路３１４を接続する
と共に、そのパルスストレッチャ回路３１４によって立
ち上がりから立ち下がりまでの期間が延ばされた出力パ
ルスの立ち下がり同期で動作するＤフリップフロップ３
１３のデータ入力（Ｄ）にクロック切り換え制御信号を
入力し、その出力（Ｑ）でマルチプレクサ３１２を制御
する。

【００５１】切換が反映されるタイミングは基本クロッ
クＣＬＫの立ち下がりよりも一定時間後に限定されるか
ら、この時間を例えばＣＬＨの周期の例えば１／４程度
に設定しておけば、切換の時点ではＣＬＨ、ＣＬＬ共に
状態がＨまたはＬレベルのいずれかに確定しているか
ら、出力信号であるＣＬＫが反転する場合はあるもの
の、パルス幅は最小でも上記一定時間（＝ＣＬＨの周期
の例えば１／４程度）は確保される。すなわち上記ひげ
を生じる事はない。

【００５２】（垂直同期信号に同期した切換について）
基本クロックＣＬＫの切り換えであるから、原理的には
上記ひげ問題を別にすれば任意のタイミングで、例えば
１フレーム画像の読み出し期間の中間においても切り換
えは可能である。何故なら、この実施形態では撮像制御
全般を全てこの共通の基本クロックＣＬＫで駆動してい
るので、たとえ周波数が変わってもカウントの相対関係
は変わらないから、撮像の基本機能に関してのみ着目す
れば時間管理を相対的に行なえば良いので問題は無い。

【００５３】しかしながら実用上は、例えば露光時間の
管理や、使用者による撮影トリガ操作からの遅れ時間管
理など、撮像系に関連する多くの絶対時間管理におい
て、フレーム単位のカウントすなわち垂直同期信号ＶＤ
のカウントを使用する場面も多い。もちろん、絶対時間
管理を行なうためには基本クロック周波数の切換情報を
用いてシステムコントローラ１１２が換算時間を補正す
ることは必須条件となるが、もしも基本クロックＣＬＫ
の切り換えを任意のタイミングで行なえば、少なくとも
その切り換えたフレームに関しては絶対時間換算が困難
になってしまうから、切換時点をまたいだＶＤカウント
による時間管理が困難になるという問題が起こり得た。

【００５４】この問題を解決するために、本実施形態で
は、基本クロックＣＬＫの切り換えは垂直同期信号に同
期して、垂直ブランキング期間の開始時点で行なうよう
に構成してある。このような構成により、切換前後の周
波数の違いを考慮して処理すれば、切り換え時点をまた
いでもＶＤカウントによる時間管理が容易にできる。ま
た、このＶＤカウントによる時間管理に限らず、一般に
撮像制御はＶＤを基準に行われる場合が極めて多いか
ら、制御の統合という観点からも極めて合理的である。

【００５５】（シリアル転送も含めたＴＧ−ＩＣでの制
御）システムコントローラ１１２から任意のタイミング
で切換指令がシリアル通信によって出されると、その通
信完了（指令確定）時点以後最初のＶＤの立ち下がりポ
イントすなわちＶブランキング期間開始時点で切換が行
われる。そのための構成例としては、図５に示すよう
に、ひげ防止回路を構成する図３（Ａ）または（Ｂ）の
Ｄフリップフロップ３１３の前段に、ＶＤの立ち下がり
同期で動作するＤフリップフロップ３１５を設け、その
データ入力（Ｄ）にシリアルインターフェース回路３０
５から出力されるクロック切り換え換制御信号を入力し
たものが挙げられる。この際、ひげ防止回路の働きでタ
イミングが限定されているから実際の切換タイミングに
はそれによる遅延が生じるが、特に問題は無い。

【００５６】この場合のＶＤに関しての構成例は以下の
２通りが考えられる。

【００５７】（１）ＴＧ−ＩＣ自身が生成したＶＤを使
用する。

【００５８】（２）外部回路、例えば外部ＩＣであるＳ
Ｇ−ＩＣが作成したＶＤを使用する。すなわち特殊な撮
像制御を行なう場合を考慮して、ＶＤ、ＨＤの各同期信
号を外部回路で作成する場合がある。このような場合に
対応するために、基本クロックＣＬＫの切り換え制御に
用いるＶＤも外部から入力可能なように、ＴＧ−ＩＣに
外部入力端子を設け、基本クロック切換制御をこの外部
入力同期に構成する（図２では点線で示した）。

【００５９】なお、このような構成の場合は、必要に応
じてＶＤに限らず任意の入力パルスに同期させることも
可能であり、さらにＴＧ−ＩＣとしての応用性を増すと
いう効果があることは言うまでも無い。

【００６０】（カメラの制御例）次に、図６を参照し
て、本実施形態における撮像動作について説明する。図
６（Ａ）は単写モードを示し、図６（Ｂ）は連写モード
を示している。

【００６１】本例では、Ｈ１、Ｈ２による通常の水平転
送を継続的に行なっているものとする。また、説明を単
純にするために、基本クロックＣＬＫがＣＬＨの場合の
１フレーム期間＝２００ｍｓよりもかなり短い露光時間
（例えば１００ｍｓ程度以下）の場合を想定している。

【００６２】＜単写モード＞（公知の操作入力手段で単
写が選択されている場合：基本クロックＣＬＫは無条件
で常にＣＬＬが選択されている） （１）撮影トリガ（撮影開始指令）が入力されると、そ
の後の最初のＶＤに同期して撮像動作が開始される。Ｖ
１〜Ｖ４によって公知の高速電荷排出駆動を開始すると
同時に毎回のＨブランキング期間に高電圧のＳＵＢパル
スを出力し、転送路と電荷蓄積部それぞれの不要電荷を
排出する。

【００６３】（２）必要露光時間から逆算された露光開
始時点になるとＳＵＢの出力を停止し光電荷蓄積（露
光）を開始する。

【００６４】（３）次のＶＤにてまずＶ１〜Ｖ４の駆動
を停止した後に電荷移送パルスＴＰを出力して光電荷を
垂直転送路に移送することにより露光を終了する。直ち
にメカシャッタ１０４の通電駆動を開始する。

【００６５】（４）メカシャッタ１０４が閉じたら、次
のＶＤから始まる１フレーム期間にＶ１〜Ｖ４によって
通常の垂直転送を行なうことで光電荷（１フレーム分の
撮影画像信号）を読み出す。同時にバッファメモリに書
込みが行われる。

【００６６】（５）１フレームの読み出し終了後にシャ
ッタ通電を断ち撮像シーケンス終了とする。

【００６７】＜連写モード＞（公知の操作入力手段で連
写が選択されている場合：撮影トリガが無い待機状態で
は、基本クロックはＣＬＬが選択されている。またメカ
シャッタは一切使用しない） （１）撮影トリガ（撮影開始指令）が入力されると、直
ちに基本クロックをＣＬＨに切換えるシリアル通信指令
をシステムコントローラ１１２から送信し、その後の最
初のＶＤに同期してクロックがＣＬＨに切り換わってか
ら撮像動作を開始する。まず、Ｖ１〜Ｖ４によって公知
の高速電荷排出駆動を開始すると同時に毎回のＨブラン
キング期間にＳＵＢパルスを出力し、転送路と電荷蓄積
部それぞれの不要電荷を排出する。

【００６８】（２）必要露光時間から逆算された露光開
始時点になるとＳＵＢの出力を停止し光電荷蓄積（露
光）を開始する。同時にＶ１〜Ｖ４による垂直転送を通
常駆動に切り換える。

【００６９】（３）次のＶＤにてまず電荷移送パルスＴ
Ｐを出力して光電荷を垂直転送路に移送することにより
露光を終了する。同時に毎回のＨブランキング期間のＳ
ＵＢパルス出力も開始する。この際Ｖ１〜Ｖ４による通
常の垂直転送をそのまま継続させることで光電荷（１フ
レーム分の撮影画像信号）の読み出し（同時にバッファ
メモリへの書込み）が行われる。

【００７０】（４）システムコントローラ１１２は撮影
終了指令の有無をチェックし、終了指令が無い場合は
（２）に戻り（２）〜（４）の制御を繰り返し実行させ
る。

【００７１】（５）撮影終了指令が有った場合は、シス
テムコントローラ１１２は、次のＶＤ以前（すなわち最
終画像の１フレームの読みだし完了以前）に基本クロッ
クをＣＬＬに切換えるシリアル通信指令を出す。これに
より読み出し完了直後のＶＤに同期してクロックが切換
わる。読み出し完了をもって撮像シーケンス終了とす
る。

【００７２】なお、単写の場合も連写の場合も上記撮像
シーケンスが終了したら、バッファメモリに記録された
画像信号を読み出し、公知のディジタルプロセス処理及
び圧縮等も含めた画像記録処理を施して、メモリカード
に所定フォーマットで記録して所定の待機状態に移行し
て、次の撮影トリガを待つものである。

【００７３】このような制御により、連写時は基本クロ
ックがＣＬＨのためフレームレートが２００ｍｓであ
り、このフレームレートで毎フレームの撮像画像が得ら
れるから、５コマ／秒の連写が実現されている。そして
カメラ動作のほとんどの期間は基本クロックがＣＬＬで
あるから電力が抑えられている。連写のときのみは基本
クロックがＣＬＨとなり駆動電力が増加するが、 ・単写の場合の電力のピークが発生する「シャッタ通電
＋ＣＣＤの読み出し駆動（ＣＬＫ＝ＣＬＬ）」に対応す
る期間にシャッタ駆動が無く、「ＣＣＤの読み出し駆動
（ＣＬＫ＝ＣＬＨ）」のみとなるから、カメラとしての
総合電力増加は生じないか、または生じても僅かであ
る。

【００７４】・僅かに生じた場合も、エネルギー消費増
加＝電力量増加は必要な連写期間だけに限られ、全体と
しての影響はさらに小さい。

【００７５】よって、撮影可能枚数の減少を極めて小さ
くすることができる。

【００７６】（カメラ制御の変形例） ＜メカシャッタに関して＞上記制御例では連写時はメカ
シャッタ１０４を不使用としているが、単写と同様のメ
カシャッタを使用した露光を繰り返し実行しても良い。

【００７７】この時、スミア防止の効果を最大限に得る
ためには１つの画像読み出しが完了するまではシャッタ
による遮光を続ける必要が生じるから、この制約から最
高連写速は上記制御例よりも低下するが、従来の低速ク
ロックのみを使用した同様の撮像制御に比すれば、フレ
ームレートの向上に対応して高速化が達成される。

【００７８】そしてこの場合は上記制御例とは異なりピ
ーク電力の増加は避けられないから、従来に比して電池
から引出せる有効エネルギーは低下するが、それでも ・エネルギー消費増加＝電力量増加は必要な連写期間だ
けに限られるから、全体として見れば極めて小さい ・少なくとも連写機能を使用しない場合は電力の増加が
無いから、使用者の意志（選択）で連写を使用しないよ
うにすれば、消費電力を増加させないようにすることが
できる ものである。

【００７９】特に「連写機能を使用しない場合は電力の
増加が無い」点に着目して、次のような制御形態は極め
て有効である。

【００８０】・電池の残量が少なくなった場合にはこれ
を検出して連写機能を禁止するように構成したもの このように構成すれば、電池の残量が少なくなった場合
にはピーク電力が増加しないから、電池から引出せる有
効エネルギーは低下しない。従って、電池が少なくなっ
たときには連写が出来ないという制限条件は付くもの
の、撮影可能枚数の減少を極めて小さくすることができ
る。

【００８１】すなわちシャッタに関する条件を不問にし
た場合も、基本クロックの切換によって、高速の連続撮
影を実現しつつ撮影可能枚数の減少を防止（低減）する
という本発明の効果は限られる。

【００８２】＜連写以外の連続撮像モードに関して＞本
発明の第２の動作状況である連続撮像モードとはいわゆ
る連写には限られず、撮像系から連続的に画像を読み出
す用途には同様に適用可能である。

【００８３】一例を挙げれば、動画記録用あるいはファ
インダ用としての画像出力がある。例えば本実施形態で
は４００万画素ＣＣＤを例示したが、これに換えて１３
０万画素ＣＣＤを用いてもＣＬＫ＝ＣＬＬ（１０ＭＨｚ
駆動）では毎秒７，７コマに留まり、動画用としては動
解像度が明らかに不足する。これをＣＬＫ＝ＣＬＨ（２
０ＭＨｚ駆動）に切換えれば毎秒１５コマが実現でき
る。これは充分とまでは言えなくとも、家庭用８ミリシ
ネカメラが毎秒１８コマ撮像（映写時は複数回光照射で
フレームレートを増やす）であったことに鑑みれば実用
可能な撮像動解像度であるといえる。

【００８４】この際、従来公知のライン加算（または間
引き）駆動や部分領域読み出し駆動等の特殊駆動による
フレームレート向上技術（引き換えに空間解像度は低下
したり、読み出し領域が限定されたりする）を併用し
て、例えば１／４ライン間引き駆動による４倍のレート
向上効果と併せれば、充分な動解像度である毎秒６０コ
マ撮像が実現できる。このような利用法は、空間解像度
の低下等が比較的問題にならない、カメラ内蔵型小型ビ
ューファインダへの出画や、ＡＥ（自動露出）、ＡＦ
（自動合焦）、ＡＷＢ（自動白バランス）等の自動制御
機能に利用する場合には特に適しているものである。

【００８５】もとより撮像系の対応可能周波数が高けれ
ば、このような特殊駆動を用いることなく、例えば本実
施形態におけるＣＬＨの周波数として６０ＭＨｚを採用
すれば（ＣＬＬは６分周により１０ＭＨｚのままとし
て）、充分な動解像度である毎秒６０コマ撮像を実現す
ることができることは言うまでも無い。

【００８６】なお、本発明は上述した実施形態に限定さ
れるものではない。

【００８７】上記実施形態では、基本クロックＣＬＫを
ＴＧのＣＣＤドライバ部のみではなく周辺回路ドライバ
部および外部のＳＧ−ＩＣにも供給し、この周波数を切
換えることで、全ての撮像回路（ＣＣＤ撮像素子−プリ
プロセス−バッファメモリ書込みまで）における全ての
制御クロックを連動させたが、これは必須ではない。す
なわち上記回路の内でも、特に撮像素子の駆動（より限
定的には水平、垂直の両転送路の駆動）が消費電力への
寄与が大きいものであるから、最低限撮像素子の駆動手
段に関する基本クロックに関してのみ上記周波数の切換
を行なえば効果を発揮することができる。

【００８８】この意味では、上記実施形態おけるＣＣＤ
ドライバ部（より限定的には水平、垂直の両転送路の駆
動部）に供給するクロックのみが本発明の基本クロック
であり、他の部分へはこれを流用しているということが
できるものであるから、この部分を分離してＣＣＤドラ
イバ部に供給するクロックのみの周波数を切換えるよう
な構成でも良い。とはいえ、構成上他の問題が無い場合
は、上記実施形態のように全クロックを共通化したもの
が、制御の単純化の点およびより大きな電力切換効果
（省電力効果）という点から、最も効果の大きい望まし
い構成である。

【００８９】これとは別に、上記ではクロック切換指令
を出した後に次のＶＤを待つ構成にしたが、この時点で
ＴＧやＳＧのカウント動作にリセットをかけて、新たな
ＶＤを発生させるいわゆるＶＤリセット方式を採用して
も良い。すなわち、ＴＧやＳＧのカウント動作がＶＤか
ら始まるように構成しておき、前記した時点でリセット
をかければ良い。このように構成することで、いわゆる
レリーズタイムラグを小さくすることが可能となる。

【００９０】また基本クロック周波数の値、切換の方
法、段数（上記実施形態ではＣＬＨとＣＬＬの２段であ
った）は任意に設定し得る。またメカシャッタは任意の
光学的シャッタ（例えば液晶シャッタ等）に置換え可能
である。なお例えば液晶シャッタにも、メカシャッタと
同様に駆動時は大電力を消費するものがある。またディ
ジタルスチルカメラに限らず、ムービーカメラを含む任
意の撮像装置に適用可能である。その他、本発明の要旨
を逸脱しない範囲で、種々変形して実施することができ
る。

【００９１】

【発明の効果】以上説明したように、本発明によれば、
消費電力の増大を必要な場合だけに限ることで、カメラ
全体としての消費電力量およびピーク電力の増加を最小
限に留めることができ、撮影可能枚数の減少を最小限に
留めた多画素で高速な連続撮像が可能な撮像装置を得る
ことができる。また、基本クロックの切り換えの際に付
随的に生じ得る不具合を未然に防止することができ、誤
動作のない撮像動作を実現できる。

【図面の簡単な説明】

【図１】本発明の一実施形態に係わる撮像装置の構成を
示すブロック図。

【図２】同実施形態の撮像装置においてＣＣＤ駆動回路
として用いられるＴＧ−ＩＣの内部構成を示す図。

【図３】同実施形態におけるＴＧ−ＩＣ内の基本クロッ
ク供給部の構成を示す回路図。

【図４】同実施形態における基本クロック切り換え動作
とひげパルスの関係を示すタイミングチャート。

【図５】同実施形態において垂直同期信号に同期して基
本クロックを切り換えるために設けられる回路構成の一
例を示す図。

【図６】同実施形態における単写モードおよび連写モー
ド時の撮像動作を示すそれぞれ示すタイミングチャー
ト。

【符号の説明】

１０１…撮像レンズ １０２…レンズ駆動機構 １０３…露出制御機構 １０４…メカシャッタ １０５…ＣＣＤカラー撮像素子 １０６…ＴＧブロック １０７…プリプロセス回路 １０８…デジタルプロセス回路 １１２…システムコントローラ ２０１…基本クロック切り換え指示部 ３０１…ＣＣＤドライバ部 ３０２…周辺回路ドライバ部 ３０３…原発振回路 ３０４…基本クロック供給部 ３０５…シリアルインターフェース回路 ３１１…分周器 ３１２…マルチプレクサ ３１３，３１５…Ｄフリップフロップ ３１４…パルスストレッチ回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉田 英明 東京都渋谷区幡ヶ谷２丁目43番２号 オリ ンパス光学工業株式会社内 Ｆターム(参考） 5C022 AA13 AB12 AB15 AB17 AB64 AB67 AC42 AC52 AC69 AC73 AC74 AC80 5C024 BX01 CX54 CX55 CX56 CY16 CY42 DX04 EX31 GY01 GZ02 HX37 HX50 HX58 JX11

Claims (8)

【特許請求の範囲】
1. 【請求項１】 撮像素子と、前記撮像素子を駆動する駆
   動手段と、前記駆動手段の基本クロックを生成するため
   の原発振回路と、前記原発振回路の原発振信号出力に基
   づいて前記基本クロックを生成してこれを前記駆動手段
   に供給するクロック供給手段とを有した撮像装置であっ
   て、 前記クロック供給手段が前記駆動手段に供給する基本ク
   ロックの周波数を当該撮像装置の動作状況に応じて可変
   設定するクロック周波数設定手段を具備することを特徴
   とする撮像装置。
2. 【請求項２】 前記クロック周波数設定手段は、前記基
   本クロックの周波数を、当該撮像装置の第１の動作状況
   である単撮像モードにおいては第１のクロック周波数
   に、第２の動作状況である連続撮像モードにおいては前
   記第１のクロック周波数よりも高い第２のクロック周波
   数に、それぞれ設定するように構成されていることを特
   徴とする請求項１記載の撮像装置。
3. 【請求項３】 前記撮像素子の撮像面に対する露光を制
   御する光学的シャッタ手段をさらに具備し、 前記連続撮像モードにおいては前記シャッタ手段の駆動
   を禁止したことを特徴とする請求項２記載の撮像装置。
4. 【請求項４】 前記基本クロックの周波数の変更に際し
   て前記基本クロックにひげ状の疑似パルスが生じないよ
   うにする、疑似パルス防止手段をさらに具備することを
   特徴とする請求項１乃至３のいずれか１項記載の撮像装
   置。
5. 【請求項５】 前記疑似パルス防止手段は、周波数の変
   更前と変更後で前記基本クロックの位相が同相となるタ
   イミングに限って前記基本クロックの周波数の変更を許
   可するように構成されたものであることを特徴とする請
   求項４記載の撮像装置。
6. 【請求項６】 前記疑似パルス防止手段は、前記基本ク
   ロックの状態変化時点よりも所定時間遅らせたタイミン
   グに限って前記基本クロック周波数の変更を許可するよ
   うに構成されたものであることを特徴とする請求項４記
   載の撮像装置。
7. 【請求項７】 前記基本クロックの周波数の変更は、垂
   直同期信号に同期して行われるように構成されているこ
   とを特徴とする請求項１乃至６のいずれか１項記載の撮
   像装置。
8. 【請求項８】 撮像素子と、 前記撮像素子を駆動する駆動手段と、 前記駆動手段による前記撮像素子の水平および垂直の各
   転送路の駆動周波数を切り換える駆動周波数切り換え手
   段と、 前記撮像素子を用いた撮像に関する複数の撮像モードを
   有し、その撮像モードに応じて前記撮像素子の水平およ
   び垂直の各転送路の駆動周波数がともに動的に変更され
   るように前記駆動周波数切り換え手段による駆動周波数
   の切り換えを制御する切り換え制御手段とを具備するこ
   とを特徴とする撮像装置。