JPS63286956A - 共有クロツクコンパレ−タ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は主記憶装置を共有して一つのオペレーティング
システムの下で動作を行うマルチプロセッサシステム、
即ち密結合型マルチプロセッサシステムの信頼性・性能
向上を図る技術分野に属するものである。

〔従来の技術〕

従来のマルチプロセッサシステムでは本出願人発行の“
ＨＩ　ＴＡＣ−Ｍシリーズ処理装置”に記載のように、
プロセッサ毎に固有のクロックコンパレータを有し、各
プロセッサは自己の固有のクロックコンパレータに対し
てのみ時刻値のセットを行い、当該クロックコンパレー
タから割り込みは時刻値のセットを行なったプロセッサ
だけが受は付けを行なっていた。以下第２図を用いて従
来のプロセッサ固有のクロックコンパレータの動作を説
明する。図中７０１はプロセッサの命令実行部、４００
はタイム・オブ・デイ・クロック（以下ＴＯＤと略記す
る。＞１１０１はプロセッサが時刻値をセットするレジ
スタ、１００１は比較器、ａｌ、にはそれぞれプロセッ
サがレジスタ、ＴＯＤの値を読み書きする為の信号線、
Ｃ１，ｄはそれぞれレジスタ、ＴＯＤの値を比較器に伝
える信号ｆｉ、ｓｌは比較器の発する割り込み信号を命
令実行部に伝える信号線である。命令実行部７０１は所
定の時刻値を信号線ａ１を通じてレジスタ１１０１にセ
ットする。比較器１００１はレジスタ１１０１とＴＯＤ
４００の値を比較し、ＴＯＤの値がレジスタの値と等し
い又は大きい場合に割り込み信号線ｅ１を通じて命令実
行部７０１にクロックコンパレータ割り込み信号を伝え
る。

〔発明が解決しようとする問題点〕

上記従来技術にはシステムの信頼性・性能及びプロセッ
サ間の負荷配分に関し以下に述べる問題点があった。

（１）計算機システムでは時分割処理やプログラムの実
経過時間による制御、更にプログラムの暴走検知の為に
、クロックコンパレータを用いて、所定の時刻に割込み
を発生させ、前記の処理・検知を行う。ところが、もし
特定のプロセッサが故障したり、割り込み禁止で待ち状
態となった場合には、従来の技術では他のプロセッサは
故障したプロセッサがセットしたクロックコンパレータ
割り込みを受は付けることができないため、前記の処理
・検知を他のプロセッサが迅やかに代行することができ
ない。特に銀行オンラインシステムではシステムの異常
が発生した場合には一刻も早く障害を検知し１回復しな
ければならない為に、この問題点を解決しなければなら
ない。

（２）従来の技術ではクロックコンパレータから割り込
みは、割り込み発生時点で時刻値をセットしたプロセッ
サが走行状態であり、他のプロセッサがアイドル状態で
あっても、時刻値をセットした走行状態にあるプロセッ
サのみしか割り込みを受は付けられない。この場合、走
行状態にあるプロセッサが現在実行中の処理はクロック
コンパレータ割り込み処理終了後に再開されるが、もし
他のアイドル中のプロセッサが割り込み受は付けを代行
し得た場合に比べると、割り込み処理の時間だけ実行中
であった処理の完了が遅延することになる。更にプロセ
ッサ間の負荷分散を図る為には、アイドル中のプロセッ
サ割り込み処理を代行することが望ましい。

また、時刻値をセットしたプロセッサがクロックコンパ
レータ割り込み禁止状態で他のプロセッサにクロックコ
ンパレータ割り込み受は付は可能状態のものがあった場
合、クロックコンパレータ割り込みはクロックコンパレ
ータ割り込み禁止状態が解けるまで保留される為に、割
り込み受は付は可能状態の他のプロセッサが割り込みを
代りに受は付けた場合に比べて当該割り込みの処理開始
が遅れることになる。

〔問題点を解決するための手段〕

上記問題点を解決するために、共有レジスタと。

各プロセッサから当該共有レジスタに読み書きを行う信
号線と、当該共有レジスタの値とタイム・オブ・デイ・
クロック値を比較し、タイム・オブ・ディ・グロック値
が共有レジスタの値を超えた場合に割り込み信号を発生
する比較器と、当該割り込み信号を入力すると各プロセ
ッサのクロックコンパレータ割り込みマスクとウェイト
・ビットを調べ、割り込み可能であり、アイドル状態に
あるプロセッサを選択して割り込みを掛ける割り込み制
御回路とから構成される、プロセッサ間の共有クロック
コンパレータを設けた。

〔作用〕

共有レジスタは時刻値を保持する。各プロセッサは信号
線により共有レジスタへの時刻値の設定・読み出し及び
リセットを行う。比較器は当該共有レジスタの値とタイ
ム・オブ・デイ・クロックの値を所定の周期毎に比較し
、タイム・オブ・デイ・クロックの値が共有レジスタの
値に等しいが、或いは大きい場合に割り込み信号を割り
込み制御回路に伝える。割り込み制御回路は割り込み信
号を受けると、各プロセッサのクロックコンパレータ割
り込みマスクとウェイト・ビットを調べ、もし割り込み
可能でアイドル状態のプロセッサがあればそのプロセッ
サを選び割り込みを掛ける。アイドル状態のプロセッサ
が無い場合には１割り込み可能で走行状態にあるプロセ
ッサを選び割り込みを掛ける０割り込み制御回路は共有
レジスタに時刻値を設定したプロセッサに関りなく前述
の論理で選択されるプロセッサに対し割り込みを掛ける
。これらの技術手段の作用により前述の問題点を解決す
ることができる。

〔実施例〕

以下に本発明の一実施例を第１図及び第３図により説明
する。本実施例は通常は２台のプロセッサを密結合状態
で運転し、場合によってプロセッサを切り離して２台の
シングルプロセッサによる計算機として運転することが
可能なマルチプロセッサシステムに本発明を適用したも
のである。まず実施例の構成を説明する。第１図は本実
施例の共有クロックコンパレータの位置と構成を示すブ
ロック図である。図中７０１，７０２はプロセッサの命
令実行部、８０１，８０２はクロックコンパレータ割り
込みマスク、９０１，９０２はウェイトビット、４００
はＴＯＤ、２００は共有レジスタ、５００は共有レジス
タへのアクセスを制御する回路、３００は割り込み制御
回路、１００は共有クロックコンパレータの割り込み信
号を発する比較器、１１０１．１１０２はそれぞれプロ
セッサ固有のレジスタ、１００１．１００２はそれぞれ
プロセッサ固有の比較器、６００はプロセッサの結合運
転と切り離し運転の指示を行うサービスプロセッサであ
る。共有クロックコンパレータは４００，１００，３０
０，２００，５００により構成される。プロセッサ固有
のコンパレータは４００．１００Ｌ又は１００２及び１
１ｏ１又は１１０２より構成される。ａｌ、ａ２はプロ
セッサがクロックコンパレータに時刻値の読み込みを行
うデータ線、ｂはデータ線、ｄはレジスタの値を比較器
に伝えるデータ線、ｄはＴＯＤの値を比較器に伝えるデ
ータ線、ｅは比較器からの割り込み信号線、ｆはクロッ
クコンパレータ割り込みマスク値の読み出し線１ｇはウ
ェイト・ビットの読み出し線、ｈは割り込み制御回路が
選択したプロセッサに割り込みを伝える信号線、ｉはプ
ロセッサの命令実行部に割り込みを伝える信号線、ｊは
サービスプロセッサが結合運転を切り離し運転の別によ
って共有クロックコンパレータとプロセッサ固有のクロ
ックコンパレータの有効・無効を指示する信号線である
。次に動作を説明する。第一にプロセッサを切り離し状
態で運転する場合には、サービスプロセッサ６００は信
号線ｊの値をＨとし、比較器１００１．１００２を有効
とし、比較器１００を無効とする。この場合、信号ｗＡ
ｅＯの値は常時りとなる。割り込み制御回路３００の出
力であるｈｌ、ｈｚはともに、第３図に示すようにｅＱ
の値と所定の信号値との論理和を取ったものであるので
、常時りとなる。即ち命令実行部７０１゜７０２には比
較器１００１，１００２の発生する信号値ｅｘ、ｅｚが
そのままｉｔ、ｉｚの値として伝えられる。このように
切り離し運転を行う場合には、共有グロックコンパレー
タはプロセッサ固有のクロックコンパレータの動作に影
響を与えない。

なお固有のクロックコンパレータは従来の技術の項目に
記述したように動作する。

第二のプロセッサを結合して運転する場合について述べ
る。サービスプロセッサ６００は信号線ｊの値をＬとす
る。ｊｏの値はＨ，ｊｌ及びｊ２の値はＬとなり比較器
１００を有効とし、比較器１ｏ０１と１００２を無効と
する。比較器１００１と１００２の出力ｅ１．ｅ２は常
時りとなる。従って信号線ｉ１．ｉ２の値は常に信号線
ｈ１．ｈｚの値と等しくなり、プロセッサ固有のコンパ
レータは共有クロックコンパレータの動作に影響を与え
ない。

次に共有クロックコンパレータの動作を述べる。

命令実行部７０１，７０２はデータ線ａｔ、ａ２を通じ
てアクセス競合制御回路５００に共有レジスタへの時刻
値のセットを依頼する。アクセス競合制御回路は命令実
行部のアクセス競合を調停し、データ線すを通じて共有
レジスタへ時刻値の設定を行う。アクセス制御回路５０
０の動作は周知の事実であるので動作の詳細な説明は省
略する。共有レジスタは設定された時刻値をデータ線Ｇ
ｏを通じ比較器１００へ伝える。ＴＯｐ４００は現在の
時刻値をデータ線ｄを通じて比較器１００へ伝える。比
較器１００はサービスプロセッサからの信号線ｊｏによ
り有効化されている。比較器１００は現在の時刻値が共
有レジスタの値と等しいか。

大きくなった場合に信号線ｓｏを通じて割り込み制御回
路３ｏ○に割り込み信号を伝える。割り込み信号を受け
ると割り込み制御回路３００は命令実行部７０１，７０
２中のクロックコンパレータ割り込みマスク８０１，８
０２の値と、ウェイト・ビット９０１，９０２の値をそ
れぞれ信号線ｆｌ＋　ｆ２＋　ｇｌｅ　ｇ２を通じて読
み出す。更にこれら４つの信号値によって以下のように
割り込み信号線ｈ１又はｈ２を選択して命令実行部にて
割り込み信号を伝える。まず信号線ｆｚ、ｆｚの値がと
もにＨで命令実行部７０１，７０２がともに割り込み不
可の場合は信号線ｈｚを有効とする。信号線ｆ１がｒ、
で（ｉ号ｆｉｆｚがＨで命令実行部７ｏ１のみが割り込
み可能な場合は信号線り、ｚ　を有効とする。

信号線ｆｚがＨで信号線ｆ２がＬで命令実行部７０２の
みが割り込み可能な場合は信号線ハ２を有効とする。次
に信号ＰＪＡｆ１とｆｚがともにＬで命令実行部７０１
，７０２がともに割り込み可能な場合の選択論理を述べ
る。信号線９０１がＬで命令実行部７０１がアイドル状
態の場合は信号線ｈｚを有効とする。信号、＠９０１が
Ｈで信号線９０２が１．で命令実行部７０２のみがアイ
ドル状態の場合は信号線ｈ２を有効とする。信号線９０
１と９０２がとも４ニー　Ｈテ命令実行部７０１，７０
２がともに走行状態の場合には信号線ｈ１を有効とする
。以−ヒの選択論理は例えば第３図に示すようなゲート
回路によって実現される。以上の選択論理に従って割り
込み制御回路３００は信号線ｈ１またはｈ２を選択し、
クロックコンパレータ割り込みを命令実行部７０１また
は７０２に対して掛ける。以上説明した動作により、マ
ルチプロセッサシステムに於て、プロセッサを結合状態
で運転する場合には、共有クロックコンパレータに時刻
値をセットしたプロセッサに関わりなく、クロックコン
パレータ割り込みの発生時点でクロックコンパレータ割
り込みを受は付は可能なプロセッサ或いは割り込み可能
なアイドル状態にあるプロセッサを選択して割り込むこ
とができる。また切り離し状態で運転する場合には、プ
ロセッサは固有のグロックコンパレータ裂使用して従来
と全く同じ動作が可能である。

〔発明の効果〕

本発明によれば、共有クロックコンパレータは　７当該
クロツクコンパレータに時刻値をセットしたプロセッサ
に関わりなく、クロックコンパレータ割り込み発生時点
でクロックコンパレータ割り込みを受は付は可能なプロ
セッサ或いは割り込み可能でアイドル状態にあるプロセ
ッサを選択して割り込むことができる。これにより以下
に述べる効果がある。

（１）クロックコンパレータに時刻値をセットしたプロ
セッサが故障しても、他の正常なプロセッサがクロック
コンパレータ割り込みを受は付け、割り込み処理を代行
することが可能であるため、システムの信頼性を向上す
ることができる。

（２）クロックコンパレータ割り込み発生の時点で割り
込み可能でアイドル中のプロセッサを選択し、或いはア
イドル中のプロセッサが無い場合には割り込み可能なプ
ロセッサを選択して割り込むことができるので、クロッ
クコンパレータ割り込みの迅速な処理とプロセッサ間の
負荷分散を図る事ができる。

【図面の簡単な説明】

第１図はプロセッサ２台からなるマルチプロセッサシス
テムに本発明を適用した一実施例の命令実行部と共有ク
ロックコンパレータの構成図、第２図は従来のプロセッ
サ固有のクロックコンパレータの構成図、第３図は実施
例を示す第１図の割り込み制御回路の回路図である。 １００・・・比較器、２００・・・共有レジスタ、３０
０・・・割り込み制御回路、４００・・・ＴＯＤ、６０
０・・・プロセッサの結合運転と切り離し運転の指示を
行うサービスプロセッサ、７０１，７０２・・・命令実
行部、８０１，８０２・・・それぞれプロセッサのクロ
ックコンパレータ割り込みマスク、９０１゜９０２・・
・それぞれプロセッサの走行・アイドル状態を示すウェ
イト・ビット。 ｌ＋−−

Claims (1)

【特許請求の範囲】
1. １、主記憶装置を共有し、一つのオペレーティングシス
   テムの下で動作するマルチプロセッサシステムにおいて
   、共有レジスタと、当該共有レジスタの値とタイム・オ
   ブ・デイ・クロック値を比較し、タイム・オブ・デイ・
   クロック値が共有レジスタの値を超えた場合に割り込み
   信号を発生する比較器と、当該割り込み信号を入力する
   各プロセッサのクロックコンパレータ割り込みマスクと
   ウェイトビットを調べ、割り込み可能でアイドル状態に
   あるプロセッサを選択してクロックコンパレータ割り込
   みを掛ける割り込み制御回路を有することを特徴とする
   共有クロックコンパレータ。