JPS63284635A - Dma回路 - Google Patents

Dma回路

Info

Publication number
JPS63284635A
JPS63284635A JP62119682A JP11968287A JPS63284635A JP S63284635 A JPS63284635 A JP S63284635A JP 62119682 A JP62119682 A JP 62119682A JP 11968287 A JP11968287 A JP 11968287A JP S63284635 A JPS63284635 A JP S63284635A
Authority
JP
Japan
Prior art keywords
window
memory
frame memory
address
pixels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62119682A
Other languages
English (en)
Inventor
Kunio Koshiro
小城 邦雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP62119682A priority Critical patent/JPS63284635A/ja
Publication of JPS63284635A publication Critical patent/JPS63284635A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)
  • Digital Computer Display Output (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (1)技術分野 この発明は、CRT画面などに、文字、図形、および画
像を複数のウィンドウによって、重ねて表示するマルチ
ウィンドウ表示方式?こ関する。
CRT画面などに於ては、画像データが、縦横に細分化
された画素ごとに処理される。
横方向の画素数をM1縦方向の画素数をNとすると、全
体でM x Nの画素が存在することになる。
カラー画像である場合は、ひとつの画素について複数ビ
ットのデータが必要である。たとえはSビットとする。
すると、CRT画面の全データ数はMxNxSというこ
とになる。
画面は一定周期でリフレッシュする必要がある。
このため、全画素のデータがフレームメモリに保持され
ている。フレームメモリは全画面に対応しているが、1
ビットのメモリであるので、5枚のフレームメモリが使
われる。フレームメモリのアドレスはCRT画面上の画
素位置に対応している。
画面を走査する場合は、水平方向の走査を上から下まで
繰り返すように行なう。縦方向の画素群を列、横方向の
画素群を行ということもある。1行ごとの走査を上から
下まで繰返すということもできる。
ウィンドウWというのは、画面上に設定された矩形領域
の事である。矩形領域であるから、縦横方向の寸法と、
左上の画素の位置とによってウィンドウを完全に定義す
る事ができる。
複数のウィンドウが同一画面上にある場合、これをマル
チウィンドウ表示という。
ウィンドウが重複する部分があるので、どれを優先して
表示するか、という事を予め与えなければならない。
第1図によって、これを説明する。第1図(a)はCR
T画面15の中に、ウィンドウW1、ウィンドウW2、
ウィンドウW3が存在する例を示す。
ウィンドウW1について説明する。 ウィンドウWlは
矩形ABCDであるとする。縦辺ABが画面の左端から
数えてE列目、辺CDがF列目であるとする。横辺AD
が画面の上端から数えてG行目、横辺BCがH行目であ
るとする。
すると、ウィンドウW1は水平方向にはE列〜F列に、
垂直方向にはG行〜H行に存在する矩形領域という事が
できる。
複数のウィンドウがあると、重複する部分が生ずること
もある。
第1図(a)に於て、ウィンドウW1〜W3は、1〜皿
の重複部分を有する。■ではWlとW2が重複し、Wl
が表示されている。■ではW1〜W3が重複し、Wlが
表示されている。■ではWlとW3が重複しWlが表示
されている。皿ではW2とW3が重複し、W2が表示さ
れている。
ウィンドウの間で表示する優先順位をプライオリティと
いう。ウィンドウW1〜W3のプライオリティをP1〜
P3で表現する。この例ではP 1> P 2P3とな
っている。
画面の左上端を原点とし、右方向へX1下方向へY軸を
有するxy座標系を考える。ウィンドウWlの左上画素
Aは(X=E、Y:C,)によって表現することもでき
る。
画面の走査は上から下へ水平走査を繰返すことによって
行なう。すなわち、最上性を左から右へ走査し、ついで
、第2行目を左から右へ走査する。
こうして最下行にまで至る。
(イ)従来技術 マルチウィンドウ表示を実現するためには、複数のウィ
ンドウが重なりあう部分の画像データをCRT画面の各
画素に対応したフレームメモリ領域以外の別のメモリ領
域に保持し、必要に応じてこの内容をフレームメモリへ
転送するようにしていた。こうして、マルチウィンドウ
の表示優先制御を行なっていた。
この方式を実行するため、従来は、ソフトウェアによる
プログラム転送方式およびハードウェアによるD M 
A (Direct Memory Access )
  転送方式があった。
第1図(b)はフレームメモリ16の内容を示している
。マルチウィンドウの場合、フレームメモリ16はCR
T表示メモリ17の他に、ウィンドウが重なった部分の
退避領域18を必要とする。CRT表示メモリ17と退
避領域18の間で画像データをやりとりしなければなら
ない。退避領域18からCRT表示メモリ17ヘデータ
を転送するため、プログラム転送方式と、DMA方式が
あったのである。
(ホ)発明が解決すべき問題点 従来、マルチウィンドウ表示のためのフレームメモリ内
での重複部分データ転送方式として、2つの方法があっ
た。
ソフトウェアによるプログラム転送方式は、転送時間が
長いという欠点があった。
ハードウェアによるDMA方式は、ウィンドウの重なり
が複雑な形状の場合、DMA転送に複雑な制御を必要と
し、ハードウェアのみで実現することは難しいという問
題があった。
(勾 本発明の構成 本発明に於ては、フレームメモリの他に、ウィン1〜つ
の画素データを書込み保持するウィンドウメモリを設け
る。
ウィンドウメモリには、ウィンドウの重複部分について
のデータではなく、全てのウィンドウのデータを記憶さ
せる。しかも、あるウィンドウWiは、ウィンドウメモ
リのあるアドレスから連続的にデータを書きこんで記憶
させるものとする。
画面上に於けるウィンドウWiの内部の画素?こついて
も番号付けをする。これはウィンドウ内の最上の行の画
素を左から右へ、ついで2番目の行の画素を左から右へ
と番号付けする。
こうして、ウィンドウメモリの全ての画素に番号を付け
ることができる。この番号をjとする。
ウィンドウWiが横にm列、縦に【行あるものとすると
、例えば2行目の左端のjは(m+1)である。最終の
画素の番号を9とすると9二m【である。9がウィンド
ウWiのサイズということもできる。
こうして、ウィンドウ内の画素に番号を付けることがで
きる。
ウィンドウメモリは一次元的なアドレスを持っている。
ウィンドウWiのデータをウィンドウメモリのアドレス
Riから記憶させるとする。
これを、ウィンドウWiのウィンドウメモリスタートア
ドレスという。スタートアドレスRiから、ウィンドウ
Wiの各画素Uijのデータを記憶させて保持させてゆ
く。したがってUijのウィンドウメモリアドレスRi
jは Ri j = Ri 十j −1(1)という事になる
。Wiの最後の画素はj=qであるから、ウィンドウメ
モリアドレスは Ri+q −1(2) である。次のウィンドウWi+1のスタートアドレスは
、これより大きければよい。このようにしてウィンドウ
メモリ5の中へ、ウィンドウW1・・・・・・のデータ
を入力し保持できる。第3図はCRT画面上のウィンド
ウW1の各画素U11.・・・・・と、ウィンドウメモ
リアドレスとの対応を示している。
Wlの最初の画素Ullは、ウィンドウメモリスタート
アドレスに1に対応する。次の画素U12は(R1+1
)に対応する。3番目の画素U13は(R1+2)に対
応する。こうして同様に画素とウィンドウメモリアドレ
スとを対応させる。最後の画素Urqは(Rz+q−1
)のアドレスを持つ。
このような関係は全てのウィンドウW1. W2 。
・・・・・・・・、 Wnに対して同様になりたつ。
ウィンドウメモリには、スタートアドレスR1。
R2、・・・・・・、 Rnから、ウィンドウWt 、
 W2 、・・・・・・。
Wnの画素データが保持される事になる。
ウィンドウメモリから逆にウィンドウWi に含まれる
j番目の画素データを読出したい場合は、アドレスとし
て (Ri + j −1)            (3
)を指定すればよい。
ウィンドウメモリ5には、ひとつのウィンドウに属する
画素は連続するアドレスに収容されている。しかし、フ
レームメモリ6に於て、ウィンドウのデータは、アドレ
スに関し非連続に収容されている。
第4図によって説明する。
CRT画面15にひとつのウィンドウWがあるとする。
簡単のためウィンドウの番号iを省くことにする。
四辺形ABCDである。M x Nのサイズの画面15
7ζ対して、横方向にはE列〜F列に、縦方向にはG行
〜H行に存在する。
ウィンドウWは横m画素、縦【画素よりなるとする。
画素はウィンドウのサフィックスを省くと、最上1行は 01  U2 、 ・・・−・、 Um       
(4)となる。2行目(ま Urll+1  +  UI71+2  +  ”””
  +  U2rn       (5)となり、以下
同様になり、最下1行は (L 1)n’l+11(t 1)rn+21””” 
1utrn  (e)となる。
ウィンドウメモリアドレスでは、これらの画素のアドレ
スは連続的に付され一般式Ri j = (Ri+j−
1)によって安直に与えられる。
フレームメモリは全画面の画素をラスク順に走査しデー
タを入力したものである。ウィンドウWの画素が保持さ
れているアドレスは連続的に分布しない。
第4図(a)のウィンドウWは、画面の上端から計えて
G行目に存在する。(G−1)行目の右端の画素はMG
番目である。フレームメモリアドレスで、これを破線で
示した。ウィンドウWに含まれる最初の画素U1は、こ
の画素からE番目にあるので、(MG−1−E)番目の
アドレスに対応する。
Ul、 U2 、・・・・・・、 Umは第1行目にあ
るので、フレームメモリアドレスの中で(MG−i−E
)〜(MG十F)番目に対応する。(MC,+F+1)
番目からのG行目の画素はウィンドウに入らない。
G行目の右端はM(G+1)番目となる。これを破線で
示した。
(G+1)行目に於て、左から(E−1)番目までの画
素はウィンドウに入らない。E番目がum+tに対応し
、ウィンドウ内の画素という事ににナル。これは、フレ
ームメモリアドレスとしてM(G+1 )+EE番目な
る。
Um+1〜U2mまでの画素は、ウィンドウの2行目に
なり、フレームメモリアドレスのM(G−1−1)+E
 −M (G+1 ) 十Fを占める。
以後、同様に、ウィンドウ内画素は、フレームメモリア
ドレスに於て、(M−F+E−1)個の画素を隔てて、
(F−E+1)個の画素よりなるウィンドウ内の一部分
の画素が対応づけられる事になる。
このように、フレームメモリの中でのウィンドウのデー
タの記憶位置は単純ではない。
以上で、ウィンドウ内の画素が、ウィンドウメモリの中
、及びフレームメモリの中で記憶される場合のアドレス
について説明した。
第2図は、本発明のDMA回路の構成図を示している。
本発明のDMA回路は、ウィンドウ番号レジスタ1、ウ
ィンドウ管理テーブルメモリ2、ウィンドウメモリアド
レスカウンタ3、フレームメモリアドレスカウンタ4、
ウィンドウメモリ5、フレームメモリ6、ダウンカウン
タ7.8などよりなっている。
つ゛イントウ管理テーブルメモリ2には、各ウィンドウ
の (1)  ウィンドウメモリ先頭アドレス k(2) 
 ウィンドウの縦の画素数 【(3)  ウィンドウの
横の画素数 m(4)  フレームメモリスタートアド
レス Q(ウィンドウが表示される位置に対応するフレ
ームメモリスタートアドレス Q=MG+E (5)  (CRT画面の横の画素数)−(ウィンドウ
の横の画素数)+1=M−m+1 の値をあらかじめ格納しておく。これらの値には、ウィ
ンドウWi に対応するアドレスが付されている。この
アドレスはウィンドウ管理テーブルメモリのアドレスで
ある。ウィンドウメモリのアドレスやフレームメモリの
アドレスではない。しかし、各ウィンドウ(Wi)に一
対一に対応するアドレスである。
ウィンドウ番号レジスタ1は、ウィンドウ番号iと、ウ
ィンドウ管理テーブルメモリ2のアドレスとを対応させ
て格納保持したレジスタである。
ウィンドウ番号iがウィンドウ番号レジスタ1に入力さ
れると、これに対応するウィンドウ管理テーブルメモリ
2のアドレスを出力する。
ウィンドメモリアドレスカウンタ3は、ウィンドウ内の
画素に対応するウィンドウメモリ内のアドレスをクロッ
クど゛とに出力するカウンタである。
ウィンドウメモリのアドレスは、ひとつのウィンドウ内
の画素に対しては連続的に付されているから、このカウ
ンタはクロックごとにひとつカウントアツプするだけの
カウンタである。
ただし、ウィンドウが異なる場合は、そのウィンドウの
先頭アドレスRiが最初に与えられ、これからカウント
アツプしてゆく。このため、ウィンドウ管理テーブルメ
モリ2のウィンドウメモリ先頭アドレスRが入力される
ようになっている。
フレームメモリアドレスカウンタ4は、ウィンドウ内画
素の対応するフレームメモリアドレスを連続的にクロッ
クに同期して出力するものである。
このフレームメモリアドレスは、フレームメモリ6のア
ドレスを指定する。
ウィンドウメモリ5とフレームメモリ6とはデータの転
送ができるように接続されている。同時に、同一画素の
ウィンドウメモリ内のアドレス、フレームメモリ内のア
ドレスが指定されるから、ウィンドウメモリ5から、フ
レームメモリ6へデータが転送される。
既に述べたようにフレームメモリアドレスの与え方は単
純でない。このため、フレームメモリアドレスカウンタ
4には、フレームメモリスタートアドレスQと、(CR
T画面の横の画素数M−ウィンドウの横の画素数m+1
)の値が、加算器12、マルチプレクサ13を介して与
えられる。
また、ウィンドウ内でなければならないので、ふたつの
ダウンカウンタ7.8を用いて、ウィンドウのサイズを
限定している。
第1ダウンカウンタ7は、ウィンドウの横画素数mを入
力し、これを(m−1) 、 (m−2) 。
・・・・・・、1というようにダウンカウントするもの
である。これはウィンドウの横1行分の走査時間を測っ
ているのである。
ウィンドウの横1行分m個の画素が走査されると(カウ
ント値がO)、第2ダウンカウンタ8にカウント信号σ
を送る。
同時にフレームメモリアドレスカウンタ4にロード入力
LDを与える。フレームメモリアドレスカウンタ4は、
直前の値に(M−m+l )を加える。これは加算器1
2が、行なう。フレームメモリアドレスカウンタ4の値
がM(G+k )+Fてあったとする。これに(M−m
+1)を加えると、M (G+に+ 1 )+Eとなる
。つまり、k行目の最後の画素に対応するアドレスから
、(k+1)行目の最初の画素に対応するアドレスヘー
挙に飛んだことになる。
第2ダウンカウンタ8は、ウィンドウの縦方向の行数を
ダウンカウントするものである。第1ダウンカウンク7
から1行分の走査が終了した旨の信号σが入る。σごと
にカウントダウンし、t。
(t−1)、・・・・・・、1というようにウィンドウ
の残りの行数をカウントする。これが0になった時にE
ND信号を生じ、ウィンドウのデータ転送の終了である
ことを示す。
(イ)作 用 DMA転送スタートパルス5TARTが与えられる。
これにより、カウンタ3,4.7.8の中に、ウィンド
ウ管理テーブルメモリ2からのデータがロードされる。
まず、ウィンドウメモリアドレスカウンタ3には、5T
ARTがLD大入力入っているので、この瞬間に、ウィ
ンドウWiの先頭アドレスRiがロードされる。
以後、簡単のため、ウィンドウ番号iを省略する。
第2ダウンカウンタ8にも、5TARTがLD大入力入
っているから、この瞬間に、ウィンドウの縦の画素数t
が入力される。
さらに5TARTパルスはオアゲート11を通ってフレ
ームメモリアドレスカウンタ4のLD大入力入っている
。この時マルチプレクサ13のa。
b入力のうち、b入力が選択されており、フレームメモ
リにおけるそのウィンドウWのスタートアドレスQが、
フレームメモリアドレスカウンタ4にロードされること
になる。
5TARTパルスはオアゲート11を通って、第1ダウ
ンカウンタ7にも、LD大入力れる。これにより、ウィ
ンドウの横の画素数mが第1ダウンカウンタ7にロード
される。
5TARTパルスが与えられると、ウインドウメモリア
ドレスカウンタ3は、ウィンドウメモリのスタートアド
レスRを、フレームメモリアドレスカウンタ4はフレー
ムメモリに於けるスタートアドレスQを保持し、それぞ
れのメモリのアドレスを指定し、データの転送を行なう
。ウィンドウメモリ5から、フレームメモリ6への最初
の画素データの転送がなされる。
この後は、CRT画面の走査と同期したクロックパルス
が、カウンタ3.4.7.8に与えられる。最初の1行
分の画素については、次のようになされる。クロックパ
ルスごとに、ウィンドメモリアドレスカウンタ3は、ひ
とつずつ値が増えるので、(R+1 ) 、 (R+2
 ) 、 −=−、(R十m−1)というようにアドレ
スをひとつずつ増やしてゆく。
同様にフレームメモリアドレスカウンタ4の値もひとつ
ずつ増えて、(Q+1 ) 、 (Q+2 ) 。
・・・・・・、(Q+m−i )というようにアドレス
をひとつずつ増してゆく。メモリ5,6の、(R+h)
から(Q+h)の方にデータが転送される(h=1 、
・・・・・・ 、 m −1)。
ウィンドウ1行分の走査が終った時、第1ダウンカウン
ク7のカウント値が0になり、0であることを示す信号
がでる。ここでは、行走査終了信号σと例えば呼ぶこと
にする。
信号σは、オアゲート11を通って、第1ダウンカウン
ク7自身のLD大入力入る。そこで、ウィンドウの横画
素数mが再び第1ダウンカウンタ7に入力される。
信号σは第2ダウンタカウンタ8のカウント入力に入り
、ウィンドウの縦の画素数の残りの値を保持させる。最
初(であったものが、(t−1)になる。
信号σはオアゲート11を通って、フレームメモリアド
レスカウンタ4のLD大入力入る。
マルチプレクサMUX13は、スタート5TARTパル
スのない時は、3人力を選択する。
加算器12は、フレームメモリアドレスカウンタ4のカ
ウント値(Q+m−1=MG−1−Em−1= =1)
と、ウィンドウ管理テーブルメモリ2に格納されている
オフセット値(M−m+1)とを加える。加算の結果は
M(G+1)+Eである。これは第4図(b)のフレー
ムメモリアドレスの2番目の集合の先頭アドレスに対応
する。つまり、ウィンドウの2行目の最初の画素のフレ
ームメモリアドレスである。
MUX13は、5TARTパルスがないのでa入力を通
している。LD大入力信号σが入った瞬間に、フレーム
メモリアドレスカウンタ4にはMux13の出力のテ゛
−りをロードする。これはM(G+1 )−)−Eであ
る。
こうして、フレームメモリアドレスカウンタ4は、ウィ
ンドウWに於ける2行目の最初の画素Um+1のフレー
ムメモリに於けるアドレスを保持した事になる。
ウィンドウメモリアドレスカウンタ3の方は、このよう
な行から行への飛びとは無関係に、常に+1カウントし
ている。1行目の最終画素Umにつづいて2行目の最初
の画素Um+1のアドレスを指定している。これは単に
(R+m)である。
こうして、2行目の最初の画素のデータについても、ウ
ィンドウメモリとフレームメモリのアドレスを対応させ
゛C指定できる。ウィンドウメモリからフレームメモリ
へのデータ転送を行う事ができる。
2行目の画素のアドレスについては、以下単純にクロッ
クパルスごとに、アドレスカウンタ3゜4を+1カウン
トアツプすることによって指定できる。2行目のh番目
は、ウィンドウメモリに於ては(R+m+h−i )、
フレームメモリに於ては(M(G+1 )+E+h−1
)の値を持つ。
2行目から3行目への遷移に於ても、第1ダウンカウン
タ7が行走査終了信号σを生ずる。
第1ダウンカウンク7は、みたびmの値を入力し、第2
ダウンカウンタ8は(t−2)となる。
加算器12に於ては、フレームメモリアドレスカウンタ
4の出力M(G+1)+FとM −m −4−1とを加
えるので、M(G+2 )+Eを得る。これはウィンド
ウの3行目の画素の、フレームメモ1ノに於ける最初の
アドレスである。
以下、同様にして、アドレスを指定してゆくことができ
る。
最終行の最後の画素U9についてのデータ転送が行われ
たとする。第2ダウンカウンタ8のカウント値が0にな
る。そこでEND信号が出力される。これでウィンドウ
Wiのウィンドウメモリ5カラフレームメモリ6へのデ
ータ転送が終了する。
以上に説明したものは、ひとつのウィンドウWに対する
データ転送である。
ふたつ以上のウィンドウWiが存在する時も、同様にデ
ータ転送を行なう事ができる。
ただし、複数のウィンドウが画面上で重複する場合は、
後にデータ転送したものが先にデータ転送したウィンド
ウのデータを抹消するので、優先順位の低いものからデ
ータ転送動作を行わなければならない。
■効 果 (1)簡単な回路構成により、ウィンドウメモリからフ
レームメモリにDMA転送可能である。
回路をLSI化することも容易である。
(2)  ソフト的には、ウィンドウ管理テーブルメモ
リにウィンドウ情報をセットする事、及び転送すべきウ
ィンドウ番号を与えるだけでよG)。
(3)  ウィンドウ表示の優先順位は、転送するウィ
ンドウの順序により簡単に制御する事ができる。つまり
、先に転送したウィンドウはど優先順位が低い。
【図面の簡単な説明】
第1図(a)は画面上に於けるウィンドウの分布例を示
す図。(I))は従来のフレームメモリの概念図。 第2図は本発明のDMA回路構成図。 第3図はウィンドウ内画素とウィンドウメモリアドレス
の対応を示す説明図。(a)がウィンドウ、(b)がウ
ィンドウメモリアドレスである。 第4図はウィンドウ内画素とフレームメモリアドレスの
対応を示す説明図。(a)がCRT画面、(b)がフレ
ームメモリアドレスである。 1・・・・・・ウィンドウ番号レジスフ2・・・・・・
ウィンドウ管理テーブルメモリ3・・・・・・ウィンド
ウメモリアドレスカウンタ4・・・・・・フレームメモ
リアドレスカウンタ5・・・・・・ウィンドウメモリ 6・・・・・・フレームメモリ 7・・・・・・第1ダウンカウンタ 8・・・・・・第2ダウンカウンタ 12・・・・・・加算器 13・・・・・・MUX M・・・・・・CRT画面の横の画素数N・・・・・・
CRT画面の縦の画素数m・・・・・・ウィンドウの横
の画素数【・・・・・・ウィンドウの縦の画素数W・・
・・・・ウィンドウ n、i・・・・・・ウィンドウの番号 k・・・・・・ウィンドウメモリ先頭アドレスQ・・・
・・・フレームメモリスタートアドレスA、B 、C、
D・・・・・・ウィンドウを決める四辺形の頂点 U・・・・・・ウィンドウ内の画素 E・・・・・・ウィンドウの左端画素のCRT画面左端
から付した番号 F・・・・・・ウィンドウの右端画素のCRT画面左端
から付した番号 G・・・・・・ウィンドウの上端画素のCRT画面上端
から付した番号 H・・・・・・ウィンドウの下端画素のCRT画面上端
から付した番号 σ・・・・・・行走査終了信号 発明者  小城邦雄

Claims (2)

    【特許請求の範囲】
  1. (1)CRT画面などに複数のウィンドウを重ねて表示
    するマルチウィンドウ表示回路に於て、CRT画面の各
    画素に対応したフレームメモリと、ウィンドウ内のすべ
    ての画像データを保持するウィンドウメモリと、ウィン
    ドウに関する情報をあらかじめ入力しておくウィンドウ
    管理テーブルメモリと、ウィンドウメモリアドレスを発
    生するウィンドウメモリアドレスカウンタと、フレーム
    メモリアドレスを発生するフレームメモリアドレスカウ
    ンタとよりなり、ウィンドウ管理テーブルメモリの情報
    からウィンドウメモリアドレス、フレームメモリアドレ
    スを発生させウィンドウメモリからフレームメモリへデ
    ータを転送するようにした事を特徴とするDMA回路。
  2. (2)ウィンドウ管理テーブルメモリが保持するべきウ
    ィンドウに関する情報が、ウィンドウメモリ先頭アドレ
    ス、ウィンドウの縦の画素数、ウィンドウの横の画素数
    、フレームメモリスタートアドレス、及び{(CRT画
    面の横の画素数)−(ウィンドウの横の画素数)+1}
    である事を特徴とする特許請求の範囲第(1)項記載の
    DMA回路。
JP62119682A 1987-05-15 1987-05-15 Dma回路 Pending JPS63284635A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62119682A JPS63284635A (ja) 1987-05-15 1987-05-15 Dma回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62119682A JPS63284635A (ja) 1987-05-15 1987-05-15 Dma回路

Publications (1)

Publication Number Publication Date
JPS63284635A true JPS63284635A (ja) 1988-11-21

Family

ID=14767438

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62119682A Pending JPS63284635A (ja) 1987-05-15 1987-05-15 Dma回路

Country Status (1)

Country Link
JP (1) JPS63284635A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004079583A1 (ja) * 2003-03-05 2004-09-16 Fujitsu Limited データ転送制御装置およびdmaデータ転送制御方法
JP2006139529A (ja) * 2004-11-12 2006-06-01 Sony Corp データ転送制御装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004079583A1 (ja) * 2003-03-05 2004-09-16 Fujitsu Limited データ転送制御装置およびdmaデータ転送制御方法
JP2006139529A (ja) * 2004-11-12 2006-06-01 Sony Corp データ転送制御装置
JP4710304B2 (ja) * 2004-11-12 2011-06-29 ソニー株式会社 データ転送制御装置

Similar Documents

Publication Publication Date Title
EP0099989B1 (en) Image display control apparatus
JPS6025794B2 (ja) カラ−図形表示装置
JP2001195230A (ja) 描画処理システム、及び描画演算を行う半導体集積回路
JPS6049391A (ja) ラスタ走査表示システム
JP3306746B2 (ja) 異なるピクセル・サイズを処理するウインドウ・システムにおけるディスプレイ・グラフィック・アダプタ及びピクセル・データを記憶する方法
KR100196686B1 (ko) 이중버퍼출력 디스플레이 시스템에서 프레임 버퍼간에 카피를 고속으로 하기 위한 장치
GB2214038A (en) Image display system
JPH0426273B2 (ja)
JPS63284635A (ja) Dma回路
JPS6252874B2 (ja)
KR950008023B1 (ko) 래스터 주사 표시 시스템
JP2599359B2 (ja) 表示制御装置
JP3431925B2 (ja) 画像表示制御装置及びその方法
JPS6042551Y2 (ja) デ−タ記憶装置
JPS58129473A (ja) メモリ制御方式
JPS6024586A (ja) 表示デ−タの処理回路
JP2555325B2 (ja) 表示装置
JPS6032088A (ja) Crt表示端末装置
JPS62249191A (ja) 表示色制御方式
JPH0758431B2 (ja) アドレス線およびデータ線の接続システム
JP2002502049A (ja) 画像データブロックを走査線に変換する方法および装置
JPS60151693A (ja) グラフイツクデイスプレイ装置
JPH0469908B2 (ja)
JPH06250622A (ja) 画像表示装置
JPH0417438B2 (ja)