JPS63275239A - ロ−カルエリアネツトワ−クシステム - Google Patents
ロ−カルエリアネツトワ−クシステムInfo
- Publication number
- JPS63275239A JPS63275239A JP62109754A JP10975487A JPS63275239A JP S63275239 A JPS63275239 A JP S63275239A JP 62109754 A JP62109754 A JP 62109754A JP 10975487 A JP10975487 A JP 10975487A JP S63275239 A JPS63275239 A JP S63275239A
- Authority
- JP
- Japan
- Prior art keywords
- local
- data
- memory
- frame
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 50
- 238000004891 communication Methods 0.000 claims abstract description 30
- 230000005540 biological transmission Effects 0.000 claims abstract description 29
- 238000012546 transfer Methods 0.000 claims abstract description 16
- 238000012545 processing Methods 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Communication Control (AREA)
- Computer And Data Communications (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の技術分野）
本発明は、通信制御装置に関するものであり、特に階層
化されたプロトコル構成を有する通信制御装置に関する
。
化されたプロトコル構成を有する通信制御装置に関する
。
（従来技術とその問題点）
第１図は本発明を適用するローカルエリアネットワーク
に接続されるパソコン等のステーション装置の概略図で
ある。
に接続されるパソコン等のステーション装置の概略図で
ある。
ステーション装置ｏは、ＣＰＵＩ、 システムメモリ
２１通信制御ユニット３．ＣＲＴ、キーボードディスク
・ドライブ等を持ち、これらはアドレスバス、データバ
ス、コントロールバスからなるシステムハス４を共有し
て１つのシステムを構成し、通信制御ユニット３によっ
て伝送路５と接続されている。
２１通信制御ユニット３．ＣＲＴ、キーボードディスク
・ドライブ等を持ち、これらはアドレスバス、データバ
ス、コントロールバスからなるシステムハス４を共有し
て１つのシステムを構成し、通信制御ユニット３によっ
て伝送路５と接続されている。
また、システムメモリ２はＣＰＵＩと通信制御ユニット
３で共通使用され、伝送路５から受信したデータ及び送
信するデータは、通信制御ユニット３によってシステム
メモリ２に対して読み書きされる。
３で共通使用され、伝送路５から受信したデータ及び送
信するデータは、通信制御ユニット３によってシステム
メモリ２に対して読み書きされる。
第２図は、第１図に示した通信制御ユニット３の内部構
成側図である。
成側図である。
通信制御ユニット３内では、処理手順を含むローカルＣ
Ｐ Ｕｌｌ、 ローカルＣＰＵＩＩの処理手順の格納さ
れているローカルＲＯＭ１２． ローカルＲＡＭ１３
．伝送制御ＬＳＩ１４． システムインタフェース１７
が、アドレスバス、データバス、コントロールバスから
なるローカルバス１６を共有し、システムバスとはシス
テムインタフェース１７によって接続され、伝送路５と
は送受信回路１５を介して伝送制御１Ｌｓ１１４が接続
されている。
Ｐ Ｕｌｌ、 ローカルＣＰＵＩＩの処理手順の格納さ
れているローカルＲＯＭ１２． ローカルＲＡＭ１３
．伝送制御ＬＳＩ１４． システムインタフェース１７
が、アドレスバス、データバス、コントロールバスから
なるローカルバス１６を共有し、システムバスとはシス
テムインタフェース１７によって接続され、伝送路５と
は送受信回路１５を介して伝送制御１Ｌｓ１１４が接続
されている。
第３図は伝送路上でやり取りされる信号のフレーム構成
を示している。伝送フレームは、宛先／送信元ステーシ
ョンアドレス等、通信制御ユニット３で処理される通信
プロトコル上必要な情報を含む固定長のヘッダ部Ｈと、
通信制御ユニット３では処理されることなく、上位のＣ
ＰＵＩで扱われる情報の入った可変長のデータ部りより
なる。
を示している。伝送フレームは、宛先／送信元ステーシ
ョンアドレス等、通信制御ユニット３で処理される通信
プロトコル上必要な情報を含む固定長のヘッダ部Ｈと、
通信制御ユニット３では処理されることなく、上位のＣ
ＰＵＩで扱われる情報の入った可変長のデータ部りより
なる。
第４図は、受信フレーム中データ部りのみがシステムメ
モリ２に書き込まれる様子を表したものである。
モリ２に書き込まれる様子を表したものである。
図中、一連の到着フレームの中で１番目のフレームのヘ
ッダ部をＨ！、データ部をＤ４、ｉ＋１番目のフレーム
のヘッダ部をＨ４４１ｓデ一タ部をＤ！、、で表してい
る。
ッダ部をＨ！、データ部をＤ４、ｉ＋１番目のフレーム
のヘッダ部をＨ４４１ｓデ一タ部をＤ！、、で表してい
る。
以下、第１図〜第４図に従って、伝送路５から受信した
フレーム中のデータ部りをシステムメモＩ７２へ転送す
る場合の従来例の動作を説明する。
フレーム中のデータ部りをシステムメモＩ７２へ転送す
る場合の従来例の動作を説明する。
送受信回路１５を通して伝送路５から受信したフレーム
は、伝送制御ＬＳ１１４でそのヘッダ部Ｈを解読され、
自分のステーションあてのフレームであれば伝送制御Ｌ
Ｓ１１４のＤＭＡ （直接メモリアクセス）機能によっ
てローカルＲＡＭ１３に一旦書きこまれる。このフレー
ム受信をスキャニングあるいは伝送制御ＬＳ１１４から
の割り込みにより知ったローカルＣＰＵＩＩによりフレ
ームの分解、誤り制御等の通信プロトコル処理を施され
た後、システムインタフェース１７によりデータ部りを
ローカルＲＡＭ１３からシステムバスを介してシステム
メモリ２上にＤＭＡ等により転送される。このとき第４
図に示すように、データ部りは複数フレームに分割され
た一連のデータを復元すべく、システムメモリ２上の連
続したエリアに格納されるが、このシステムメモリ２内
の転送アドレス等のインタフェース情報は、システムメ
モリ２内のある特定のエリアに格納され、これをもとに
システムインタフェース１７が転送を行う。
は、伝送制御ＬＳ１１４でそのヘッダ部Ｈを解読され、
自分のステーションあてのフレームであれば伝送制御Ｌ
Ｓ１１４のＤＭＡ （直接メモリアクセス）機能によっ
てローカルＲＡＭ１３に一旦書きこまれる。このフレー
ム受信をスキャニングあるいは伝送制御ＬＳ１１４から
の割り込みにより知ったローカルＣＰＵＩＩによりフレ
ームの分解、誤り制御等の通信プロトコル処理を施され
た後、システムインタフェース１７によりデータ部りを
ローカルＲＡＭ１３からシステムバスを介してシステム
メモリ２上にＤＭＡ等により転送される。このとき第４
図に示すように、データ部りは複数フレームに分割され
た一連のデータを復元すべく、システムメモリ２上の連
続したエリアに格納されるが、このシステムメモリ２内
の転送アドレス等のインタフェース情報は、システムメ
モリ２内のある特定のエリアに格納され、これをもとに
システムインタフェース１７が転送を行う。
以上のような構成とすることにより、上位のＣＰＵＩで
は、通信制御ユニット３上のフレームを意識する必要は
なく、また、通信プロトコルにかかわる処理をローカル
ＣＰ Ｕｌｌ単独で行うことができ、柔軟なシステムを
構築することができる。
は、通信制御ユニット３上のフレームを意識する必要は
なく、また、通信プロトコルにかかわる処理をローカル
ＣＰ Ｕｌｌ単独で行うことができ、柔軟なシステムを
構築することができる。
しかし、この従来例では、フレームを伝送路５から受信
してからＣＰＵＩにデータが渡るまでに、伝送制ｆａＬ
Ｓ１１４からｏ −力７１／ＲＡＭ１３．０−ｉＪルＲ
ＡＭ１３からシステムメモリ２へと２回の転送が実行さ
れるため、転送に時間がかかるのみならず、ローカルＲ
ＡＭ１３上に受信用のバッファメモリとしてかなりの容
量を必要とするため高価になる。また、インタフェース
情報をシステムメモリ２内の固定エリアに格納している
ことにより、ＣＰＵＩ側のアプリケーションプログラム
に制約を与えるといった欠点があった。
してからＣＰＵＩにデータが渡るまでに、伝送制ｆａＬ
Ｓ１１４からｏ −力７１／ＲＡＭ１３．０−ｉＪルＲ
ＡＭ１３からシステムメモリ２へと２回の転送が実行さ
れるため、転送に時間がかかるのみならず、ローカルＲ
ＡＭ１３上に受信用のバッファメモリとしてかなりの容
量を必要とするため高価になる。また、インタフェース
情報をシステムメモリ２内の固定エリアに格納している
ことにより、ＣＰＵＩ側のアプリケーションプログラム
に制約を与えるといった欠点があった。
（発明の目的）
本発明の目的は、上記のような従来技術の欠点を解消し
、高速転送可能でありかつ安価で柔軟性に冨むローカル
エリアネットワークシステムを提供することにある。
、高速転送可能でありかつ安価で柔軟性に冨むローカル
エリアネットワークシステムを提供することにある。
（発明の構成）
この目的達成のために、本発明のローカルエリアネット
ワークシステムは、階層化されたシステム構成が設定さ
れ、通信制御を行うローカルプロセッサ、ローカルメモ
リ、伝送制御回路を備えた通信制御ユニットと、他の上
位制御ユニットと、これら各制御ユニットが共同使用す
るシステムメモリ及びシステムバスを有するステーショ
ン装置同士がデータをフレーム化して転送するローカル
ネットワークシステムにおいて、該フレーム化されて受
信した複数フレームにおける所定のデータを一連のデー
タとして、前記ローカルメモリを経由することなく、前
゛記システムメモリに直接書き込めるように構成されて
いる。
ワークシステムは、階層化されたシステム構成が設定さ
れ、通信制御を行うローカルプロセッサ、ローカルメモ
リ、伝送制御回路を備えた通信制御ユニットと、他の上
位制御ユニットと、これら各制御ユニットが共同使用す
るシステムメモリ及びシステムバスを有するステーショ
ン装置同士がデータをフレーム化して転送するローカル
ネットワークシステムにおいて、該フレーム化されて受
信した複数フレームにおける所定のデータを一連のデー
タとして、前記ローカルメモリを経由することなく、前
゛記システムメモリに直接書き込めるように構成されて
いる。
以下本発明の実施例について詳細に説明する。
（実施例）
第５図は、本発明の実施例による通信制御ユニット３の
内部構成を示すものである。第２図に示した従来の通信
制御ユニット３と異なる点は、システムインタフェース
１７の代りにテーブルアドレス通知ボート１８．加算回
路１９．比較回路２０．バス変換回路２１が新たに設け
られたことである。
内部構成を示すものである。第２図に示した従来の通信
制御ユニット３と異なる点は、システムインタフェース
１７の代りにテーブルアドレス通知ボート１８．加算回
路１９．比較回路２０．バス変換回路２１が新たに設け
られたことである。
テーブルアドレス通知ボート１８は、システムメモリ２
内の任意の位置に置かれ、ＣＰＵＩとローカルＣＰＵＩ
Ｉとの間のインタフェース情報をやり取りするために用
いられるインタフェース情報テーブルの先頭アドレスを
、アプリケーションプログラム起動時等にＣＰＵＩ側か
ら通知する手段であり、このインタフェース情報テーブ
ルにより、受信した一連のデータのシステムメモリ２内
の転送先アドレス等の情報をローカルＣＰＵＩＩに通知
するためのものである。
内の任意の位置に置かれ、ＣＰＵＩとローカルＣＰＵＩ
Ｉとの間のインタフェース情報をやり取りするために用
いられるインタフェース情報テーブルの先頭アドレスを
、アプリケーションプログラム起動時等にＣＰＵＩ側か
ら通知する手段であり、このインタフェース情報テーブ
ルにより、受信した一連のデータのシステムメモリ２内
の転送先アドレス等の情報をローカルＣＰＵＩＩに通知
するためのものである。
加算回路１９は、比較回路２０からの指示により、伝送
制御ｊＬｓ１１４からのアクセス時のみアドレスバスの
値にローカルＣＰＵＩＩによりセットされた値を加算す
る。この回路は減算回路でもかまわない。
制御ｊＬｓ１１４からのアクセス時のみアドレスバスの
値にローカルＣＰＵＩＩによりセットされた値を加算す
る。この回路は減算回路でもかまわない。
比較回路２０は、ローカルのアドレスバスを監視し、伝
送制御ＬＳ１１４がローカルＲＡＭ１２とシステムメモ
リ２のどちらをアクセスするかを決定する。
送制御ＬＳ１１４がローカルＲＡＭ１２とシステムメモ
リ２のどちらをアクセスするかを決定する。
バス変換回路２１は、ローカルＣＰＵＩＩのシステムメ
モリ２へのアクセスの際ローカルバス１６とシステムバ
ス４との変換を行うほか、伝送制御ＬＳ１１４からのシ
ステムメモリ２へのアクセスか、あるいはローカルＣＰ
ＵＩＩからのアクセスかによって、システムバス４に出
力するアドレスを切り替える。
モリ２へのアクセスの際ローカルバス１６とシステムバ
ス４との変換を行うほか、伝送制御ＬＳ１１４からのシ
ステムメモリ２へのアクセスか、あるいはローカルＣＰ
ＵＩＩからのアクセスかによって、システムバス４に出
力するアドレスを切り替える。
第６図は、本発明の実施例において送受される信号のフ
レーム構成を示し、前記従来例の固定長へのヘッダ部Ｈ
の中の固定位置にシーケンシャルデータカウンタＳＤＣ
を持つ。
レーム構成を示し、前記従来例の固定長へのヘッダ部Ｈ
の中の固定位置にシーケンシャルデータカウンタＳＤＣ
を持つ。
シーケンシャルデータカウンタＳＤＣは、例えばレコー
ドといった上位のＣＰＵＩで扱われるｌデータの単位が
複数のフレームにまたがった場合、そのフレームのデー
タ部の先頭の、レコードの先頭からのオフセット量を表
す。
ドといった上位のＣＰＵＩで扱われるｌデータの単位が
複数のフレームにまたがった場合、そのフレームのデー
タ部の先頭の、レコードの先頭からのオフセット量を表
す。
第７図は、前記ルコードのｉ番目のフレームＦｉ とｉ
＋１番目のフレームＦＡ＋１が到着する様子を、タイム
チャートに表したものである。図中、ｉ番目のフレーム
Ｆ１のヘッダ部Ｈｉ内のシーケンシャルデータカウンタ
ＳＤＣ，にはレコードの先頭からｉ−１番目のフレーム
までのデータ部りの総量が入っている。また、ｉ＋１番
目のフレームＦｉ、のヘッダ部Ｈ五、内のシーケンシャ
ルデータカウンタ５ＤＣｉ、、にはｉ番目のフレームの
データ部り、の長さを前記ｉ番目のフレームのシーケン
シャルデータカウンタＳＤＣ，に加えた値が入っている
。ｉ＋２番目のフレーム以下も同様である。
＋１番目のフレームＦＡ＋１が到着する様子を、タイム
チャートに表したものである。図中、ｉ番目のフレーム
Ｆ１のヘッダ部Ｈｉ内のシーケンシャルデータカウンタ
ＳＤＣ，にはレコードの先頭からｉ−１番目のフレーム
までのデータ部りの総量が入っている。また、ｉ＋１番
目のフレームＦｉ、のヘッダ部Ｈ五、内のシーケンシャ
ルデータカウンタ５ＤＣｉ、、にはｉ番目のフレームの
データ部り、の長さを前記ｉ番目のフレームのシーケン
シャルデータカウンタＳＤＣ，に加えた値が入っている
。ｉ＋２番目のフレーム以下も同様である。
第８図は、第７図に示したルコード内のｉ番目のフレー
ムＦ、とｉ＋１番目のフレームＦ ｉｌｌが到着したと
きに、フレーム中のデータ部り、。
ムＦ、とｉ＋１番目のフレームＦ ｉｌｌが到着したと
きに、フレーム中のデータ部り、。
Ｄ ｉｌｌ のみがシステムメモリ２の連続したエリア
へ直接転送される様子を示している。
へ直接転送される様子を示している。
以下、本発明の実施例による動作を、第５図〜第８図お
よび第９図に示したローカルＲＯＭ１２内に格納されて
いるローカルＣＰＵＩＩの処理手順に従って、説明する
。ただし、第９図はローカルＲＯＭ１２内の処理手順の
内、加算回路１９及び比較回路２０の制御に関わる部分
のみを示し、他のプロトコル処理は示していない。
よび第９図に示したローカルＲＯＭ１２内に格納されて
いるローカルＣＰＵＩＩの処理手順に従って、説明する
。ただし、第９図はローカルＲＯＭ１２内の処理手順の
内、加算回路１９及び比較回路２０の制御に関わる部分
のみを示し、他のプロトコル処理は示していない。
伝送路５から受信した信号の各フレームは第２図の従来
例の場合と同様、伝送制御ＬＳ１１４によって自ステー
ション宛か否かが判断され、自ステーション宛のフレー
ムであればローカルＲＡＭ１３上の受信バッファのエリ
アに伝送制御１１１Ｌｓ１１４内のＤＭＡ機能により転
送される。第７図で、時刻ｔ０にｉ番メモリのフレーム
Ｆ、の先頭が到着し、時刻１＋迄に伝送制御ＩＬｓ１１
４にて自ステーション宛であると判定が下され、ローカ
ルＲＡＭ１３へｌ ＤＭＡ転送が開始される。
例の場合と同様、伝送制御ＬＳ１１４によって自ステー
ション宛か否かが判断され、自ステーション宛のフレー
ムであればローカルＲＡＭ１３上の受信バッファのエリ
アに伝送制御１１１Ｌｓ１１４内のＤＭＡ機能により転
送される。第７図で、時刻ｔ０にｉ番メモリのフレーム
Ｆ、の先頭が到着し、時刻１＋迄に伝送制御ＩＬｓ１１
４にて自ステーション宛であると判定が下され、ローカ
ルＲＡＭ１３へｌ ＤＭＡ転送が開始される。
このとき、比較回路２０には、すでに前回のフレーム（
ｉ−１番目）受信時に今回受信するフレームのヘッダ部
Ｈ！のローカルＲＡＭ１３上の最終アドレスＡＤＤ□が
セットされており、アドレスバスの値と比較を行ってい
る。もし、この比較値よりアドレスバスの値が小さい場
合、即ちヘッダ部Ｈ。
ｉ−１番目）受信時に今回受信するフレームのヘッダ部
Ｈ！のローカルＲＡＭ１３上の最終アドレスＡＤＤ□が
セットされており、アドレスバスの値と比較を行ってい
る。もし、この比較値よりアドレスバスの値が小さい場
合、即ちヘッダ部Ｈ。
の転送の際には、比較回路２０によりそのままローカル
ＲＡＭ１３に転送されるが、アドレスバスの値が比較値
を越えた場合、即ちデータ部Ｄ、の転送の際にはバス変
換回路２１を通してシステムバスが選ばれるようになっ
ている。従って、時刻ｔ２までの到着フレームの内容は
ローカルＲＡＭ１３に転送される。一方、ローカルＣＰ
ＵＩＩは第９図に示すごと＜ｔｏ〜ｔ１の間はＳＤＣ，
の受信を持っている。
ＲＡＭ１３に転送されるが、アドレスバスの値が比較値
を越えた場合、即ちデータ部Ｄ、の転送の際にはバス変
換回路２１を通してシステムバスが選ばれるようになっ
ている。従って、時刻ｔ２までの到着フレームの内容は
ローカルＲＡＭ１３に転送される。一方、ローカルＣＰ
ＵＩＩは第９図に示すごと＜ｔｏ〜ｔ１の間はＳＤＣ，
の受信を持っている。
時刻ｔ、に割り込み等の何等かの手段によりシーケンシ
中ルデータカウンタＳＤＣ，を受信したことを知ったロ
ーカルＣＰＵＩＩは、この５ＤＣｉの値と、インタフェ
ース情報テーブルにＣＰＵ１により書かれているこの受
信レコードの格納エリア先頭アドレスＡＤＤ−＋と、前
記ヘッダ部Ｈ３のローカルＲＡＭ１３上の最終アドレス
ＡＤＤｌｌｉより計算した値を、加算回路１９にセット
する。
中ルデータカウンタＳＤＣ，を受信したことを知ったロ
ーカルＣＰＵＩＩは、この５ＤＣｉの値と、インタフェ
ース情報テーブルにＣＰＵ１により書かれているこの受
信レコードの格納エリア先頭アドレスＡＤＤ−＋と、前
記ヘッダ部Ｈ３のローカルＲＡＭ１３上の最終アドレス
ＡＤＤｌｌｉより計算した値を、加算回路１９にセット
する。
この計算式は以下の通りである。
〔加算回路設定値） ＝ＡＤＤ□＋ＳＤＣ，−ＡＤＤ、
ｌ。
ｌ。
時刻ｔ２に転送先がローカルＲＡＭ１３からシステムメ
モリ２に切り替えられたとき、ローカルバス１６のアド
レスバスの値に前記加算回路１９にセットされた値が加
えられ、システムバス４のアドレスバスにバス変換回路
２１に通して出力される。これにより、第８図に示した
ごとく、ｉ番目のフレームＦ、のデータ部り、がシステ
ムメモリ２内のｉ−１番目のデータ部Ｄｔ−＋が格納さ
れた次の位置ＡＤＤ、、に直接転送される。
モリ２に切り替えられたとき、ローカルバス１６のアド
レスバスの値に前記加算回路１９にセットされた値が加
えられ、システムバス４のアドレスバスにバス変換回路
２１に通して出力される。これにより、第８図に示した
ごとく、ｉ番目のフレームＦ、のデータ部り、がシステ
ムメモリ２内のｉ−１番目のデータ部Ｄｔ−＋が格納さ
れた次の位置ＡＤＤ、、に直接転送される。
ローカルＣＰ Ｕｌｌは加算回路１９をセットした後は
、第９図に示す通りフレームの受信終了を持つ。
、第９図に示す通りフレームの受信終了を持つ。
時刻ｔ、にｉ番目のフレームＦ、の受信が終了したこと
を割り込み等の手段により知ったローカルＣＰＵＩＩは
、次のフレーム受信に備えて、次のフレームのヘッダ部
Ｈ１＋１のローカルＲＡＭ１３上の最終アドレスを比較
回路２０にセットしておく。
を割り込み等の手段により知ったローカルＣＰＵＩＩは
、次のフレーム受信に備えて、次のフレームのヘッダ部
Ｈ１＋１のローカルＲＡＭ１３上の最終アドレスを比較
回路２０にセットしておく。
以下、ｉ＋１番目のフレームＦ！＋１の受信に関しては
、第７図及び第９図のｔ０〜ｔ、がｔ４〜ｔ７に対応し
、ｉ番目のフレームＦ、と同様の動作により第８図に示
すごとくヘッダ部Ｈｉ ＋ １がローカルＲＡＭ１３上
に、データ部Ｄ！＋１がシステムメモリ２上に、途切れ
ることなく転送される。
、第７図及び第９図のｔ０〜ｔ、がｔ４〜ｔ７に対応し
、ｉ番目のフレームＦ、と同様の動作により第８図に示
すごとくヘッダ部Ｈｉ ＋ １がローカルＲＡＭ１３上
に、データ部Ｄ！＋１がシステムメモリ２上に、途切れ
ることなく転送される。
以上の説明においては、加算回路１９．比較回路２０が
ローカルバス１６に個別に接続される構成について説明
したが、加算回路１９．比較回路２０と同様の働きをす
る機能を伝送制御ＬＳ１１４の内部に設けてもよい。
ローカルバス１６に個別に接続される構成について説明
したが、加算回路１９．比較回路２０と同様の働きをす
る機能を伝送制御ＬＳ１１４の内部に設けてもよい。
また、ヘッダ部の長さは固定であるように説明したが、
予めヘッダ部内にヘッダ部の長さ情報を持つよう構成す
るようにし、これにより伝送制御ＬＳ１１４がヘッダ部
とデータ部の境界を判断して各々ＤＭＡ転送先を変化さ
せるよう構成してもよい４ さらに、システムメモリ２上のデータ転送先をＣＲＴの
画像メモリのエリアを指定すれば、ＣＰＵ１を介するこ
となく直接データをＣＲＴ画面上に表示することもでき
る。
予めヘッダ部内にヘッダ部の長さ情報を持つよう構成す
るようにし、これにより伝送制御ＬＳ１１４がヘッダ部
とデータ部の境界を判断して各々ＤＭＡ転送先を変化さ
せるよう構成してもよい４ さらに、システムメモリ２上のデータ転送先をＣＲＴの
画像メモリのエリアを指定すれば、ＣＰＵ１を介するこ
となく直接データをＣＲＴ画面上に表示することもでき
る。
（発明の効果）
以上説明したように、本発明によれば、ヘッダ部のみを
通信制御ユニット内のローカルメモリに格納し、アプリ
ケーションプログラムで扱われるデータ部をローカルメ
モリに格納することなく直接アプリケーション側のシス
テムメモリの任意の位置に転送し、ローカルメモリの受
信用バッファの規模を極小化することにより、高速かつ
安価で柔軟性に富むローカルエリアネットワークシステ
ムを実現することができる。
通信制御ユニット内のローカルメモリに格納し、アプリ
ケーションプログラムで扱われるデータ部をローカルメ
モリに格納することなく直接アプリケーション側のシス
テムメモリの任意の位置に転送し、ローカルメモリの受
信用バッファの規模を極小化することにより、高速かつ
安価で柔軟性に富むローカルエリアネットワークシステ
ムを実現することができる。
第１図は本発明の適用対象であるローカルエリアネット
ワークに接続されるステージせン装置の概略構成図、第
２図は第１図の装置に用いられる従来の通信制御ユニッ
トを示すブロック図、第３図は第３図の従来例で伝送さ
れる信号のフレームを説明するためのフレーム構成側図
、第４図４！’従来例においてフレーム中のデータ部の
みがシステムメモリに転送されることを示す流れ図、第
５図は本発明の一実施例による通信制御ユニットの構成
側図、第６図は本発明の一実施例に用いられる伝送信号
のフレームを説明するためのフレーム構成図、第７図は
本発明の一実施例によるフレーム受信の様子を説明する
ためのタイムチャート、第８図は本発明の一実施例によ
りフレーム中のデータ部がシステムメモリに直接転送さ
れることを示す流れ図、第９図は本発明に従ったローカ
ルＣＰＵの処理手順を説明するためのフローチャートで
ある。
ワークに接続されるステージせン装置の概略構成図、第
２図は第１図の装置に用いられる従来の通信制御ユニッ
トを示すブロック図、第３図は第３図の従来例で伝送さ
れる信号のフレームを説明するためのフレーム構成側図
、第４図４！’従来例においてフレーム中のデータ部の
みがシステムメモリに転送されることを示す流れ図、第
５図は本発明の一実施例による通信制御ユニットの構成
側図、第６図は本発明の一実施例に用いられる伝送信号
のフレームを説明するためのフレーム構成図、第７図は
本発明の一実施例によるフレーム受信の様子を説明する
ためのタイムチャート、第８図は本発明の一実施例によ
りフレーム中のデータ部がシステムメモリに直接転送さ
れることを示す流れ図、第９図は本発明に従ったローカ
ルＣＰＵの処理手順を説明するためのフローチャートで
ある。
Claims (2)
- （１）階層化されたシステム構成が設定され、通信制御
を行うローカルプロセッサ、ローカルメモリ、伝送制御
回路を備えた通信制御ユニットと、他の上位制御ユニッ
トと、これら各制御ユニットが共同使用するシステムメ
モリ及びシステムバスを有するステーション装置同士が
データをフレーム化して転送するローカルネットワーク
システムにおいて、該フレーム化されて受信した複数フ
レームにおける所定のデータを一連のデータとして、前
記ローカルメモリを経由することなく、前記システムメ
モリに直接書き込めるように構成されたことを特徴とす
るローカルエリアネットワークシステム。 - （２）階層化されたシステム構成が設定され、通信制御
を行うローカルプロセッサ、ローカルメモリ、伝送制御
回路を備えた通信制御ユニットと、他の上位制御ユニッ
トと、これら各制御ユニットが共同使用するシステムメ
モリ及びシステムバスを有するステーション装置同士が
データをフレーム化して転送するローカルネットワーク
システムにおいて、該フレーム化されて受信した複数フ
レームにおける所定のデータを一連のデータとして、前
記ローカルメモリを経由することなく、前記システムメ
モリに直接書き込めるように構成し、さらに前記上位制
御ユニットと前記通信制御ユニットとの間のインタフェ
ース情報の書き込みエリアの先頭アドレスを下位の通信
制御ユニットに対して通知し、該インタフェース情報に
より前記上位制御ユニット内のシステムメモリにおける
一連のデータの書き込み位置等を通知する手段を設けた
ことを特徴とするローカルエリアネットワークシステム
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62109754A JPS63275239A (ja) | 1987-05-07 | 1987-05-07 | ロ−カルエリアネツトワ−クシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62109754A JPS63275239A (ja) | 1987-05-07 | 1987-05-07 | ロ−カルエリアネツトワ−クシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63275239A true JPS63275239A (ja) | 1988-11-11 |
Family
ID=14518401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62109754A Pending JPS63275239A (ja) | 1987-05-07 | 1987-05-07 | ロ−カルエリアネツトワ−クシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63275239A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007266759A (ja) * | 2006-03-27 | 2007-10-11 | Sony Computer Entertainment Inc | ネットワーク処理装置、マルチプロセッサシステムおよびネットワークプロトコル処理方法 |
-
1987
- 1987-05-07 JP JP62109754A patent/JPS63275239A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007266759A (ja) * | 2006-03-27 | 2007-10-11 | Sony Computer Entertainment Inc | ネットワーク処理装置、マルチプロセッサシステムおよびネットワークプロトコル処理方法 |
| US8175116B2 (en) | 2006-03-27 | 2012-05-08 | Sony Computer Entertainment Inc. | Multiprocessor system for aggregation or concatenation of packets |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6742063B1 (en) | Method and apparatus for efficient transfer of data packets | |
| JP2004171209A (ja) | 共有メモリデータ転送装置 | |
| JPH03188546A (ja) | バスインターフェイス制御方式 | |
| EP0844566B1 (en) | Interface apparatus for adapting data width to system bus width | |
| JPS63275239A (ja) | ロ−カルエリアネツトワ−クシステム | |
| JPH1063617A (ja) | シリアル通信装置 | |
| JP2762506B2 (ja) | 回線制御装置 | |
| JPH07271654A (ja) | コントローラ | |
| JP3077992B2 (ja) | データ伝送装置 | |
| US6078973A (en) | System controller interfacing a main memory and a modem and transferring data directly between dedicated region of the memory and the modem I/O circuitry | |
| JP2001167022A (ja) | データ転送システム | |
| JPH1011411A (ja) | 割込み制御システム | |
| JP2000029823A (ja) | バスアクセス制御回路 | |
| JP2001067306A (ja) | バスインターフェース装置およびデータ転送装置 | |
| JPH03119484A (ja) | 画像処理装置 | |
| JPH09186836A (ja) | ディジタル複写機 | |
| JP2001084182A (ja) | バス接続装置、コンピュータ及び記録媒体 | |
| JPS6217879Y2 (ja) | ||
| JP2504511B2 (ja) | Ｄｍａコントロ―ラ | |
| JPH04330541A (ja) | 共通データ転送システム | |
| JP2001167046A (ja) | 画像処理装置 | |
| JP2003150534A (ja) | チェインブロック転送方法及び通信制御装置 | |
| JPS6383854A (ja) | デ−タ転送回路 | |
| JPS61267852A (ja) | デ−タ・バス変換方式 | |
| JPH1021207A (ja) | Ｃｐｕ間通信装置 |