JPS63273836A - 液晶表示デバイス - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、一対の離間された支持ブレトと、これ等プレ
ート間の液晶と、前記の支持プレート上に設けられた対
向する電極によって夫々形成された、マトリックスアレ
ー内の複数の画素と、前記の支持プレートの一方に支持
され、該支持プレート上のアドレスラインと画素の間に
直列に接続された複数のスイッチング素子とを有する液
晶表示デバイスに関するものである。

より正確にはアクティブマトリックスアドレス指定液晶
表示デバイス（ａｃｔｉｖｅ　ｍａｔｒｉｘ　ａｄｄｒ
ｅｓｓｅｄｄｉｓｐｌａｙ　ｄｅｖｉｃｅ）と呼ばれる
この種の液晶表示デバイスは、英数字またはビデオ情報
の表示に適している。

このような表示デバイスの一つの公知の形では、薄膜ト
ランジスタ（ＴＰＴ）がスイッチング素子として用いら
れている。画素および同様にＴＰＴは列と行に配され、
行および列アドレスラインの組が前記一方の支持プレー
ト上に支持される。各列のすべてのＴＰＴのゲートは各
列アドレスラインに接続され、各行のすべてのＴＰＴの
ソースは各行アドレスラインに接続される。ＴＰＴのド
レーンは前記のプレート上に設けられた個々の画素に接
続される。

一時一線（ａ　１ｉｎｅ　−ａｔ　−ａ　　−ｔｉｍｅ
）アドレス指定技術は次のようにして用いられ、すなわ
ち、ＴＰＴの各列が順次にスイッチオンされ、例えばビ
デオ情報信号が同時に行アドレスラインに加えられ、こ
れ等の信号が列のオンされたＴＰＴを経て画素に現れる
。−セット期間の後、ＴＰＴの列はタン−オフされ、Ｔ
ＰＴの次列がターンオンされる。最初のアドレスされた
列は、画素の固有容量とオフ状態におけるＴＰＴの高イ
ンピーダンスのために、次にその列がアドレスされる迄
すなわち次のビデオフィールドの間維持される。

表示デバイスの別の形では、スイッチング素子として２
端子非線形素子を用いて簡単化された構造が得られる。

例えば米国特許明細書第４２２３３０８号に記載された
ダイオード構造、或はダイオード構造が金属−絶縁体−
金属（ｍｅｔａｌ　−Ｉｎ５ｕｌａｔｏｒ　−Ｍｅｔａ
ｌ　：ＭＩＭ）より成るダイオード構造の形を用いるこ
とができる。これ等のデバイスでは画素は列と行に配さ
れ、この場合一方の支持プレートは例えばアドレスライ
ンの列を支持しまた他方の支持プレートはアドレスライ
ンの行を支持し、これ等アドレスラインの夫々は、直列
の２端子スイッチング素子を経て、その行と関係した個
々の画素電極に接続される。

前記の液晶表示デバイスのすべての公知の形では、スイ
ッチング素子と関係のアドレスラインとが前記一方の支
持プレート上のそれ等と関係した画素電極の側方に位置
され、該電極と一体に形成された延長部によって画素電
極と接続されているのが共通している。したがって、表
示デバイスの利用領域を考えると、利用領域の成る割合
がスイッチング素子と関係のアドレスラインとに当てら
れ、画素電極は残りの利用領域に限定される。したがっ
て実際の画素で占められる利用領域の割合を最大にする
ためには、スイッチング素子と関係のアドレスラインと
の物理的寸法を最小に保つことが必要であった。

アクティブマトリックスアドレス指定表示デバイスの性
質から、これを十分に信頼できるように大きな領域のア
レー内につくることは困難であると長い間認識されてき
ており、できないとされた問題は共通したものであった
。個々のスイッチング素子の故障によって画素欠陥が生
じ、画素の全体の列または行に欠陥をきたし、デバイス
をだめにすることがある。この問題を軽減するために、
ＴＰＴタイプ表示デバイスにおいて、重複の目的で各画
素に１個以上、代表的には２個のＴＰＴを関係させるこ
とが試みられた。けれども追加的なスイッチング素子を
設けることは実際の画素に対して利用可能な領域を更に
減少する結果となり、したがって、表示デバイスの所定
の寸法に対して、表示発生に役立つ領域に対する表示発
生に役立たない領域の比を増加する。

本発明の目的は、表示発生に役立つ領域番ご対する表示
発生に役立たない領域の比を最小にできるアクティブマ
トリックスアドレス指定液晶表示デバイスを得ることに
ある。

本発明の別の目的は、成る程度の故障許容度を有し、こ
のためアドレス指定素子の欠陥の影響が少ないアクティ
ブマトリックスアドレス指定液晶表示デバイスを得るこ
とにある。

本発明の更に別の目的は、比較的簡単な製造工程とする
ことができまた安価に製造できるアクティブマトリック
スアドレス指定液晶表示デバイスを得ることにある。

本発明は、冒頭に記載した液晶表示デバイスにおいて、
一方の支持プレート上の画素電極はこの一方の支持プレ
ート上のスイッチング素子と関係のアドレスラインとの
両方の上にあり、この場合スイッチング素子はこれ等画
素電極とアドレスラインの間に位置することを特徴とす
るものである。

このような表示デバイスによれば、前に述べた従来構造
のように、前記の一方の支持プレート上に、横に配設さ
れるスイッチング素子とアドレスラインを設けるための
領域をとって置く必要が避けられる。横でなくて寧ろ縦
形構造を用いることによって、画素を更に互に近づけて
配置することができる。したがって、前記の一方の支持
プレートの画素電極に当てることのできる領域を増すこ
とができ、表示を発生する役をする実際の領域と表示の
発生に寄与しない残りの領域との比を最大にし、表示発
生目的のために支持プレートのより有効な利用をきたす
。

その上、このような縦形構造を用いることにより、前記
の一方の支持プレート上の各アドレスラインは画素の幅
迄の幅を有することができる。実際に、アドレスライン
の横寸法はしたがって実質上画素の横寸法と同じで、こ
の場合アドレスラインの横寸法は画素の対応した寸法を
形成するのに役立つ。

表示デバイスは反射モードで動作するようにもできる。

けれども、好ましい実施態様では、デバイスは透過モー
ドで働くようにされている。この場合、前記の一方の支
持プレート上のアドレスラインが画素を通る光の通過を
余り妨げることのないように、これ等のアドレスライン
は実質上透明に例えばインジウム錫酸化物（ＩＴＯ）で
つくられる。

簡単および便宜のために、スイッチング素子はダイオー
ド構造のような２端子の双方向性非線形デバイスである
のが好ましい。このようなダイオード構造例えばＭＥ槽
構造画素に対して容易に極めて小さな寸法に形成できる
ことを考えれば、これ等ダイオード構造の画素下方の存
在がデバイスを通る光の通過に殆んど影響を与えること
はない。

光の透過が妨げられるあらゆる可能性をなくし、最適の
透過特性を得るために、スイッチング素子を、光に対し
て実質上透明性を示すように形成してもよい。例えば、
このスイッチング素子は、ＩＴＯの２つの層の間に挟ま
れた窒化珪素の薄い皮膜より成り、ＩＴＯ層が事実上金
属構成要素として役立ってＭＩＭ構造のように働く実質
上透明なダイオード構造より成るものでよい。

それ等が透明であることを考えれば、スイッチング素子
の物理的な寸法は、例えば横形ＴＰＴにおけるように、
利用できる表示領域を最大にするために該スイッチング
素子の占める領域を最小にするように制限することは必
要ない。

本発明の好ましい実施態様では、故障許容度をもたせる
目的で複数のスイッチング素子が各画素に対して設けら
れ、これ等スイッチング素子は、関係のアドレスライン
に接続された各第１端子によって互いに並列に働くこと
ができる。表示デバイスを透過モードで働かせる場合に
は、各画素電極下方に複数のスイッチング素子を設ける
ことが画素を通る光を妨げないように（もっとも画素の
寸法に対する個々のスイッチング素子の小さな寸法を考
えれば必要ないかもしれないが）スイッチング素子を実
質上透明な素子として形成することができる。各画素に
設けることのできる透明なスイッチング素子の数は、透
過の点から制限されるのではなく、スイッチング素子と
画素の相対的な物理的寸法によってだけ制限される。故
障許容度をもたせる目的での各画素に対する複数のスイ
ッチング素子の供与を最も有利にするために、前記一方
の支持プレート上の各画素電極は複数の個別のサブ電極
より成り、これ等サブ電極の夫々は、複数のスイッチン
グ素子の各１個またはそれ以上と接続されるのが好まし
い。このように、各画素は事実上多数のサブ画素に分け
られ、夫々がそれに関係した１個またはそれ以上のスイ
ッチング素子を通じて個々に制御可能である。したがっ
て、表示信号が画素に加えられると、各画素の個々のサ
ブ画素はそれ等の各スイッチング素子を経て互いに無関
係にスイッチされ、画素から表示効果を生ずる。たとえ
１個またはそれ以上のサブ画素が動作不能であっても、
画素自体に対するサブ画素の数および寸法に応じて、許
容できる表示効果を依然として得ることができる。２〜
３の欠陥サブ画素を有する画素によりつくられた表示効
果は成る程度の影響を受けることは避は難いが、代表的
には数十万個の多数の画素を有し、夫々が例えば僅か３
００　Ｘ　３００マイクロメータの領域を占めるデバイ
スを見た場合、眺める人によってこれが認識されること
はないであろう。したがってデバイスは、各画素全体に
対して唯１個のスイッチング素子を用い、スイッチング
素子が故障した場合には少なくともこれに関係した画素
が完全にだめになり、おそらくはデバイスが役に立たな
くなる公知のデバイスとちがって、多数の画素が前記の
ように影響を受けて依然として満足な結果で使用するこ
とができる。

従来のマトリックス液晶表示デバイスにおげろように、
前記の一方の支持プレート上の画素電極は一般に平で該
支持プレートの対向する面に実質上平行な面内を延在し
、したがってこの場合、画素と関係した複数のスイッチ
ング素子は画素電極の下方にある実質上平らなアレー内
に都合よく配されることができる。各画素と関係するス
イッチング素子の実質上平らなアレーは、画素電極の領
域の少なくとも大部分に相当する領域を占め、このアレ
ーは、該アレーのスイッチング素子が画素電極の領域に
対して事実上互に均一に分離されて配設されるのが好ま
しい。言い換えれば、各画素の複数のスイッチング素子
は、実質上画素の領域に相当する画素電極下方の領域の
個々の平等に分離された個別領域を占めるように広がる
ことができる。

２端子の双方向性スイッチング素子としてのダイオード
の使用は特に魅力的で、別の利点を得ることを可能にす
る。前に述べたように、ダイオード構造は、“金属゛構
成要素としてインジウム錫酸化物（ＩＴＯ）をまたその
間に挟まれた絶縁体構成要素として窒化珪素例えば非化
学当量的（ｎｏｎ　−ｓｔｏｉｃｈｉｏｍｅｔｒｉｃ）
な窒化珪素を有する一種の旧台でもよく、これ等の材料
は、薄い層の形で可視光に対して実質的に透明である。

これに代えて、窒化珪素の代りに酸化珪素を用いてもよ
い。使用することのできるＭＩＭタイプ素子の別の形は
、透明である必要のない導電層をかぶせた陽極処理（ａ
ｎｏｄ　１ｓｅｄ　）タンクル皮膜より成るものでもよ
い。

本発明の一実施態様では、例えばＩＴＯの、ダイオード
構造の導電性端子層の１つとして働くデポジットされた
導電層が画素電極としても役立つことができる。言い換
えれば、画素電極は、ダイオード構造の導電端子構成要
素の１つと一体に１つの層として形成される。ダイオー
ド構造の他方の導電端子構成要素は前記の一方の支持プ
レート上に支持された平行なアドレスラインの組の１つ
の各部分によって都合良く構成されることができ、初め
に述べた導電端子層は、絶縁体例えば窒化珪素の薄い層
によって支持プレートの垂直方向にこのアドレスライン
から分離される。表示デバイスの他方の支持プレートは
前記の第１の組と直角にＸ−ｙ配列で配された第２の組
の平行な導体を支持し、この場合第１と第２の組の導体
のオーバーラツプ領域は画素領域を形成する。

同様に支持プレート上の交差した導体の組と旧門様のダ
イオード構造を用いた別の実施態様では、前記一方の支
持プレートから遠い方の、液晶材料に対面したダイオー
ド構造の導電端子層は実際の画素電極より別々に形成さ
れ、これ等は、例えばＩＴＯの重ねられた導体層より成
り、容量結合を形成するように、窒化珪素のような絶縁
材料によってそれより分離されている。前のように、ダ
イオ−ド構造の他方の導電端子層は前記の一方の支持プ
レートに支持されたアドレスラインの組の１つの各部分
によって構成される。

この実施態様では、ダイオード構造の初めに挙げた導電
端子は、絶縁マトリックス材料中に分散され且つ絶縁体
の薄い皮膜によってダイオード構造の他方の導電端子よ
り分離された導電材料例えばＩＴＯの粒子で構成するこ
とができる。ダイオード構造の金属構成要素の一方のこ
の分散は、任意でよいが、各画素サブ電極が容量結合を
通してかくして形成された少なくとも１つのダイオード
構造好ましくは複数のダイオード構造と関係するのを保
証するのに十分な密度を有する。

ダイオード構造のこの形成方法は、従来のフォトエツチ
ング工程の使用を避け、例えば粉末ＩＴＯを用いて前記
の一方の支持プレート上のアドレスライン上に支持され
た薄い絶縁体層上にこのＩＴＯを散布することにより、
簡単な技法を用いて行うことができる。

この実施態様の変形では、前記の一方の支持プレートか
ら遠い方のダイオード構造の金属構成要素は、マスクを
経てデポジットされた導電性材料例えばＴＴＯの個別の
ドツトとして形成され、このため、かくして形成された
ダイオード構造の位置決めと間隔は任意というよりも寧
ろかなりの程度予め決められる。このデポジションは、
好都合な形ではシャドーマスクと同様な構造を有するこ
とのできる適当なマスクを通しての導電性材料の蒸発を
含んでもよい。この技法は、フォトエツチング操作の必
要を避けるに加えて次のような別の利点を有する、すな
わち、比較的安価で、前記の任意的な分散技法にくらべ
て、各画素に設けられるダイオード構造の数、更に正確
に云えばそれが１個でもそれ以上でも各画素サブ電極と
関係するダイオード構造の数を制御することができる。

以上述べた実施態様または変形のすべてにおいて液晶表
示デバイスの各画素は該画素に関係して少なくとも１個
の蓄積キャパシタを有することができる。前記の一方の
支持プレート上の各画素が夫々各サブ画素を形成するの
に役立つ複数の個別のサブ電極を有する場合には、各サ
ブ画素が該サブ画素に関係して夫々の蓄積キャパシタを
有するのが好まし７い。これ等の蓄積キャパシタの一部
は、下にあって前記一方の支持プレート上の画素と絶縁
された、該支持プレート上に支持された少なくとも１つ
の別の導電層によって構成することができる。この別の
導電層は、蓄積キャパシタの一部を構成する以外に、画
素電極と下にあるアドレスラインとの間に位置して画素
電極を下にあるそれ等のアドレスラインよりじゃ蔽する
役をすることができるという別の有用な利点を有する。

このじゃ蔽の結果、画素とそのアドレスラインの間のあ
らゆるキャパシタが最小にされる。

以下本発明の液晶表示デバイスを添付の図面を参照して
種々の実施態様によって更に詳しく説明する。

以後説明するすべての実施態様および変形に適用可能な
第１図には、列と行のマトリックスアレー内に配され、
間に液晶材料を有する離間された電極より成る多数の画
素１０を有するアクティブマトリックス液晶表示装置の
一部が示されている。

この第１図は６つの画素だけを示す。画素１０は、２つ
のガラス支持プレート（図示せず）の対面する面上に支
持された導体１２および１４の形の２組のアドレスライ
ンを経てアドレスされ、前記の支持プレート上には画素
電極も支持されている。各組の導体は互に平行に配設さ
れ、前記の２つの組はそれ等の離間された平面内を互に
直角に延在し、その交差点に画素領域を形成する。

列導体１２は走査電極として役立ち、各列導体１２に走
査信号を順くりに逐次供給する駆動回路（図示せず）に
よって駆動される。この走査信号と同期してデータ信号
が導体１４の行に供給され、列導体１２が走査された時
に該列導体と関連した画素の列より所要の表示を生じる
。ビデオまたはＴＶ表示装置の場合には、これ等のデー
タ信号はビデオ情報信号を有する。走査信号とデータ信
号の差が十分に大きいように適当に選ぶことにより、列
導体１２と行導体１４の交差部における選択された画素
の光透過率を、可視表示効果をつくるように変える＝２
１− ことができる。画素は、走査信号とデータ信号の両方が
各画素１０とその列導体１２との間に直列に接続された
非線形素子の形のスイッチング素子１６によって供給さ
れるのに応じて付活されて表示効果を生ずるだけである
。列導体１２に加えられた走査信号によって該列の画素
と関連したスイッチング素子が導通され、これによって
走査信号を画素に通す。走査信号は、データ信号と共に
画素から所望の光効果を生じる。データ信号それたけで
はこのような効果を生じるのに不十分である。多数の画
素の個々の表示効果が一度に１つの列がアドレスされ、
組合されて１つの完全な表示をつくる。

液晶画素の透過／電圧特性を利用してグレイスケールレ
ベルを得ることができる。

スイッチング素子の電圧／導通特性は、画素を横切る一
方の正味のバイアスしたがって液晶材料の電気化学的な
低次化（ｄｅｇｒａｄａｔｉｏｎ）が避けられるように
、双方向性で、零電圧に関して対称的であるのが理想的
である。けれども、この理想に近い電圧／導通は許容で
きる。便宜的には、駆動電圧ずなわち走査およびデータ
信号の極性が各フィールド完成毎に逆にされる。

２端子の、画素と直列で該画素に対して側方に離間され
た非線形スイッチング素子を用いたアクティブマトリッ
クス液晶表示デバイスは一般によく知られている。第１
図の表示装置の主な素子と一般的な動作は幾つかの点に
おいて前記の公知の装置と同様であり、したがって第１
図についての説明はその概略に止めた。これ等の点の詳
細については、例えば、共にスイッチング素子としてダ
イオードの使用を記載した米国特許明細書第４２２３３
０８号や英国特許明細書第２１４７１３５号およびスイ
ッチング素子としてＭＩＭの使用を記載した英国特許明
細書第２０９１４６８号を参照され度い。本発明では代
りに他の形の非線形スイッチング素子例えばＰ゛−ｎ−
Ｐ・、ｎ・−Ｐ−ｎ“ダイオード構造を使用することも
できる。

以下に本発明の種々の実施態様および変形を説明する。

これ等の実施態様において、支持プレートの１つに支持
された画素電極は、故障許容の目的で、これ等画素と支
持プレートに配設された関係のアドレスラインとの間に
配設され且つ画素電極で占められた領域の下にある複数
の個別に働くスイッチング素子と夫々関係される。更に
、各画素電極は多数の個別のサブ電極に分けられ、これ
等のサブ電極は、該サブ電極に加えられた電圧が各スイ
ッチング素子によって制御されるように、その画素と関
連した多数のスイッチング素子の少なくとも各１つと夫
々関係されている。本発明の液晶表示デバイスは反射モ
ードで作動されることもできるが、以下の実施態様はす
べて透過モードで作動されるようにしたものである。し
たがって、前記の支持プレート上のアドレスラインは、
画素を通る光の通過を余り阻止することのないように事
実上透明に形成される。画素の寸法に対するその物理的
な寸法を考えれば木質的なことではないが、スイッチン
グ素子もやはり事実上透明で、これ等特定の実施態様で
は、プールーフレンケル（Ｐｏｏｌｅ　−Ｆｒｅｎｋｅ
ｌ）効果を利用したＭＩＭ薄膜構造として働くダイオー
ド構造を有する。代表的な寸法としでは画素は略々３０
０　Ｘ　３００マイクロメータで、各画素が、例えば、
単一のスイッチング素子と夫々関係した９個のサブ電極
を有する場合には、各サブ電極は略々１００　Ｘ　１０
０マイクロメータでまた各スイッチング素子は略々５か
ら１０マイクロメータ平方とすることができる。

簡単のために、種々の実施態様の対応する部分には同じ
符号を用いである。

第２図は本発明のアクティブマトリックス表示デバイス
の第１実施態様の略断面図を示す。このデバイスは、互
に離された透明な支持プレート２０と２２を有し、それ
等の少なくとも対面した表面は絶縁性で、その間に液晶
材料２４が配されている。

前記のプレートは任意の適当な材料例えばガラスでよい
。

上方支持プレート２０は、インジウム錫酸化物（ＩＴＯ
）のような透明な導電性材料で形成された第２図にその
１つが見える行導体１４の組を支持する。

この導体１４とプレート表面のその間に介在する領域と
はポリイミドの絶縁性配向層２５で被覆される。

＝２５− 下方支持プレート２２は、やはりＩＴＯのような透明な
導電性材料で形成された第２図にその２つが見える列導
体１２の組を支持する。導体１２と１４の２つの組は、
前述したように互に実質上直角に延在し、その交差部に
ここでは１０で示した画素のマトリックスの場所を形成
する。導体１２と１４は、図示のように、実質上一定の
幅の平面ストリップとして夫々形成され、実質上方形の
画素をつくる。代りに、導体１２と１４は一体のストリ
ップとして形成される必要はなく、別々に形成された導
電性トラックで互に接続された画素領域において導電性
材料の個別の領域を有するものでもよい。

導体１２とプレート２２のその間に介在する面の領域上
には、単一層または分離した複数の層としてデポジット
された窒化珪素の絶縁層２７が設けられるが、もっとも
代りに二酸化珪素を用いることもできる。導体１２と１
４が交差し、導体１２と１４間のその交差部のオーバー
ラツプで決まる個々の画素領域に相当する領域における
前記の窒化珪素の部分には、マスクを通じて選択フォト
エツチングによリビット３０が形成される。層２７のこ
のような部分の夫々は規則正しい間隔のピットのマトリ
ックスを有し、図の断面ではこのようなピットの４個し
か見えないが第２図の例では４×４マトリツクスで、導
体１２上の画素領域に実質上相当する領域を占め、その
領域に関して実質上均一に離間されている。

前記のピット３０のエツチングに次いで非化学当量的な
窒化珪素の約１５０オングストロームの薄い皮膜がその
構造の上にデポジットされ、かくして絶縁体の薄膜を各
ピットの底３２において導体１２上に形成する。

ＩＴＯのような透明な導電性材料の個別のドツト３４が
、マスクを通してのデポジションかまたは層２７上にデ
ポジッ１〜された連続層の選択エツチングによって前記
の層２７上にデポジットされ、前記のピットの夫々内に
延在する。各ドツト３４は、第２図に示すように、その
夫々のピッ１へ３０上に延在しまたドツトを取囲む層２
７の直接隣接する表面上を側方に延在する方形または円
形層の形である。したがって、各画素１０は４×４の規
則正しいドツト３４のマトリックス（全部で１６）を有
し、これ等のドツトは第２図上方から見た場合第３図に
示すように画素の領域の殆んどの割合を占め、この領域
内で互に均一に分離されている。これ等のドツト３４は
支持プレート２２と関係した画素電極を形成し、このよ
うな画素電極は実際には１６個の個々に付勢可能なサブ
電極３４に分けられ、対応した数のサブ画素ＣＬＣを形
成し、これ等のサブ画素は、集合して支持プレート２２
上の画素電極として役立つ。

サブ電極の４×４マトリツクスは、離間された電極とし
て働く導体１４の上方にある部分とその間の液晶と共に
、１つの画素を形成する。

各ピット３０の底の窒化珪素の薄膜３２は、導体１２の
直接隣接する各表面部分とドツト３４と共に、２端子の
、非線形ダイオード構造を形成し、このダイオード構造
は、導体１２とドツト３４で形成された関係の画素間に
直列に接続される。各画素の１６個のサブ電極はしたが
って各ダイオード構造を通して同し導体１２に接続され
ている。

別のポリイミド配向層３５が層２７とドツト３４上にデ
ポジットされる。

第２図の表示デバイスの代表的な１つの画素と関係のス
イッチング素子の実効的な電気回路が第４図に示されて
いる。簡単のために、１６個のサブ電極と関係のダイオ
ード構造の３つだけが示してあり、存することのあるす
べての寄性容量は無視しである。

２端子の双方向性非線形デバイスである１門タイプダイ
オード構造はここでは便宜上３８に背面結合（ｂａｃｋ
　−ｔｏ　−ｂａｃｋ）ダイオードで示しである。

夫々導体１２および導体１４への走査信号およびデータ
信号を有し、ダイオード構造のしきい電圧を越えた適当
な電圧を導線１２に加えると、ダイオード構造３８は“
′スイッチ゛されてプールーフレンケル効果の下で導通
し、このため電圧はサブ電極３４に移る。この電圧は、
関係の導体１４に同時に加えられた別の電圧信号（デー
タ信号）と−緒に、サブ電極３４で形成された画素の夫
々に所要の電気光学効果を生ずる。このしきい電圧以下
では、ダイオ−ド構造３８は非導電性である。このダイ
オード構造は双方向性で実質上対称的なデバイスなので
、加えられた電圧の極性は、ＤＣ成分が液晶材料に作用
し、これによる材料の低次化を避けるように、引続くフ
ィールドで逆転することができる。

このようなデバイスは、つくるのに比較的簡単で安価で
ある。その上、関係のダイオード構造の欠陥によりサブ
画素の１つ或は更にはいくつかの故障の場合、画素は依
然として適当に機能し、許容し得る表示効果を生じる。

すべての構成要素層が実質上透明なので、透過モードで
作動されている時デバイスを通る光の通路は画素下方の
複数のスイッチング素子の存在によって殆んど妨げられ
ることがない。第２図に示したダイオード構造３８の寸
法はことさら誇張されており、実際にはこれ等が画素領
域に対して占める面積は小さいものである。したがって
、たとえダイオード構造３８が透明でなくても、光伝達
へのそれ等の影響はそれ程重要なものではない。

第５図は本発明のアクティブマトリックス液晶表示デバ
イスの第２実施態様の略断面図を示す。

この実施態様は前の実施態様と多くの類似点を有する。

したがって対応部分には同一符号を付し、ここでは再び
細かい説明は避ける。

第５図の実施態様と第２図のそれとの重要な相違は、１
門タイプダイオード構造が別の方法で形成され、アドレ
スライン１２と反対側の端子が画素サブ電極に直接接続
されるのではなくてその代りにこれ等のサブ電極と容量
的に結合されていることである。

非化学当量的な窒化珪素の薄い層４０が導体１２と支持
プレート２２のその間に介在する表面上に約０．０５マ
イクロメータ（５００オングストローム）の厚さ迄デポ
ジットされる。窒化珪素の代りに酸化珪素を用いてもよ
い。この層４０の上に、窒化珪素またはポリイミドのよ
うな絶縁性材料の別の厚い層４１がデポジットされ、こ
の層の中には、前記の薄い層４０に直接載っているＩＴ
Ｏ粒子４３が埋込まれている。

一般に球状で実質上同じ寸法例えば約１マイクロメータ
の直径のこれ等の粒子４３は、適当な数例えば約１５か
ら１００の粒子が各画素位置の導体１２上の薄い層４０
の表面上に散らばって存することを保証するのに十分な
密度で前記の層４１中に任意に分散される。

粒子４３は、アルコール中の懸濁として層４０上にｌさ
れてもよい。このアルコールの蒸発に続いて、層４１が
、粒子が窒化珪素の薄い層４０と接触する部分を別とし
て該粒子を覆って取囲むように窒化珪素を用いてデポジ
ットされる。層４１がポリイミドより成る代りの方法で
は、粒子４３をポリイミドと十分に混合し、次いでこの
混合物を層４０の表面上にかけ、この場合粒子が沈澱し
て薄い層４０と接触させるようにできる。これ等両方の
デポジション技法は、フォトエツチング工程を避け、比
較的簡単で経済的に行えるという利点を供する。

層４１内の粒子４３の分散は比較的任意なやり方で行わ
れるが、層４１の材料に応じて使用される粒子の量は、
説明するように、所望の目的に対して各画素位置に十分
な数の粒子が存する結果を生じる。

第５図に示した実施態様では、粒子４３の結果的な分布
は、実質上均一に分離された各完結した導体１２の幅を
横切って幾つかの、この特定の場合には５個と６個の粒
子が得られるようなものである。

勿論、粒子はこの略断面図に示したように必ずしも互に
正しく整列される必要はない。粒子は導体工２の長さに
沿ってすなわち画素の他方の寸法に沿って同様に分布さ
れる。代表的な１つの画素領域に対応する導体１２の領
域を考えると、１つの平らな２次元アレー内に配された
約２５個の粒子４３が含まれる。粒子間の間隔は正確に
決めることはできないが、それ等の分布は通常次のよう
なものである。すなわち、これ等領域の夫々において、
結果的なアレーが該領域の多くの割合を占めるようなも
のである。

導体１２上の各粒子４３は、窒化珪素の薄い層４０の一
部と該層の直ぐ下の導線１２の表面部分と共にＭＩＭダ
イオード構造を形成する。

層４１は、粒子の最上面が該層４１の表面と離れるよう
に、粒子４３の寸法より大きな厚さを有する。

前記の層４１の表面には、画素サブ電極を形成する例え
ばＩＴＯの個別の電極層４５がデポジットされる。

各画素には例えば平らな２×２マトリツクスアレー内に
配された４個のこのようなサブ電極があるが、各画素に
設けられるサブ電極の実際の数は所望ならば変えてもよ
い。同じ寸法で、方形または円形でもよい４つのサブ電
極は集合的に支持プレート２２上の画素電極を構成し、
夫々導体１４の対応した上の部分およびその間の液晶材
料と共にサブ画素を形成する。各サブ電極４５が、該電
極への電圧の供給を制御する役をする成る数の代表的に
は４個から９個の間のダイオード構造の上にある。

前記のサブ電極４５は、ダイオード構造とサブ電極間の
電気結合が容量的に得られるように、層４１の窒化珪素
材料によって、その関係のダイオード構造より分離され
ている。

サブ電極４５と層４１のその間に介在する表面領域とは
ポリイミド配向層３５によって覆われている。

第７図はこの実施態様の代表的な１つの画素の実効的な
回路形態を示す。この図面では、ＭＩＭタイプダイオー
ド構造は背面結合ダイオード４７によって示され、この
ダイオード構造４７とサブ電極４５間の容量結合はキャ
パシタ４８で示されている。

この実施態様も前の実施態様と同様に高度の故障許容性
を供することがわかるであろう。各画素１０は多数のダ
イオード構造スイッチング素子と関係され、各サブ電極
４５自身は夫々複数のダイオード構造と関係されている
ので、多数のスイッチング素子に欠陥があっても画素の
動作がそれ程損なわれることなしにすますことができる
。前の実施態様のように、デバイスが透過モードで作動
されている時には、これ等のスイッチング素子を形成す
るのに実質上透明な材料が用いられていることを考えれ
ば画素電極下方のこのような多数のスイッチング素子に
よって光の光路は殆んど妨げられない。前のように、ス
イッチング素子は画素に対して十分に小さく形成できる
ので、これ等のスイッチング素子は、たとえ実質上透明
でなくとも光の伝達に最小の影響しか及ぼさない。

この実施態様は前の実施態様に対し次のような別の利点
を有する、すなわち、個々のダイオード構造しきい植装
化より生ずる画素の電極に加えられる電圧の変化は、各
サブ電極４５と関係された複数のキャパシタ４８で与え
られる容量分割（ｃａｐａｃｉｔｉｖｅｄ１ν１ｓｉｏ
ｎ）を用いて低減される。粒子４３の寸法によって決ま
るキャパシタ４８のキャパシタンス値は、サブ電極４５
の寸法によって決まるサブ画素のキャパシタンスに対し
て小さい。したがって比較的大きな電圧降下が各キャパ
シタ４８の両端に存する。

したがって、例えば１つのサブ画素と関係した複数の並
列接続キャパシタ４８の実効キャパシタンスがサブ画素
のキャパシタンス値の１７１０とすれば、この場合その
サブ素子と関係のダイオード構造４７両端の１ボルトの
変化はサブ素子の両端に僅か１００ｍＶの変化を生じる
だけである。

この表示デバイスの動作は、その他は大体第２図の実施
態様について説明したのと同様である。

各フィールド後の印加駆動電圧の極性を逆転するために
画素を“リセット“°するこ七が必要であり、さもなけ
れば各画素において電荷が固定される。

このような極性逆転はまた前述のように液晶材料の電気
化学的低次化を防ぐ。

次に第６図は、本発明の表示デバイスの第３実施態様の
略断面図を示す。この実施態様は第５図の実施態様と数
多くの類似点を有し、該実施態様の変形と見做すことが
できる。したがって、簡単のためにデバイスの対応部分
にはやはり同じ符号を付しである。

この実施態様では、粒子４３はＩＴＯのような導電材料
の個々のトン）５０に代えられている。これ等のドツト
は、該ドツトの寸法と間隔が著しく制御されて実際の画
素に対応して規則正しい間隔を有しまた該画素と実質上
正しく対応するように、厚い窒化珪素層４１のデポジシ
ョンに先立ってマスクを通しての蒸発によって薄い窒化
珪素層４０上にデポジットされる。ドツト５０のデボジ
ョンに用いられるマスクはシャドーマスクでよい。この
ように形成されたドツト５０は、層４０の表面上に事実
上均等に分布される。次いで窒化珪素層４１がドツト５
０上に設けられ、やはりドツトの最上面が層４１の表面
より離れるようにドツト５０の高さよりも大きな厚さを
有する。ドツト５０の上面とサブ電極４５の対向面とは
、誘電体として働いてこれ等を分離する層４１の窒化珪
素と共に、関係のＭＩＭタイプダイオード構造とサブ電
極４５を結合するキャパシタを構成する。

この実施態様では、各画素には、集合的に画素電極を構
成し且つ画素の領域に実質上対応する領域を占める平ら
な３×３マトリツクスアレー内に配された９個のサブ電
極４５が設けられている。ドツト５０は、各サブ電極が
３個のダイオード構造と関係するように分布される。

この実施態様の画素の代表的な１つの素子の電気回路は
、画素が４個ではなくて９個ありまた各サブ素子は丁度
３個のダイオード構造４７と３個の直列キャパシタ４８
と関係していることを除いては、全体として第７図の回
路に対応する。このデバイスの動作は全体として前の実
施態様の動作と同様で、同様な効果が得られる。

第８図と１０図は夫々第２図と５図の実施態様の変形を
示す。前と同様に、同様部分には同じ符号を付しである
。これ等の変形の夫々において、表示デバイスは、画素
サブ電極とこれ等に関係したアドレスラインの下方部分
との間の容量結合を最小にしまた同時に各ピクチャサブ
素子に対して蓄積キャパシタを形成するように変形され
ている。

この蓄積キャパシタは、サブ画素のキャパシタンスより
も多数倍大きなキャパシタンス値を有するように設計さ
れる。

先ず第８図に示した第２図の実施態様の変形に関して、
各画素に対して別の導電層８０がデバイス構造に内蔵さ
れていることがわかる。これ等の層８０は透明で、例え
ばＩＴＯで形成される。層８ｏの付加のために、窒化珪
素層２７は２つの別にデポジットされた層８１と８２よ
り成り、この場合第２層８２のデポジションの前に第１
層８１上にデポジットされた層８０をその間に挾む。こ
の層８０自身は、連続したＩＴＯ層を第１窒化珪素層８
１上にデポジットし、この層を選択エツチングし、それ
等の各画素１０に実質上対応する領域上に延在し且つ該
素子に正しく対応した個々の層８０の所要のアレーを残
すことによって形成される。各層８０および層８１と８
２には孔が形成され、この孔を通じて、サブ電極３４を
構成する導電層が延在して窒化珪素の薄膜３２と接触し
、この場合層８０は、その関係のサブ電極層３４および
その下のアドレスライン１２とも僅かに分離され、した
がってそれ等より絶縁されている。

各列の画素１０の層８０は互いに絶縁される。各行にお
ける各画素の層８０は、層８０を形成する連続した導電
層の次の選択エツチングで残された第８図に図示しない
一体のブリッジを経て電気的に相互に連結され、層８０
の各相互連結された行は、第８図に見えない手段によっ
てその関係の行導体１４と接続される。

第９図は第８図のデバイスの代表的な１つの画素に対す
る実効的な回路を示す。第９図の回路と第４図の回路を
くらべると、層８０が上にあるそれ等の各サブ電極３４
とその間の絶縁層８２と共に各サブ画素ＣＬｃに並列な
キャパシタンスＣ５を構成していることがわかる。この
キャパシタンスｃ３は、デバイスの動作時公知のように
蓄積キャパシタとして役立つ。

第１０図は、第８図で説明した変形と同様な第５図の実
施態様の変形を示す。特に、追加的な透明な導電層が画
素サブ電極４５と下にある導体１２の間に介在する。け
れどもこの場合、各画素の追加導電層は符号９０で示し
た物理的に分離された部分を形成するような形にされ、
夫々はその大きさが各画素サブ電極４５に大体において
相当しまな該電極に正しく対応する。けれども、各画素
のサブ電極４５と関係された層９０の部分は未だ電気的
に相互に連結されているが、もっとも第１０図にはこの
相互連結は見えない。

前記の層９０の部分およびそれ等の相互接続は、デポジ
ットされた連続層の選択エツチングによって窒化珪素層
４１の表面上に形成され、層４１と９０上に連続的に延
在する別の窒化珪素層９１によってサブ電極４５より分
離される。形がその関係の画素サブ電極４５に−、般に
対応する層９０の部分は、それに関係した」二のサブ電
極４５と下のアドレスライン１２から絶縁される。層９
０と９１にはそろえられた開口４１一 部が設けられ、この開口部を通って、サブ電極４５が、
第５図の実施態様と同様に延長部の下にあるダイオード
構造との容量結合のために延長する。

このサブ電極４５の延長部は、層９１の材料によって層
９０より絶縁される。したがって第１０図と第５図のデ
バイスをくらべると、第１０図では、画素サブ電極４５
は最早完全に平らでははなく、追加的な導電層９０およ
び必要な別の絶縁層９１を入れるように、ダイオード構
造を取囲むそれ等の周囲部分が導体１２より更に離れて
いることがわかる。

同し列内の隣接画素の層９０は互に絶縁されている。

やはり、画素の各行の夫々の画素と関係された層９０は
相互に（連続した導電層の次のエツチングで残された第
１０図には見えない行方向ブリッジを経て）および各行
導体１４と電気的に連結される。

第１１図は第１０図の表示デバイスの代表的な１つの画
素の実効的な回路を示す。第７図の構成要素に相当する
構成要素は同じ符号で示しである。この図かられかるよ
うに、各サブ画素ＣＬＣは該サブ画素に関してこれと並
列に接続された蓄積キャパシタＣ３を有し、この蓄積キ
ャパシタは、層９１の絶縁材料を間にして層９０の部分
とサブ電極４５の対向部分とで形成される。

第１２図の実施態様は、第１０図の実施態様と同様に、
ここでは簡単のためにやはり３４で示した画素ザブ電極
がそれに関係したスイッチング素子と容量的に結合され
た以外は第８図の実施態様と同様である。この実施態様
では、各画素１０はサブ電極の２×２アレーを有し、そ
の夫々は１つのスイッチング素子と容量的に結合されて
いる。第８図の構成要素に相当するデバイスの構成要素
は同じ符号で示しである。

前のように、連続した導電層８０が各画素のサブ電極３
４とその下にあるアドレスライン１２との間にあり、層
８２と８１によって夫々より絶縁されている。

層８０には、層８１内に形成されたピット３０の上方に
ある開口部が設けられる。前記のピットの底には、非化
学当量的な窒化珪素３２の薄膜がデポジットされる。け
れども、前述のようにサブ電極３４が下方にビット３０
内に延在して薄膜３２と接触する代りに、この実施態様
ではサブ電極はビット内に途中迄しか延在してない。ビ
ット３０内の薄膜３２の上面には、層８２のデボジョン
の前に層８０と同時に形成された、したがってこの層と
同じ材料の各導電層９５がデポジットされている。層８
２は層８ｏとピント３ｏ内の層９５０両方の上にデポジ
ットされるので、次いでデポジットされると、サブ電極
３４を構成する導電層は層８２上を下方にピット３０の
領域に延在し、層８２によって導電層９５から分離され
る。

層９５は、それに関係した下方の薄膜３２とアドレスラ
イン１２の表面部分と共に前述のようにＭＴＭタイプダ
イオードを形成し、この場合各画素の各サブ電極すなわ
ち各サブ画素に対して１つのダイオード構造がある。こ
れ等のダイオード構造はそれ等の各サブ電極３４と容量
的に結合される。

やはり前のように、１つの行内の画素の層８０は第１２
図には示してないブリッジを経て行方向に相互に電気的
に連結されているが、同じ列内の隣接画素の層からは絶
縁されている。層８０の各相互連結された行は、対向し
た行導体１４に接続されている。

代表的な１つのピクチャ素子の実効的な電気回路は、結
合キャパシタンスが第１１図に４８で示した結合キャパ
シタンスと同様にダイオード構造スイッチング素子３８
とこれに関係した画素サブ電極３４との間に直列に存す
るということ以外は、第８図の実施態様の代表的な１つ
の画素を表わした第９図と同様である。層８０は、上に
あるサブ電極３４と介在する層８２の絶縁材料と共に各
画素に対する蓄積キャパシタＣ３を構成する。

第８．１０および１２図の実施態様に関して、導電層８
０と９０は関係の行導体１４よりもむしろ一定電位の電
源に接続してもよく、この場合この電位の極性はフィー
ルド毎に逆転される。

第７図について説明した実施態様は、各サブ電極４５と
その下にあるアドレス導体１２の間に透明な導電層を入
れることによって蓄積ギャパシタを内蔵するように、第
５図の実施態様に対して第１０図に関して説明した実施
態様と同様に変更することができる。

蓄積キャパシタを内蔵するこれ等すべての実施態様にお
いては、設けられた別の導電層８０と９０が画素サブ電
極３４と３５をそれ等の下にあるアドレスライン１２よ
りじゃ蔽するという付加的な有用な機能を果たし、した
がって、さもなければ存するであろうサブ電極とアドレ
スライン間のすべての容量結合を最小限にする。

第８図と１２図では各画素と関係した追加導電層８０は
連続したものとして示されているが、これ等は、第１０
図に関して説明したと同様に、代りに各サブ電極に対し
て物理的に個別な部分として形成し、しかもやはり電気
的に相互に連結されているようにすることもできる。逆
に、第１０図の実施態様の個別に形成された層９０の部
分を、各画素領域と実質上間延な連続層ではあるが依然
として第８図および１２図の実施態様と同様にサブ電極
層４５がスイッチング素子の方向に延在する開口部をそ
なえた連続した層として形成することもできる。

以上述べた実施態様および変形は公知の表示デハイス配
置に対して次の利点を供する、すなわち、一方の支持プ
レート上のアドレスラインと関係のスイッチング素子と
の間隔が、スイッチング素子が画素に対して支持プレー
ト上に側方に配された公知の配置とちがって画素の下方
に位置するので、画素間の間隔を最小にすることができ
る。

【図面の簡単な説明】

第１図は２端子非線形スイッチング素子で制御される画
素のマトリックスアレーを有する本発明のアクティブマ
トリックス液晶表示デバイスの一部の路線図 第２図は本発明の表示デバイスの一実施態様の略断面図
、 第３図は第２図の表示デバイスの一部の切欠略平面図、 第４図は第２図の表示デバイスの画素の代表的な１つの
略電気回路図、 第５図は本発明の表示デバイスの別の実施態様の略断面
図、 第６図は本発明の表示デバイスの更に別の実施態様の略
断面図、 第７図は第５回および６図のデバイスの画素の代表的な
１つの略電気回路図、 第８図は第２回の実施態様の変形を示す略断面図、 第９図は第８図のデバイスの画素の代表的な１つの略電
気回路図、 第１０図は第５回の実施態様の変形を示す略断面図、 第１１図は第１０図のデバイスの画素の代表的な１つの
略電気回路図、 第１２図は本発明の表示デバイスの更に別の実施態様の
略断面図である。 １０・・・画素　　　　　　　１２・・・列導体１４・
・・行導体　　　　　　１６・・・スイッチング素子２
０・・・上方支持プレーｌ−２２・・・下方支持プレー
ト２４・・・液晶材料　　　　　２５．３５・・・配向
層２７、４０．８Ｌ　８２．９１．９５・・・絶縁層３
０・・・ビット３２・・・絶縁薄膜 ３４、４５・・・サブ電極　　　３８．４７・・・ダイ
オード４３・・・粒子　　　　　　　４８・・・キャパ
シタ５０・・・ドツト　　　　　　８０．９０・・・導
電層ＣｔＣ・・・サブ画素　　　　Ｃ３・・・蓄積キャ
パシタ特許出願人　　　エヌ・ベー・フィリップス・フ
ルーイランペンファブリケン 代理人弁理士　　杉　　村　　暁　　力量弁理士　杉　
村　興　作 々　　　Ｌｌ”ｌ々　０い

Claims (1)

1. 【特許請求の範囲】 １、一対の離間された支持プレートと、これ等プレート
   間の液晶と、前記の支持プレート上に設けられた対向す
   る電極によって夫々形成された、マトリックスアレー内
   の複数の画素と、前記の支持プレートの一方に支持され
   、該支持プレート上のアドレスラインと画素の間に直列
   に接続された複数のスイッチング素子とを有する液晶表
   示デバイスにおいて、前記の一方の支持プレート上の画
   素電極はこの一方の支持プレート上のスイチッング素子
   と関係のアドレスラインとの両方の上にあり、この場合
   スイッチング素子はこれ等画素電極とアドレスラインの
   間に位置することを特徴とする液晶表示デバイス。 ２、一方の支持プレート上のアドレスラインは実質上透
   明である請求項１記載の液晶表示デバイス。 ３、スイッチング素子は実質上透明である請求項１また
   は２記載の液晶表示デバイス。 ４、スイッチング素子は２端子の双方向性非線形素子で
   ある請求１乃至３の何れか１項記載の液晶表示デバイス
   。 ５、スイッチング素子はダイオード構造を有する請求項
   ４記載の液晶表示デバイス。 ６、ダイオード構造は夫々、インジウム錫酸化物の２つ
   の導電層の間に挟まれた窒化珪素の薄い層より成り、前
   記の２つの導電層はダイオード構造の各端子を形成する
   請求項５記載の液晶表示デバイス。 ７、複数のスイッチング素子が各画素に対して設けられ
   、これ等スイッチング素子は、関係のアドレスラインに
   接続された各第１端子によって互いに並列に働くことが
   できる請求項１乃至６の何れか１項記載の液晶表示デバ
   イス。 ８、画素と関係する複数のスイッチング素子が、前記一
   方の支持プレート上の画素電極の下にある実質上平らな
   アレー内に配設された請求項７記載の液晶表示デバイス
   。 ９、各画素と関係したスイッチング素子の実質上平らな
   アレーは、前記一方の支持プレート上の画素電極の領域
   の少なくとも大部分に相当する領域を占める請求項８記
   載の液晶表示デバイス。 １０、実質上平らなアレーのスイッチング素子は、画素
   電極の領域に対して実質上互に均一に分離されて配設さ
   れた請求項９記載の液晶表示デバイス。 １１、前記一方の支持プレート上の各画素電極は複数の
   個別のサブ電極より成り、これ等サブ電極の夫々は、複
   数のスイッチング素子の各１個またはそれ以上と接続さ
   れ、各サブ画素を形成するのに役立つ請求項７乃至１０
   の何れか１項記載の液晶表示デバイス。 １２、２端子スイッチング素子の一方の端子を形成する
   導電層は、関係の画素電極の少なくとも一部としても役
   立つ請求項４乃至１１の何れか１項記載の液晶表示デバ
   イス。 １３、２端子スイッチング素子の一方の端子を形成する
   導電性構成要素はそれと関係した画素電極より分離され
   、前記の一方の支持プレート上のスイッチング素子とこ
   れに関係した画素との間に容量結合を形成するように、
   絶縁材料によってそれより隔てられた請求項４乃至１１
   の何れか１項記載の液晶表示デバイス。 １４、２端子スイッチング素子の前記の一方の端子を形
   成する導電性構成要素は、絶縁体マトリックス材料内に
   分散された導電性粒子より成る請求項１３記載の液晶表
   示デバイス。 １５、２端子スイッチング素子の前記の一方の端子を形
   成する導電性構成要素は、マスクを経てデポジットされ
   た導電性材料の個別のドットより成る請求項１３記載の
   液晶表示デバイス。 １６、各２端子スイッチング素子の他方の端子は、前記
   の一方の支持プレート上に支持されたそれと関係したア
   ドレスラインの各部分によって形成され、スイッチング
   素子の前記の一方の端子は、絶縁体の薄い層によって、
   それと関係したアドレスラインより支持プレートの垂直
   向に隔てられた請求項１２乃至１５の何れか１項記載の
   液晶表示デバイス。 １７、表示デバイスの各画素は該画素に関連して少なく
   とも１つの蓄積キャパシタを有する請求項６乃至１６の
   何れか１項記載の液晶表示デバイス。 １８、各サブ画素は該画素に関係して夫々の蓄積キャパ
   シタを有する請求項１１または１７記載の液晶表示デバ
   イス。 １９、蓄積キャパシタは、下にある前記一方の支持プレ
   ート上に支持された少なくとも１つの別の導電層によっ
   て一部を形成され、前記一方の支持プレート上の画素電
   極より絶縁された請求項１７または１８記載の液晶表示
   デバイス。 ２０、別の導電層は透明である請求項１９記載の液晶表
   示デバイス。 ２１、別の導電層は、画素電極をアドレスラインより実
   質上シールドしてその間の容量結合を最小にするように
   、画素電極と下方の関係のアドレスラインとの間に位置
   する請求項１９または２０記載の液晶表示デバイス。