JP2648607B2 - 液晶表示デバイス - Google Patents

液晶表示デバイス

Info

Publication number
JP2648607B2
JP2648607B2 JP63089159A JP8915988A JP2648607B2 JP 2648607 B2 JP2648607 B2 JP 2648607B2 JP 63089159 A JP63089159 A JP 63089159A JP 8915988 A JP8915988 A JP 8915988A JP 2648607 B2 JP2648607 B2 JP 2648607B2
Authority
JP
Japan
Prior art keywords
pixel
display device
liquid crystal
crystal display
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63089159A
Other languages
English (en)
Other versions
JPS63273836A (ja
Inventor
ジョン・マーチン・シャノン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JPS63273836A publication Critical patent/JPS63273836A/ja
Application granted granted Critical
Publication of JP2648607B2 publication Critical patent/JP2648607B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1365—Active matrix addressed cells in which the switching element is a two-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G02F1/134354—Subdivided pixels, e.g. for grey scale or redundancy the sub-pixels being capacitively coupled

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【発明の詳細な説明】 本発明は、一対の離間された支持プレトと、これ等プ
レート間の液晶材料と、前記支持プレート上に設けられ
た対向する電極によって夫々形成された、マトリックス
アレー内の複数の画素と、前記の一対の支持プレートの
一方の支持プレート上に支持され、画素とこの支持プレ
ート上のアドレスラインの間に直列に接続された複数の
スイッチング素子とを有する液晶表示デバイスに関する
ものである。
より正確にはアクティブマトリックスアドレス指定液
晶表示デバイス（active matrix addressed display de
vice）と呼ばれるこの種の液晶表示デバイスは、英数字
またはビデオ情報の表示に適している。
このような表示デバイスの一つの公知の形では、薄膜
トランジスタ（TFT）がスイッチング素子として用いら
れている。画素および同様にTFTは列と行に配され、列
のすべてのTFTのゲートは各列アドレスラインに接続さ
れ、各行のすべてのTFTのソースは各行アドレスライン
に接続される。TFTのドレーンは前記のプレート上に設
けられた個々の画素に接続される。一時一線（a line−
at−ａ−time）アドレス指定技術は次のようにして用い
られ、すなわち、TFTの各列が順次にスイッチンオンさ
れ、例えばビデオ情報信号が同時にアドレスラインに加
えられ、これ等の信号が列のオンされたTFTを経て画素
に現れる。一セット期間の後、TFTの列はタン−オフさ
れ、TFTの次列がターンオフされる。最初のアドレスさ
れた列は、画素の固有容量とオフ状態におけるTFTの高
インピーダンスのために、次にその列がアドレスされる
迄すなわち次のビデオフィールドの間維持される。
表示デバイスの別の形では、スイッチング素子として
２端子非線形素子を用いて簡単化された構造が得られ
る。例えば米国特許明細書第4223308号に記載されたダ
イオード構造、或はダイオード構造が金属−絶縁体−金
属（metal−lnsulator−Metal:MIM）より成るダイオー
ド構造の形を用いることができる。これ等のデバイスで
は画素は列と行に配され、この場合一方の支持プレート
は例えばアドレスラインの列を支持しまた他方の支持プ
レートはアドレスラインの行を支持し、これ等アドレス
ラインの夫々は、直列の２端子スイッチング素子を経
て、その行と関係した個々の画素電極に接続される。
前記の液晶表示デバイスのすべての公知の形では、ス
イッチング素子と関係のアドレスラインとが前記一方の
支持プレート上のそれ等と関係した画素電極の側方に位
置され、該電極と一体に形成された延長部によって過疎
電極と接続されているのが共通している。したがって、
表示デバイスの利用領域を考えると、利用領域の或る割
合がスイッチング素子と関係のアドレスラインとに当て
られ、画素電極は残りの利用領域に限定される。したが
って実際の画素で占められる利用領域の割合を最大にす
るためには、スイッチング素子と関係のアドレスライン
との物理的寸法を最小に保つことが必要であった。
アクティブマトリックスアドレス指定表示デバイスの
性質から、これを十分に信頼できるように大きな領域の
アレー内につくることは困難であると長い間認識されて
きており、できないとされた問題は共通したものであっ
た。個々のスイッチング素子の故障によって画素欠陥が
生じ、画素の全体の列または行に欠陥をきたし、デバイ
スをだめにすることがある。この問題を軽減するため
に、TFTタイプ表示デバイスにおいて、重複の目的で各
画素に１個以上、代表的には２個のTFTを関係させるこ
とが試みられた。けれども追加的なスイッチング素子を
設けることは実際の画素に対して利用可能な領域を更に
減少する結果となり、したがって、表示デバイスの所定
の寸法に対して、表示発生に役立つ領域に対する表示発
生に役立たない領域の比を増加する。
本発明の目的は、表示発生に役立つ領域に対する表示
発生に役立たない領域の比を最小にできるアクティブマ
トリックスアドレス指定液晶表示デバイスを得ることに
なる。
本発明の別の目的は、或る程度の故障許容度を有し、
このためアドレス指定素子の欠陥の影響が少なアクティ
ブマトリックスアドレス指定液晶表示デバイスを得るこ
とにある。
本発明の更に別の目的は、比較的簡単な製造工程とす
ることができまた安価に製造できるアクティブマトリッ
クスアドレス指定液晶表示デバイスを得ることにある。
本発明は、冒頭に記載した液晶表示デバイスにおい
て、一方の支持プレート上に設けられた画素電極は、ス
イッチング素子が画素電極の下に位置し且つアドレスラ
インの上にあるようにして、前記の一方の支持プレート
上のスイッチング素子及び関係のアドレスライン両者の
上にあり、一方の支持プレートを各画素電極は夫々複数
の個別のサブ電極より成り、これ等サブ電極の夫々は、
個別に少なくとも１つのスイッチング素子と接続され、
１つの画素電極を構成する複数のサブ電極とそのスイッ
チング素子は、該スイッチング素子の下にある同じアド
レスラインに互いに並列に接続されたことを特徴とす
る。
このような表示デバイスによれば、前に述べた従来構
造のように、前記の一方の支持プレート上に、横に配設
されるスイッチング素子とアドレスラインを設けるため
の領域をとって置く必要が避けられる。横でなくて寧ろ
縦形構造を用いることによって、画素を更に配置するこ
とができる。したがって、前記の一方のプレートの画素
電極に当てることのできる領域を増すことができ、表示
を発生する役をする実際の領域と表示の発生に寄与しな
い残りの領域との比を最大にし、表示発生目的のために
支持プレートのより有効な利用をきたす。
その上、このような縦形構造は、前記一方の支持プレ
ート上の各アドレスラインは画素の幅迄の幅を有するこ
とができる。実際に、アドレスラインの横寸法はしたが
って実質上画素の横寸法と同じで、この場合アドレスラ
インの横寸法は画素の対応した寸法を形成するのに役立
つ。
表示デバイスは反射モードで動作するようにもでき
る。けれども、好ましい実施態様では、デバイスは透過
モードで働くようにされている。この場合、前記の一方
の支持プレート上のアドレスラインが画素を通る光の通
過を余り妨げることのないように、これ等のアドレスラ
インは実質上透明に例えばインジウム錫酸化物（ITO）
でつくられる。
簡単および便宜のために、スイッチング素子はダイオ
ード構造のような２端子の双方向性非線形デバイスであ
るのが好ましい。このようなダイオード構造を例えばMI
M構造は画素に対して容易に極めて小さな寸法に形成で
きることを考えれば、これ等ダイオード構造の画素下方
の存在がデバイスを通る光の通過に殆んど影響を与える
ことはない。光の透過が妨げられるあらゆる可能性をな
くし、最適の透過特性を得るために、スイッチング素子
を、光に対して実質上透明性を示すように形成してもよ
い。例えば、このスイッチング素子は、ITOの２つの層
の間に挟まれた窒化珪素の薄い皮膜より成り、ITO層が
事実上金属構成要素として役立ってMIM構造のように働
く実質上透明なダイオード構造より成るものでよい。
それ等が透明であることを考えれば、スイッチング素
子の物理的な寸法は、例えば横形TFTにおけるように、
利用できる表示領域を最大にするために該スイッチング
素子の占める領域を最小にするように制限することは必
要ない。
本発明によれば、各画素に複数のスイッチング素子が
設けられ、これ等スイッチング素子は、関係のアドレス
ラインに接続された各第１端子によって互いに並列に働
くようにすることにより故障許容度をもたせることがで
きる。表示デバイスを透過モードで働かせる場合には、
各画素電極下方に複数のスイッチング素子を設けること
が画素を通る光を妨げないように（もっとも画素の寸法
に対する個々のスイッチング素子の小さな寸法を考えれ
ば必要ないかもしれないが）スイッチング素子を実質上
透明な素子として形成することができる。各画素に設け
ることのできる透明なスイッチング素子の数は、透過の
点から制限されるのではなく、スイッチング素子と画素
の相対的の物理的寸法によってだけ制限される。故障許
容度をもたせる目的で各画素に対する複数のスイッチン
グ素子の供与を最も有利にするために、前記一方の支持
プレート上の各画素電極数は複数の個別のサブ電極より
成り、これ等サブ電極の夫々は、複数のスイッチング素
子の各１個またはそれ以上と接続されるのが好ましい。
このように、１つの画素内の、サブ電極に対応した多数
の部分すなわちサブ画素に分けられ、夫々がそれに関係
した１個またはそれ以上のスイッチング素子を通じて個
々に制御可能である。したがって、表示信号が画素に加
えられると、各画素の個々のサブ画素はそれ等の各スイ
ッチング素子を経て互いに無関係にスイッチされ、画素
から表示効果を生ずる。たとえ１個またはそれ以上のサ
ブ画素が動作不能であっても、画素自体に対するサブ画
素の数および寸法に応じて、許容できる表示効果を依然
として得ることができる。２〜３の欠陥サブ画素を有す
る画素によりつくられた表示効果は或る程度の影響を受
けることは避け難いが、代表的には数十万個の多数の画
素を有し、夫々が例えば僅か300×300マイクロメータの
領域を占めるデバイスを見た場合、眺める人によってこ
れが認識されることはないであろう。したがってデバイ
スは、各画素全体に対して唯１個のスイッチング素子を
用い、スイッチング素子が故障した場合には少なくとも
これに関係した画素が完全にだめになり、おそらくはデ
バイスが役に立たなくなる公知のデバイスとちがって、
各画素に複数のサブ電極を用いて各画素が事実上多数の
画素部分すなわちサブ画素を有するよことにより、依然
として満足な結果で使用することができる。
従来のマトリックス液晶表示デバイスにおけるよう
に、前記の一方の支持プレート上の画素電極は一般に平
で該支持プレートの対向する面に実質上平行な面内を延
在し、したがってこの場合、画素と関係した複数のスイ
ッチング素子は画素電極の下方にある実質上平らなアレ
ー内に都合よく配されることができる。各画素と関係す
るスイッチング素子の実質上平らなアレーは、画素電極
の領域の少なくとも大部分に相当する領域を占め、この
アレーは、該アレエーのスイッチング素子が画素電極の
領域に対して事実上互に均一に分離されて配設されるの
が好ましい。言い換えれば、各画素の複数のスイッチン
グ素子は、実質上画素の領域に相当する画素電極下方の
領域の個々の平等に分利された個別領域を占めるように
広がることができる。
２端子の双方向性スイッチング素子としてのダイオー
ドの使用は特に魅力的で、別の利点を得ることを可能に
する。前に述べたように、ダイオード構造は“金属”構
成要素としてインジウム錫酸化物（ITO）をまたその間
に挟まれた絶縁体構成要素として窒化珪素例えば非化学
当量的（non−stoichiometric）な窒化珪素を有する一
種のMIMでもよく、これ等の材料は、薄い層の形で可視
光に対して実質的に透明である。これに代えて、窒化珪
素の代わりに酸化珪素を用いてもよい。使用することの
できるMIMタイプ素子の別の形は、透明である必要のな
い導電層をかぶせた陽極処理（anodised）タンタル皮膜
より成るものでもよい。本発明の一実施態様では、例え
ばITOの、ダイオード構造の導電性端子層の１つとして
働くデポジットされた導電層が画素電極としても役立つ
ことができる。言い換えれば、画素電極は、ダイオード
構造の導電端子構成要素の１つと一体に１つの層として
形成される。ダイオード構造の他方の導電端子構成要素
は前記の一方の支持プレート上に支持された平行なアド
レスラインの組の１つの各部分によって都合良く構成さ
れることができ、初めに述べた導電端子層は、絶縁体例
えば窒化珪素の薄い層によって支持プレートの垂直方向
にこのアドレスラインから分離される。表示デバイスの
他方に支持プレートは前記の第１の組と直角にｘ−ｙ配
列で配列された第２の組の平行な導体を支持し、この場
合第１と第２の組の導体オーバーラップ領域は画素領域
を形成する。
同様に支持プレート上の交差した導体の組とMIM様の
ダイオード構造を用いた別の実施態様では、前記一方の
支持プレートから遠い方の、液晶材料に対面したダイオ
ード構造の導電端子層は実際の画素電極より別々に形成
され、これ等は、例えばITOの重ねられた導体層より成
り、容量結合を形成するように、窒化珪素のような絶縁
材料によってそれより分離されている。前のように、ダ
イオード構造の他方の導電端子層は前記の一方の支持プ
レートに支持されたアドレスラインを組の１つ部分によ
って構成される。
この実施態様では、ダイオード構造の初めに挙げた導
電端子は、絶縁マトリックス材料中に分散され且つ絶縁
体の薄い皮膜によってダイオード構造の他方の導電端子
により分離された導電材料例えばITOの粒子で構成する
ことができる。ダイオード構造の金属構成要素の一方の
この分散は、任意でよいが、各画素サブ電極が容量結合
を通してかくして形成された少なくとも１つのダイオー
ド構造好ましくは複数のダイオード構造と関係するのを
保証するのに十分な密度を有する。
ダイオード構造のこの形成方法は、従来のフォトエッ
チング工程の使用を避け、例えば粉末ITOを用いて前記
の一方の支持プレート上のアドレスライン上に支持され
た薄い絶縁体層上にこのITOを散布することにより、簡
単な技法を用いて行うことができる。
この実施様態の変形では、前記の一方の支持プレート
から遠い方のダイオード構造の金属構成要素は、マスク
を経てデポジットされた導電性材料例えばITOの個別の
ドットとして形成され、このため、かくして形成された
ダイオード構造の位置決めと間隔は任意というよりも寧
ろかなりの程度予め決められる。このデポジションは、
好都合な形ではシャドーマスクと同様な構造を有するこ
とのできる適当なマスクを通しての導電性材料の蒸発を
含んでもよい。この技法は、フォトエッチング操作の必
要を避けるに加えて次のような別の利点を有する、すな
わち、比較的安価で、前記の任意的な分散技法にくらべ
て、各画素に設けられるダイオード構造の数、更に正確
に云えばそれが１個でもそれ以上でも各画素サブ電極と
関係するダイオード構造の数を制御することができる。
以上述べた実施態様または変形のすべてにおいて液晶
表示デバイスの各画素は該画素に関係して少なくとも１
個の蓄積キャパシタを有することができる。前記の一方
の支持プレート上の各画素が夫々各サブ画素を形成する
にに役立つ複数の個別のサブ電極を有する場合には、各
サブ画素が該サブ画素に関係して夫々の蓄積キャパシタ
を有するのが好ましい。これ等の蓄積キャパシタの一部
は、下にあって前記一方の支持プレート上の画素と絶縁
された、該支持プレート上に支持された少なくとも１つ
の別の導電層によって構成することができる。この別の
電導層は、蓄積キャパシタの一部を構成する以外に、画
素電極と下にあるアドレスラインとの間に位置して画素
電極を下にあるそれ等のアドレスラインよりしゃ蔽する
役をすることができるという別の有用な利点を有する。
このしゃ蔽の結果、画素とそのアドレスラインの間のあ
らゆるキャパシタが最小にされる。
以下本発明の液晶表示デバイスを添付の図面を参照し
て種々の実施態様によって更に詳しく説明する。
以後説明するすべての実施態様および変形に適用可能
な第１図には、列と行のマトリックスアレー内に配さ
れ、間に液晶材料を有する離間された電極より成る多数
の画素10を有するアクティブマトリックス液晶表示装置
の一部が示されている。この第１図は６つの画素だけを
示す。画素10は、２つのガラス支持プレート（図示せ
ず）の対面する面上に支持された導体の形の２組のアド
レスライン12および14を経てアドレスされ、前記の支持
プレート上には画素電極も支持されている。各組の導体
は互に平行に配設され、前記の２つの組はそれ等の離間
された平面内を互に直角に延在し、その交差点に画素領
域を形成する。
列アドレスライン12は走査電極として役立ち、各列ア
ドレスライン12に走査信号を順ぐりに逐次供給する駆動
回路（図示せず）によって駆動される。この走査信号と
同期してデータ信号が行アドレスライン14に供給され、
列がアドレスライン12が走査された時に該列アドレスラ
インと関連した画素の列より所要の表示を生じる。ビデ
オまたはTV表示装置の場合には、これ等のデータ信号は
ビデオ情報信号を有する。走査信号とデータ信号の差が
十分に大きいように適当に選ぶことにより、列アドレス
ライン12と行アドレスライン14の交差部における選択さ
れた画素の光透過率を、可視表示効果をつくるように変
えることができる。画素は、走査信号とデータ信号の両
方が各画素10とその列アドレスライン12との間直列に接
続された非線形素子の形のCCTVシステム装置16によって
供給されるのに応じて付活されて表示効果を生ずるだけ
である。列のアドレスライン12に加えられた走査信号に
よって該列の画素と関連したスイッチング素子が導通さ
れ、これによって走査信号を画素に通す。走査信号は、
データ信号と共に画素から所望の光効果を生じる。デー
タ信号それだけではこのような効果を生じさせるのに不
十分である。多数の画素の個々の表示効果が一度に１つ
の列がアドレスされ、組合されて１つの完全な表示をつ
くる。液晶画素の透過／電圧特性を利用してグレイスケ
ールレベルを得ることができる。
スイッチング素子の電圧／導通特性は、画素を横切る
一方の正味のバイアスしたがって液晶材料の電気化学的
な低次化（degradation）が避けられるように、双方向
性で、零電圧に関して対称的であるのが理想的である。
けれども、この理想に近い電圧／導通は許容できる。便
宜的には、駆動電圧すなわち走査およびデータ信号の極
性が各フィールド完成毎に逆される。
２端子の、画素と直列で該画素に対して側方に離間さ
れた非線形スイッチング素子を用いたアクティブマトリ
ックス液晶表示デバイスは一般によく知られている。第
１図の表示装置の主な素子と一般的な動作は幾つかの点
において前記の公知の装置と同様であり、したがって第
１図についての説明はその概略に止めた。これ等の点の
詳細については、例えば、共にスイッチング素子として
ダイオードの使用を記載した米国特許明細書第4223308
号や英国特許明細書第2147135号およびスイッチング素
子としてMIMの使用を記載した英国特許明細書第2091468
号を参照され度い。本発明では代りに他の形の非線形ス
イッチング素子例えばP+−ｎ−P+,n+−Ｐ−n+ダイオー
ド構造を使用することもできる。
以下に本発明の種々の実施態様および変形を説明す
る。これ等の実施態様において、支持プレートの１つに
支持された画素電極は、故障許容の目的で、これ等画素
と支持プレートに配設された関係のアドレスラインとの
間に配設され且つ画素電極で占められた領域の下にある
複数の個別に働くスイッチング素子と夫々関係される。
更に、各画素電極は多数の個別のサブ電極に分けられ、
これ等のサブ電極は、該サブ電極に加えられた電圧が各
スイッチング素子によって制御されるように、その画素
と関連した多数のスイッチング素子の少なくとも各１つ
と夫々関係されている。本発明の液晶表示デバイスは反
射モードで作動されることもできるが、以下の実施態様
はすべて透過モードで作動されるようにしたものであ
る。したがって、前記の支持プレート上のアドレスライ
ンは、画素を通る光の通過を余り阻止することのないよ
うに事実上透明に形成される。画素の寸法に対するその
物理な寸法を考えれば本質的なことではないが、スイッ
チング素子もやはり事実上透明で、これ等特定の実施態
様では、プール−フレンケル（Poole−Frenkel）効果を
利用したMIM薄膜構造として働くダイオード構造を有す
る。代表的な寸法としては画素は略々300×300マイクロ
メータで、各画素が、例えば、単一のスイッチング素子
と夫々関係した９個のサブ電極を有する場合には、各サ
ブ電極は略々100×100マイクロメータでまた各スイッチ
ング素子は略々５から10マイクロメータ平方とすること
ができる。
簡単のために、種々の実施態様の対応する部分には同
じ符号を用いてある。
第２図は本発明のアクティブマトリックス表示デバイ
スの第１実施態様の略断面図を示す。このデバイスは、
互に離された透明な支持プレート20と22を有し、それ等
の少なくとも対面した表面は絶縁性で、その間に液晶材
料24が配されている。前記プレートは任意の適当な材料
例えばガラスでよい。
上方支持プレート20は、インジウム錫酸化物（ITO）
のような透明な導電性材料で形成された第２図にその１
つが見える行アドレスライン14の組を支持する。このア
ドレスライン14とプレート表面のその間に介在する領域
とはポリイミドの絶縁性配向層25で被覆される。
下方支持プレート22は、やはりITOのような透明な導
電性材料で形成された第２図にその２つが見える列アド
レスライン12の組を支持する。アドレスライン12と14の
２つの組は、前述したように互に実質上直角に延在し、
その交差部にここでは10で示した画素のマトリックスの
場所を形成する。アドレスライン12と14は、図示のよう
に、実質上一定の幅の平面ストリップとして夫々形成さ
れ、実質上方形の画素をつくる。代りに、アドレスライ
ン12と14は一体のストリップとして形成される必要はな
く、別々に形成された導電性トラックで互に接続された
画素領域において導電性材料の個別の領域を有するもの
でもよい。
列アドレスライン12とプレート22のその間に介在する
面の領域上には、単一層または分離した複数の層として
デポジットされた窒化珪素の絶縁層27が設けられるが、
もっとも代りに二酸化珪素を用いることもできる。アド
レスライン12と14が交差し、アドレスライン12と14間の
その交差部のオーバーラップで決まる個々の画素領域に
相当する領域における前記の窒化珪素の部分には、マス
クを通じて選択フォトエッチングによりピット30が形成
される。層27のこのような部分の夫々は規則正しい間隔
のピットのマトリックスを有し、図の断面ではこのよう
なピットの４個しか見えないが第２図の例では４×４マ
トリックスで、導体12上の画素領域に実質上相当する領
域を占め、その領域に関して実質上均一に離間されてい
る。
前記のピット30のエッチングに次いで非化学当量的な
窒化珪素の約150オングストロームの薄い皮膜がその構
造の上にデポジットされ、かくして絶縁体の薄膜を各ピ
ットの底32において列アドレスライン12上に形成する。
ITOのような透明な導電性材料の個別のドット34が、
マスクを通してのデポジションかまたは層27上にデポジ
ットされた連続層の選択エッチングによって前記の層27
上にデポジットされ、前記のピットの夫々内に延在す
る。各ドット34は、第２図に示すように、その夫々のピ
ット30上に延在しまたドットを取囲む層27の直接隣接す
る表面上を側方に延在する方形または円形層の形であ
る。したがって、各画素10は４×４の規則正しいドット
34のマトリックス（全部で16）を有し、これ等のドット
は第２図上方から見た場合第３図に示すように画素の領
域の殆んどの割合を占め、この領域内で互に均一に分離
されている。これ等のドット34は支持プレート22と関係
した画素電極を形成し、このような画素電極は実際には
16個の個々に付勢可能なサブ電極34に分けられ、対応し
た数の画素部分すなわちサブ画素CLCを形成し前記サブ
画素は、集合して支持プレート22上の画素電極として役
立つ。
サブ電極の４×４マトリックスは、離間された電極と
して働く行アドレスライン14の上方にある部分とその間
の液晶と共に、１つの画素を形成する。
各ピット30の底の窒化珪素の薄膜32は、列アドレスラ
イン12の直接隣接する各表面部分とドット34と共に、２
端子の、非線形ダイオード構造を形成し、このダイオー
ド構造は列アドレスライン12とドット34で形成された関
係の画素間に直列に接続される。各画素の16個のサブ電
極はしたがって各ダイオード構造を通して同じ列アドレ
スライン12に接続されている。
別のポリイミド配向層35が層27とドット34上にデポジ
ットされる。
第２図の表示デバイスの代表的な１つの画素と関係の
スイッチング素子の実効的な電気回路が第４図に示され
ている。簡単のために、16個のサブ電極の関係のダイオ
ード構造の３つだけが示してあり、存することのあるす
べての寄性容量は無視してある。
２端子の双方向性非線形デバイスであるMIMタイプダ
イオード構造ではここでは便宜上38に背面結合（back−
to−back）ダイオードで示してある。夫々アドレスライ
ン12およびアドレスライン14への走査信号およびデータ
信号を有し、ダイオード構造のしきい電圧を越えた適当
な電圧を導線12に加えると、ダイオード構造38は“スイ
ッチ”されてプール−フレンケル効果の下で導通し、こ
のため電圧はサブ電極34に移る。この電圧は、関係の行
アドレスライン14に同時に加えられた別の電圧信号（デ
ータ信号）と一緒に、一画素内の、サブ電極34で形成さ
れる部分すなわちサブ画素の夫々に所要の電気光学効果
を生ずる。このしきい電圧以下では、ダイオード構造38
は非導電性である。このダイオード構造は双方向性で実
質上対称的なデバイスなので、加えられた電圧の極性
は、DC成分が液晶材料に作用し、これによる材料の低次
化を避けるように、引続くフィールドで逆転することが
できる。
このようなデバイスは、つくるのに比較的簡単で安価
である。その上、関係のダイオード構造の欠陥によりサ
ブ画素の１つ或はいくつか故障の場合、画素は依然とし
て適当に機能し、許容を得る表示機能を生じる。すべて
の構成要素層が実質上透明なので、透過モードで作動さ
れている時デバイスを通る光の通路は画素下方の複数の
スイッチング素子の存在によって殆んど妨げられること
がない。第２図に示したダイオード構造38の寸法はこと
さら誇張されており実際にはこれ等が画素領域に対して
占める面積は小さいものである。したがって、たとえダ
イオード構造38がなくても、光伝達へのそれ等の影響は
それ程重要なものでない。
第５図は本発明のアクティブマトリックス液晶表示デ
バイスの第２実施態様の略断面図を示す。この実施態様
は前の実施態様と多くの類似点を有する。したがって対
応部分には同一符号を付し、ここでは再び細かい説明は
避ける。
第５図の実施態様の第２図のそれとの重要な相違は、
MIMタイプダイオード構造が別の方法で形成され、アド
レスライン12と反対側の端子が画素サブ電極に直接接続
されるのではなく代りにこれ等のサブ電極と容量的に結
合されていることである。
非化学当量的な窒化珪素の薄い膜40が導体12と支持プ
レート22のその間に介在する表面上に約0.05マイクロメ
ータ（500オングストローム）の厚さ迄デポジットされ
る。窒素珪素の代りに酸化珪素を用いてもよい。この層
40の上に、窒化珪素またはポリイミドのような絶縁性材
料の別の厚い層41がデポジットされ、この層の中には、
前記の薄い層40に直接載っているITO粒子43が埋込まれ
ている。一般に球状で実質上同じ寸法例えば約１マイク
ロメータの直径のこれ等の粒43は、適当な数例えば約15
から100の粒子が各画素位置の導体12上の薄い層40の表
面上に散らばって存することを保証するのに十分な密度
で前記の層41中に任意に分散される。
粒子43は、アルコール中の懸濁として層40上に分散さ
れてもよい。このアルコールの蒸発に続いて、層41が、
粒子が窒化珪素の薄い層40と接触する部分を別として該
粒子を覆って取囲むように窒化珪素を用いてベポジット
される。層41がポリイミドより成る代りの方法では、粒
子43をポリイミドと十分に混合し、次いでこの混合物を
層40の表面上にかけ、この場合粒子が沈澱して薄い層40
と接触させるようにできる。これ等両方のデポジション
技法は、フォトエッチング工程を避け、比較的簡単で経
済的に行えるという利点を供する。
層41内の粒子43の分散は比較的任意なやり方で行われ
るが、層41が材料に応じて使用される粒子の量は、説明
するように、所望の目的に対して各画素位置に十分な数
の粒子が存する結果を生じる。第５図に示した実施態様
では、粒子43の結果的な分布は、実質上均一に分離され
た各完結した列アドレスライン12の幅を横切って幾つか
の、この特定の場合には５個と６個の粒子が得られるよ
うなものである。勿論、粒子はこの略断面図に示したよ
うに必ずしも互に正しく整列される必要はない。粒子ア
ドレスライン12の長さに沿ってうなわち画素の他方の寸
法に沿って同様に分布される。代表的な１つの画素領域
に対応する列アドレスライン12の領域を考えると、１つ
の平らな２次元アレー内に配された約25個の粒子43が含
まれる。粒子間の間隔は正確に決められることはできな
いが、それ等の分布は通常次のようなものである。すな
わち、これ等領域の夫々において、結果的なアレーが該
領域の多くの割合を占めるようなものである。
列アドレスライン12上の各粒子43は、窒化珪素の薄い
層40の一部と該層の直ぐ下の導線12の表面部分と共にMI
Mダイオード構造を形成する。
層41は、粒子の最上面が該層41の表面と離れるよう
に、粒子43の寸法より大きな厚さを有する。前記の層41
の表面には、画素サブ電極を形成する例えばITOの個別
の電極層45がデポジットされる。各画素には例えば平ら
な２×２マトリックスアレー内に配された４個のこのよ
うなサブ電極があるが、各画素に設けられるサブ電極の
実際の数は所望なら変えてもよい。同じ寸法で、方形ま
たは円形でもよい４つのサブ電極は集合的に支持プレー
ト22上の画素電極を構成し、夫々導体14の対応した上の
部分およびその間の液晶材料と共にサブ画素を形成す
る。各サブ電極45が該電極への電圧の供給を制御する役
をする或る数の代表的には４個から９個の間のダイオー
ド構造の上にある。前記のサブ電極45は、ダイオード構
造とサブ電極間の電気結合が容量的に得られるように、
層41の窒化珪素材料によって、その関係のダイオード構
造より分離されている。
サブ電極45と層41の間に介在する表面領域とはポリイ
ミド配向層35によって覆われている。
第７図はこの実施態様の代表的な１つの画素の実効的
な回路形態を示す。この図面では、MIMタイプダイオー
ド構造は背面結合ダイオード47によって示され、このダ
イオード構造47とサブ電極45間の容量結合はキャパシタ
48で示されている。
この実施態様も前の実施態様と同様に高度の故障許容
性を供することがわかるであろう。各画素10は多数のダ
イオード構造スイッチング素子と関係され、各サブ電極
45自身は夫々複数のダイオードと関係されているので、
多数のスイッチング素子に欠陥があっても画素の動作が
それ程損なわれることなしにすますことができる。前の
実施態様のように、デバイスが透過モードで作動されて
いる時は、これ等のスイッチング素子を形成するのに実
質上透明な材料が用いられていることを考えれば画素電
極下方のこのような多数のスイッチング素子によって光
の光路は殆っど妨げられない。前のように、スイッチン
グ素子は画素に対して十分に小さく形成できるので、こ
れ等のスイッチング素子は、たとえ実質上透明でなくと
も光の伝達に最小の影響しか及ぼさない。
この実施態様は前の実施態様に対し次のような別の利
点を有する、すなわち、個々のダイオード構造しきい値
変化より生ずる画素の電極に加えられる電圧の変化は、
各サブ電極45と関係された複数のキャパシタ48で与えら
れる容量分割（capacitive rvision）を用いて低減され
る。粒子43の寸法によって決まるキャパシタ48のキャパ
シタンス値は、サブ電極45の寸法によって決まる画素の
キャパシタンスに対して小さい。したがって比較的大き
な電圧降下が各キャパシタ48の両端に存する。したがっ
て、例えば１つのサブ画素と関係した複数の並列接続キ
ャパシタ48の実効キャパシタンスがサブ画素のキャパシ
タンス値の1/10とすれば、この場合そのサブ素子と関係
のダイオード構造スイッチング素子47が両端の１ボルト
の変化はサブ素子の両端に僅か100mVの変化を生じるだ
けである。
この表示デバイスの動作は、その他は大体第２図の実
施態様について説明したのと同様である。各フィールド
後の印加駆動電圧の極性を逆転するために画素を“リセ
ット”することが必要であり、さもなければ各画素にお
いて電荷が固定される。このような極性逆転はまた前述
のように液晶材料の電気化学的低次化を防ぐ。
次に第６図は、本発明の表示デバイスの第３実施態様
の略断面図を示す。この実施態様は第５図の実施態様と
数多くの類似点を有し、該実施態様の変形と見做すこと
ができる。したがって、簡単のためにデバイスの対応部
分にはよはり同じ符号を付してある。
この実施態様では、粒子43はITOのような導電材料の
個々のドット50に代えられている。これ等のドットは、
該ドットの寸法と間隔が著しく制御されて実際の画素に
対応して規則正しい間隔を有しまた該画素と実質上正し
く対応するように、厚い窒化珪素層41のデポジションに
先立ってマスクを通しての蒸発によって薄い窒化珪素上
層40上にデポジットされる。ドット50のデポジョンに用
いられるマスクはシャドーマスクでよい。このように形
成されたドット50は、層40の表面上に事実上均等に分布
される。次いで窒化珪素層41がドット50上に設けられび
ょはりドットの最上面が層41の表面より離れるようにド
ット50の高さよりも大きな厚さを有する。ドット50の上
面とサブ電極45の対向面とは、誘導体としてん働いてこ
れ等を、分離する層41の窒化珪素と共に、関係のMIMタ
イプダイオード構造とサブ電極45を結合するキャパシタ
を構成する。
この実施態様では、各画素には、集合的に画素電極を
構成し且つ画素の領域に実質上対応する領域を占める平
らな３×３マトリックスアレー内に配された９個のサブ
電極45が設けられている。ドット50は、各サブ電極が３
個のダイオード構造と関係するように分布される。
この実施態様の画素の代表的な１つの素子の電気回路
は、画素が４個ではなくて９個ありまた各サブ素子は丁
度３個のダイオード構造47と３個の直列キャパシタ48と
関係していることを除いては、全体として第７図の回路
に対応する。このデバイスの動作は全体として前の実施
態様の動作と同様で、同様な効果が得られる。
第８図と10図は夫々第２図と５図の実施態様の変形を
示す。前と同様に、同様部分には同じ符号を付してあ
る。これ等の変形の夫々において、表示デバイスは、画
素サブ電極とこれ等に関係したアドレスラインの下方部
分との間の容量結合を最小にしまた同時に各サブ画素に
対して蓄積キャパシタを形成するように変形されてい
る。
この蓄積キャパシタは、サブ画素のキャパシタよりも
多数倍大きなキャパシタンス値を有するように設計され
る。
先ず第８図に示した第２図の実施態様の変形に関し
て、各画素に対して別の導電層80がデバイス構造に内蔵
されていることがわかる。これ等の層80は透明で、例え
ばITOで形成される。層80の付加のために、窒化珪素層2
7は２つの別にデポジットされた層81と82より成り、こ
の場合第２層82のデポジションの前に第１層81上にデポ
ジットされた層80をその間に挟む。この層80自身は、連
続したITO層を第１窒化珪素層81上にデポジットし、こ
の層を選択エッチングし、それ等の各画素10に実質上対
応する領域上に延在し且つ該素子に正しく対応した個々
の層80の所要のアレーを残すことによって形成される。
各層80および層81と82には孔が形成され、この孔を通じ
て、サブ電極34を構成する導纏層が延在して窒化珪素の
薄膜32と接触し、この場合層80は、その関係のサブ電極
層34およびその下のアドレスライン12とも僅かに分離さ
れ、したがってそれ等より絶縁されている。
各列の画素10の層80は互いに絶縁される。各行におけ
る各画素の層80は、層80を形成する連続した導電層の次
の選択エッチングで残された第８図に図示しない一体の
ブリッジを経て電気的に交互に連結され、層80の各相互
連結された行は、第８図に見えない手段によってその関
係の行導体14と接続される。
第９図は第８図のデバイスの代表的な１つの画素に対
する実効的な回路を示す。第９図の回路と第４図の回路
をくらべると、層80が上にあるそれ等の各サブ電極34と
その間に絶縁層82と共に各サブ画素CLCに並列なキャパ
シタンスCSを構成していることがわかる。このキャパシ
タンスCSはデバイスの動作時公知のように蓄積キャパシ
タとして役立つ。
第10図は、第８図で説明した変形と同様な第５図の実
施態様の変形を示す。特に、追加的な透明な導電層が画
素サブ電極45と下にあるアドレスライン12の間に介在す
る。けれどもこの場合、各画素の追加導電層は符号90で
示した物理的に分離された部分を形成するような形にさ
れ、夫々はその大きさが各画素サブ電極45に大体におい
て相当しまた該電極に正しく対応する。けれども、各画
素のサブ電極45と関係された層90の部分は未だ電気的に
相互に連結されているが、もっとも第10図にはこの相互
連結は見えない。
前記の層90の部分およびそれ等の相互接続は、デポジ
ットされた連続層の選択エッチングによって窒化珪素層
41の表面上に形成され、層41と90上に連続的に延在する
別の窒化珪素層91によってサブ電極45より分離される。
形がその関係の画素サブ電極45に一般に対応する層90の
部分は、それに関係した上のサブ電極45と下のアドレス
ライン12から絶縁される。層90と91にはそろえられた開
口部が設けられ、この開口部を通って、サブ電極45が、
第５図の実施態様と同様に延長部の下にあるダイオード
構造との容量結合のために延長する。このサブ電極45の
延長部は、層91の材料によって層90より絶縁される。し
たがって第10図と第５図のデバイスをくらべると、第10
図では、画素サブ電極45は最早完全に平らではなく、追
加的な導電層90および必要な別の絶縁層91を入れるよう
に、ダイオード構造を取囲むそれ等の周囲部分が導体12
より更に離れていることがわかる。
同じ列内の隣接画素の層90は互に絶縁されている。
やはり、画素の各行の夫々の画素と関係された層90は
相互に（連続した導電層の次のエッチングで残された第
10図には見えない行方向ブリッジを経て）および各行ア
ドレスライン14と電気的に連結される。
第11図は第10図の表示デバイスの代表的な１つの画素
の実効的な回路を示す。第７図の構成要素に相当する構
成要素は同じ符号で示してある。この図からわかるよう
に、各サブ画素CLCは該サブ画素に関してこれと並列に
接続された蓄積キャパシタCSを有し、この蓄積キャパシ
タは、層91の絶縁材料を間にして層90の部分とサブ電極
45の対向部分とで形成される。
第12図の実施態様は、第10の実施態様と同様に、ここ
では簡単のためによはり34で示した画素サブ電極がそれ
に関係したスイッチング素子と容量的に結合された以外
は第８図の実施態様と同様である。この実施態様では、
各画素10はサブ電極の２×２アレーを有し、その夫々は
１つのスイッチング素子と容量的に結合されている。第
８図の構成要素に相当するデバイスの構成要素は同じ符
号を示してある。
前のように、連続した導電層80が各画素のサブ電極34
とその下にあるアドレスライン12との間にあり、層82と
81によって夫々より絶縁されている。層80には、層81内
に形成されたピット30の上方にある開口部が設けられ
る。前記のピットの底には、非化学当量的な窒化珪素32
の薄膜がデポジットされる。けれども、前述のようにサ
ブ電極34が下方にピット30内に延在して薄膜32と接触す
る代りに、この実施態様ではサブ電極はピット内に途中
迄しか延在していない。ピット30内の薄膜32の上面に
は、層82のデポジションの前に層80と同時に形成され
た、したがってこの層と同じ材料の各導纏層95がデポジ
ットされている。層82は層80とピット30内の層95の両方
の上にデポジットされるので、次いでデポジットされる
と、サブ電極34を構成する導電層は層82上を下方にピッ
ト30の領域に延在し、層82によって導電層95から分離さ
れる。
層95は、それに関係した下方の薄膜32とアドレスライ
ン12の表面部分と共に前述のようにMIMタイプダイオー
ドを形成し、この場合各画素の各サブ電極すなわち各サ
ブ画素に対して１つのダイオード構造がある。これ等の
ダイオード構造はそれ等の各サブ電極34と容量的に結合
される。
やはり前のように、１つの行内の画素の層80は第12図
に示してないブリッジを経て行方向に相互に電気的に連
結されているが、同じ列内の隣接画素の層からは絶縁さ
れている。層80の各相互連結された行は、対向した行導
体14に接続されている。
代表的な１つの画素の実効的な電気回路は、結合キャ
パシタンスが第11図に48で示した結合キャパシタンスと
同様にダイオード構造スイッチング素子38とこれに関係
した画素サブ電極34との間に直列に存するということ以
外は、第８図の実施態様の代表的な１つの画素を表わし
た第９図と同様である。層80は、上にあるサブ電極34と
介在する層82の絶縁材料と共に各画素に対する蓄積キャ
パシタCSを構成する。
第8,10および12図の実施態様に関して、導電層80と90
は関係の行アドレスライン14よりもむしろ一定位置の電
源に接続してもよく、この場合この電位の極性はフィー
ルド毎に逆転される。
第７図について説明した実施態様は、各サブ電極45と
その下にある列のアドレスライン12の間に透明な導電層
を入れることによって蓄積キャパシタを内蔵するよう
に、第５図の実施態様に対して第10図に関して説明した
実施態様と同様に変更することができる。
蓄積キャパシタを内蔵するこれ等すべての実施態様に
おいては、設けられた別の導電層80と90が画素サブ電極
34と35をそれ等の下にあるアドレスライン12よりしゃ蔽
するという付加的な有用な機能を果たし、したがって、
さもなければ存するであろうサブ電極とアドレスライン
間のすべての容量結合を最小限にする。
第８図と12図では各画素と関係した追加導電層80は連
続したものとして示されているが、これ等は、第10図に
関して説明したと同様に、代りに各サブ電極に対して物
理的に個別な部分として形成し、しかもやはり電気的に
相互に連結されているようにすることもできる。逆に、
第10図の実施態様の個別に形成された層90の部分を、各
画素領域と実質上同延な連続層ではあるが依然として第
８図および12図の実施態様と同様にサブ電極層45がスイ
ッチング素子の方向に延在する開口部をそなえた連続し
た層として形成することもできる。
以上述べた実施態様および変形は公知の表示デバイス
配置に対して次の利点を供する、すなわち、一方の支持
プレート上のアドレスラインと関係のスイッチング素子
との間隔が、スイッチング素子が画素に対して支持プレ
ート上に側方に配された公知の配置とちがって画素の下
方に位置するので、画素間の間隔を最小にすることがで
き。
【図面の簡単な説明】 第１図は２端子非線形スイッチング素子で制御される画
素のマトリックスアレーを有する本発明のアクティブマ
トリックス液晶表示デバイスの一部の略線図 第２図は本発明の表示デバイスの一実施態様の略断面
図、 第３図は第２図の表示デバイスの一部の切欠略平面図、 第４図は第２図の表示デバイスの画素の代表的な１つの
略電気回路図、 第５図は本発明の表示デバイスの別の実施態様の略断面
図、 第６図は本発明の表示デバイスの更に別の実施態様の略
断面図、 第７図は第５図および６図のデバイスの画素の代表的な
１つの略電気回路図、 第８図は第２図の実施態様の変形を示す略断面図、 第９図は第８図のデバイスの画素の代表的な１つの略電
気回路図、 第10図は第５図の実施態様の変形を示す略断面図、 第11図は第10図のデバイスの画素の代表的な１つの略電
気回路図、 第12図は本発明の表示デバイスの更に別の実施態様の略
断面図である。 10……画素 12……列アドレスライン 14……行アドレスライン 16……スイッチング素子 20……上方支持プレート 22……下方支持プレート、24……液晶材料 25,35……配向層 27,40,81,82,91,95……絶縁層 30……ピット 32……絶縁薄膜 34,45……サブ電極 38,47……スイッチング素子 43……粒子 48……キャパシタ 50……ドット 80,90……導電層 CLC……サブ画素 CS……蓄積キャパシタ

Claims (16)

    (57)【特許請求の範囲】
  1. 【請求項１】一対の離間された支持プレート（20,22）
    と、これ等プレート間の液晶材料（24）と、前記の支持
    プレート上に設けられた対向する電極によって夫々形成
    された、マトリックスアレー内の複数の画素（10）と、
    前記の一対の支持プレートの一方の支持プレート（22）
    上に支持され、画素（10）とこの支持プレート（22）上
    に支持されたアドレスラインの間に直列に接続された複
    数のスイッチング素子（16）とを有する液晶表示デバイ
    スにおいて、前記の一方の支持プレート（22）上に設け
    られた画素電極は、スイッチング素子（16）が画素電極
    の下に位置し且つアドレスラインの上にあるようにし
    て、前記の一方の支持プレート（22）上のスイッチング
    素子（16）及び関係のアドレスライン両者の上にあり、
    一方の支持プレート（22）の各画素電極は夫々複数の個
    別のサブ電極（34,35）より成り、これ等サブ電極の夫
    々は、個別に少なくとも１つのスイッチング素子（38,4
    7）と接続され、１つの画素電極を構成する複数のサブ
    電極とそのスイッチング素子は、該スイッチン素子の下
    にある同じアドレスライン（12）に互いに並列に接続さ
    れたことを特徴とする液晶表示デバイス。
  2. 【請求項２】スイッチング素子は２端子の双方向性非線
    形素子である請求項１記載の液晶表示デハイス。
  3. 【請求項３】スイッチング素子はダイオード構造を有す
    る請求項２記載の液晶表示デバイス。
  4. 【請求項４】ダイオード構造は夫々、インジウム錫酸化
    物の２つの導電層の間に挟まれた窒化珪素の薄い層より
    成り、前記の２つの電導層はダイオード構造の各端子を
    形成する請求項３記載の液晶表示デバイス。
  5. 【請求項５】画素と関係する複数のスイッチング素子
    は、前記一方の支持プレート上の画素電極の下にある実
    質上平らなアレー内に配設された請求項２乃至４項の何
    れか１項記載の液晶表示デバイス。
  6. 【請求項６】各画素と関係したスイッチング素子の実質
    上平らなアレーは、前記一方の支持プレート上の画素電
    極の領域の少なくとも大部分に相当する領域を占める請
    求項５記載の液晶表示デバイス。
  7. 【請求項７】実質上平らなアレーのスイッチング素子
    は、画素電極の領域に対して実質上互に均一に分離され
    て配設された請求項６記載の液晶表示デバイス。
  8. 【請求項８】２端子スイッチング素子の一方の端子を形
    成する導電層は、関係の画素電極の少なくとも一部とし
    ても役立つ請求項２乃至７の何れか１項記載の液晶表示
    デバイス。
  9. 【請求項９】２端子スイッチング素子の一方の端子を形
    成する導電性構成要素はそれと関係した画素サブ電極よ
    り分離され、前記の一方の支持プレート上のスイッチン
    グ素子とこれに関係した画素サブ電極との間に容量結合
    を形成するように、絶縁材料によってそれより隔てられ
    た請求項２乃至７の何れか１項記載の液晶表示デバイ
    ス。
  10. 【請求項１０】２端子スイッチング素子の前記の一方の
    端子を形成する導電性構成要素は、絶縁体マトリックス
    材料内に分散された導電性粒子より成る請求項９記載の
    液晶表示デバイス。
  11. 【請求項１１】２端子スイッチング素子の前記の一方の
    端子を形成する導電性構成要素は、マスクを経てデポジ
    ットされた導電性材料の個別のドットより成る請求項９
    記載の液晶表示デバイス。
  12. 【請求項１２】各２端子スイッチング素子の他方の端子
    は、前記の一方の支持プレート上に支持されたそれと関
    係したアドレスラインの各部分によって形成され、スイ
    ッチング素子の前記の一方の端子は、絶縁体の薄い層に
    よって、それと関係したアドレスラインより支持プレー
    トの垂直向に隔てられた請求項８乃至11の何れか１項記
    載の液晶表示デバイス。
  13. 【請求項１３】表示デバイスは、画素に関連して少なく
    とも１つの蓄積キャパシタを有する請求項１乃至12の何
    れか１項記載の液晶表示デバイス。
  14. 【請求項１４】１つの画素内の、複数のサブ電極に対応
    して形成されるサブ画素は該サブ画素に関係して夫々の
    蓄積キャパシタを有する請求項13記載の液晶表示デバイ
    ス。
  15. 【請求項１５】蓄積キャパシタは、下にある前記一方の
    支持プレート上に支持された少なくとも１つの別の導電
    層によって一部を形成され、前記一方の支持プレート上
    の画素サブ電極より絶縁された請求項14記載の液晶表示
    デバイス。
  16. 【請求項１６】導電層は、画素サブ電極をアドレスライ
    ンより実質上シールドしてその間の容量結合を最小にす
    るように、画素電極と下方の関係のアドレスラインとの
    間に位置する請求項15記載の液晶表示デバイス。
JP63089159A 1987-04-16 1988-04-13 液晶表示デバイス Expired - Lifetime JP2648607B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB8709186A GB2203881B (en) 1987-04-16 1987-04-16 Liquid crystal display device
GB8709186 1987-04-16

Publications (2)

Publication Number Publication Date
JPS63273836A JPS63273836A (ja) 1988-11-10
JP2648607B2 true JP2648607B2 (ja) 1997-09-03

Family

ID=10615965

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63089159A Expired - Lifetime JP2648607B2 (ja) 1987-04-16 1988-04-13 液晶表示デバイス

Country Status (6)

Country Link
US (2) US4983022A (ja)
EP (1) EP0289071B1 (ja)
JP (1) JP2648607B2 (ja)
KR (1) KR960013423B1 (ja)
DE (1) DE3878480T2 (ja)
GB (1) GB2203881B (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2203881B (en) * 1987-04-16 1991-03-27 Philips Electronic Associated Liquid crystal display device
US5122889A (en) * 1988-12-22 1992-06-16 Nec Corporation Active matrix liquid crystal display using mim diodes having symmetrical voltage-current characteristics as switching elements
GB2236424A (en) * 1989-09-15 1991-04-03 Philips Electronic Associated Active matrix display device and their fabrication
US5179035A (en) * 1989-09-15 1993-01-12 U.S. Philips Corporation Method of fabricating two-terminal non-linear devices
NL8902421A (nl) * 1989-09-29 1991-04-16 Philips Nv Weergeefinrichting.
KR940005124B1 (ko) * 1989-10-04 1994-06-11 호시덴 가부시기가이샤 액정표시소자
US5063418A (en) * 1989-10-31 1991-11-05 The United States Of America As Represented By The Secretary Of The Army Optical non-linear artificial dielectrics
JP2514731B2 (ja) * 1990-02-05 1996-07-10 シャープ株式会社 アクティブマトリクス表示装置
JP2630663B2 (ja) * 1990-03-09 1997-07-16 セイコー電子工業株式会社 電気光学装置
US5245450A (en) * 1990-07-23 1993-09-14 Hosiden Corporation Liquid crystal display device with control capacitors for gray-scale
JPH04122982A (ja) * 1990-09-13 1992-04-23 Seiko Instr Inc 電気光学装置の駆動方法
US5126865A (en) * 1990-12-31 1992-06-30 Honeywell Inc. Liquid crystal display with sub-pixels
KR940004322B1 (ko) * 1991-09-05 1994-05-19 삼성전자 주식회사 액정표시장치 및 그 제조방법
US5644415A (en) * 1993-12-20 1997-07-01 Casio Computer Co., Ltd. Liquid crystal display device having wide field angle
US5555001A (en) * 1994-03-08 1996-09-10 Prime View Hk Limited Redundant scheme for LCD display with integrated data driving circuit
JPH07261198A (ja) * 1994-03-18 1995-10-13 Sharp Corp 液晶表示装置
JP3565453B2 (ja) * 1994-08-23 2004-09-15 キヤノン株式会社 画像入出力装置
JP3483759B2 (ja) * 1998-03-19 2004-01-06 株式会社東芝 液晶表示装置
EP1028346A3 (en) * 1999-02-12 2002-05-02 Matsushita Electric Industrial Co., Ltd. Liquid crystal element and manufacturing method thereof
TW511049B (en) * 2000-11-08 2002-11-21 Koninkl Philips Electronics Nv Display device
KR100534573B1 (ko) * 2000-11-29 2005-12-07 삼성에스디아이 주식회사 트라이오드 정류 스위치
KR100388272B1 (ko) 2000-12-26 2003-06-19 삼성에스디아이 주식회사 티알에스 소자
JP4087620B2 (ja) * 2002-03-01 2008-05-21 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4101533B2 (ja) * 2002-03-01 2008-06-18 株式会社半導体エネルギー研究所 半透過型の液晶表示装置の作製方法
JP4237442B2 (ja) * 2002-03-01 2009-03-11 株式会社半導体エネルギー研究所 半透過型液晶表示装置
JP5117667B2 (ja) * 2005-02-28 2013-01-16 カシオ計算機株式会社 薄膜トランジスタパネル
TWI379180B (en) * 2008-12-26 2012-12-11 Delta Electronics Inc Method of calculating recovery commands for numerical controlled system
GB2489939A (en) * 2011-04-11 2012-10-17 Plastic Logic Ltd Control of capacitive coupling in pixel circuitry
IL232197B (en) 2014-04-23 2018-04-30 Lumus Ltd Compact head-up display system

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4233603A (en) * 1978-11-16 1980-11-11 General Electric Company Multiplexed varistor-controlled liquid crystal display
US4413883A (en) * 1979-05-31 1983-11-08 Northern Telecom Limited Displays controlled by MIM switches of small capacitance
US4223308A (en) * 1979-07-25 1980-09-16 Northern Telecom Limited LCDs (Liquid crystal displays) controlled by thin film diode switches
NL8103376A (nl) * 1981-07-16 1983-02-16 Philips Nv Weergeefinrichting.
GB2149176B (en) * 1983-10-26 1988-07-13 Stc Plc Addressing liquid crystal displays
GB2149555B (en) * 1983-11-10 1987-01-28 Standard Telephones Cables Ltd Improvements in liquid crystal displays
JPS6194086A (ja) * 1984-10-16 1986-05-12 セイコーインスツルメンツ株式会社 液晶表示装置
DE3587737T2 (de) * 1984-11-12 1994-05-05 Semiconductor Energy Lab Flüssigkristallanzeigeschirm und Verfahren zu seiner Herstellung.
US4728175A (en) * 1986-10-09 1988-03-01 Ovonic Imaging Systems, Inc. Liquid crystal display having pixels with auxiliary capacitance
GB2203881B (en) * 1987-04-16 1991-03-27 Philips Electronic Associated Liquid crystal display device
GB2215506A (en) * 1988-02-24 1989-09-20 Philips Electronic Associated Matrix display devices

Also Published As

Publication number Publication date
DE3878480T2 (de) 1993-08-12
EP0289071A1 (en) 1988-11-02
GB2203881A (en) 1988-10-26
EP0289071B1 (en) 1993-02-17
US4983022A (en) 1991-01-08
US5033823A (en) 1991-07-23
GB8709186D0 (en) 1987-05-20
JPS63273836A (ja) 1988-11-10
KR880013109A (ko) 1988-11-30
KR960013423B1 (en) 1996-10-05
DE3878480D1 (de) 1993-03-25
GB2203881B (en) 1991-03-27

Similar Documents

Publication Publication Date Title
JP2648607B2 (ja) 液晶表示デバイス
US4775861A (en) Driving circuit of a liquid crystal display panel which equivalently reduces picture defects
EP0464579B1 (en) Thin film field effect transistor array for use in active matrix liquid crystal display
EP0189214B1 (en) Liquid-crystal multi-color display panel structure
KR960016099B1 (ko) 복수개의 픽셀을 갖는 광감응 표시기 및 그 광감응 표시기의 픽셀을 제조하는 방법
US4413883A (en) Displays controlled by MIM switches of small capacitance
USRE33829E (en) Redundant conductor structures for thin film FET driven liquid crystal displays
TWI471846B (zh) 主動矩陣型的矩陣型液晶顯示器
JPH0135352B2 (ja)
KR20070046876A (ko) 능동 매트릭스 디바이스
JP3141086B2 (ja) アクチブマトリックス表示装置及びその製造方法
KR960008099B1 (ko) 매트릭스 디스플레이 장치
JPH0311475B2 (ja)
US5657101A (en) LCD having a thin film capacitor with two lower capacitor electrodes and a pixel electrode serving as an upper electrode
US5069534A (en) Active matrix liquid crystal display with series-connected MIM structures as a switching element
US5952675A (en) Thin film transistor element array
US7567308B2 (en) Reflective active matrix liquid crystal display and apparatus
US5546204A (en) TFT matrix liquid crystal device having data source lines and drain means of etched and doped single crystal silicon
JPH0289029A (ja) 記憶装置および液晶表示装置
US4782337A (en) Matrix display device comprising two groups of row electrodes and two column electrodes for image element and its control process
JPH0527218A (ja) 液晶表示装置
CN218917882U (zh) 一种电子纸的像素阵列
JP3744203B2 (ja) 液晶表示装置
JPH06289428A (ja) アクティブマトリクス基板及びその製造方法
EP0223967A1 (en) Thin-film transistor liquid-crystal matrix display