JPS63271648A - 共通領域アドレス制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 多重仮想記憶方式の計算機の仮想記憶空間の間の共通領
域を、空間ごとに異なるアドレスに設けることを可能に
するアドレス制御方式である。

空間ごとに定めた共通領域のアドレス範囲と、所定の共
通領域とのアドレス差とをレジスタに保持し、汎用レジ
スタに共通領域からロードがあったことをアドレス範囲
から識別して表示しておき、その汎用レジスタが記憶ア
ドレスのベースに使われるときには、アドレス差によっ
て記憶アドレスを補正する。

この方式により、共通領域のアドレスを空間ごとに定め
ることができ、記憶空間を効率よく利用することができ
る。

〔産業上の利用分野〕

本発明は、多重仮想記憶方式の計算機のアドレス制御に
係り、特に仮想記憶空間間の共通領域を空間ごとの異な
るアドレス領域に設けることを可能にするアドレス制御
方式に関する。

複数の仮想記憶空間を許す、多重仮想記憶方式の計算機
において、異なる仮想記憶空間の間で共通内容の領域を
設け、この共ｉｉ１領域を空間間の通信等の手段にする
ことがしばしば必要になる。

〔従来の技術〕

第２図は、計算機の構成例を示すブロック図である。

処理装置１は複数個の汎用レジスタ、各種の制御レジス
タ、演算制御機構、及びアドレス変換機構等からなり、
主記憶装置２と接続して、その記憶領域にアクセスする
機能を持ち、主記憶装置２にロードされているプログラ
ムを実行する。

又処理装置１は、例えば磁気ディスク記憶装置等からな
る外部記憶装置３と接続し、外部記憶装置３に格納する
プログラム及びデータから、所要の部分を主記憶装置２
にロードして処理する。

多重板想記ｔα方式の計算機の場合に、所要の処理を行
うプログラム及びデータからなる仮想記憶空間の所要の
ページを、外部記憶装置３に保持し、所要のページを外
部記憶装置３から主記憶装置２の実ページにロードする
。

処理装置１では、プログラムの実行制御及びデータへの
アクセスにおいて、それらのプログラムの命令アドレス
又は命令のオペランドアドレスとして、仮想記憶空間の
論理アドレス（以下において実効論理アドレスという）
を生成する。

実効論理アドレスは、一般に命令で指定される汎用レジ
スタの内容をベースのアドレスとし、これに命令で指定
される変位量を加えることによって生成される。

実効論理アドレスによって記憶領域へアクセスを実行す
るには、処理装置１のアドレス変換機構によって、この
実効論理アドレスを、実ページの実アドレスに変換する
アドレス変換を実行し、その実アドレスを使って主記憶
装置２への実際のアクセスを実行する。

このようなアドレス変換のために、例えば仮想空間ごと
のアドレス変換テーブル群を主記憶装置２上に設け、１
つのセグメントテーブルと、セグメントテーブルの各項
のポインタで指示される１以上のページテーブルによっ
て構成する。

ページテーブルの各項は各論理ページに対応し、実ペー
ジが割り当てられている場合にその実アドレスを指示す
るポインタを保持し、従って論理アドレスによってセグ
メントテーブル、ページテーブルを索引して、ページテ
ーブルの１項を決定することにより、その論理アドレス
で指定される仮想記憶領域の内容を保持する実ページの
アドレスを得ることができる。

複数の仮想記憶空間で共通領域を持つ場合には、第３図
に例示するように、仮想記憶空間Ａ、Ｂ、Ｃ等の同じ論
理アドレスの領域を共通領域に割り当てて、それらの各
空間の論理アドレスで共通領域を指定した場合には、同
じ実ページ群を指示する実アドレスに変換されるように
、ページテーブルを管理する。

〔発明が解決しようとする問題点〕

仮想記憶空間の間の共通領域は前記第３図に示すように
、同じ論理アドレス領域にとられるので、例えば仮想記
憶空間Ｃが共通領域を使用しない場合にも、例えば将来
必要になる可能性があれば図示のように共通領域がある
ものとして、その論理アドレス定数は他用途に使用しな
いようにしなければならないので、共通領域を使用しな
い状態でも、仮想記憶空間を有効に利用できない。

この問題を避けるために、例えばｍ１ＷＱｓ仮想記憶空
間りのように共通領域を空間ごとに異なる論理アドレス
領域に置くようにすることは、前記ページテーブルの管
理によって容易にできるが、この場合には、例えばｓ１
ｗ仮想記憶空間Ａに合わせて共通領域に置かれ、共通領
域のデータを指示するようにしたアドレス定数を使用し
て、仮想記憶空間りで処理をすると、誤った記憶領域に
アクセスすることになるという問題がある。

〔問題点を解決するための手段〕

第１図は、本発明の構成を示すブロック図である。

図は計算機の処理装置の構成を示し、１０は共通領域の
開始アドレス、終了アドレス、基準アドレスとのアドレ
ス差を保持するアドレス補正レジスタ、１１は汎用レジ
スタ、１２は各汎用レジスタ１１に対応する共通領域表
示、１３は命令制御部１４から通知される情報とアドレ
ス補正レジスタ１０を参照して共通領域からのロードを
識別し、該当汎用レジスタの共通領域表示１２を設定す
るアドレス識別部、１５は命令制御部１４からの実効論
理アドレスを、アドレス補正レジスタ１０のアドレス差
により補正するアドレス補正部である。

〔作　用〕

プログラムを実行する場合に、そのプログラムの仮想記
憶空間の共通領域の開始アドレス、終了アドレス、及び
所定の基準アドレスと開始アドレスとのアドレス差をア
ドレス補正レジスタ１０に設定しておく。

命令制御部１４は処理装置における命令の実行を制御し
、汎用レジスタ１１へのロード命令の場合に、その命令
を実行すると共に、命令のオペランドとなる汎用レジス
タ番号及びデータの実効論理アドレスをアドレス識別部
１３に通知する。

アドレス識別部１３は、通知されたアドレスが、アドレ
ス補正レジスタ１０に保持する開始アドレスから終了ア
ドレスまでの領域の範囲内か識別し、範囲内の場合には
、オペランドの汎用レジスタ１１と対応して設けられる
共通領域表示１２をオンに設゛定する。

又、命令制御部１４は命令のオペランドのデータの実効
論理アドレスと、そのアドレスを生成するベースとして
命令に指定されている汎用レジスタ番号をアドレス補正
部１５に通知し、アドレス補正部１５はその汎用レジス
タに対応する共通領域表示１２がオンであれば、アドレ
ス補正レジスタエ０に保持するアドレス差によって実効
論理アドレスを補正して出力する。

以上の制御方式により、共通領域を各仮想記憶空間ごと
に定める領域に設けることが可能になるので、常に共通
領域を共通のアドレスの領域に残す必要が無くなり、空
間を有効に利用できる。

〔実施例〕

多重仮想記憶方式の計算機でプログラムを実行する場合
には、公知のように管理プログラムによって、処理装置
１の所定の制御レジスタにセグメントテーブルの先頭の
実アドレスを設定することにより、そのプログラムの仮
想記憶空間を特定する等の制御を行うが、例えばその際
に本発明により、第１図のアドレス補正レジスタ１０の
設定も行うものとする。

即ち、その仮想記憶空間の制御情報として保持されてい
る、共通領域の開始アドレス、終了アドレス（何れも論
理アドレス）、及び所定の基準アドレスと開始アドレス
とのアドレス差をアドレス補正レジスタ１０に設定して
おく。

こ＼で基準アドレスは、共通領域のプログラミングにお
いて、共通領域の設置記憶領域として予定した領域の開
始アドレスとして定める。アドレス差は仮想記憶空間ご
との共通領域の開始アドレスから基準アドレスを減じた
値とし、従って一般に負の値をとることができる。

処理装置の命令制御部１４は命令の実行を制御し、仮想
記憶空間に記憶するデータを読み出して何れかの汎用レ
ジスタ１１へ設定するロード命令の場合に、通常のよう
にその命令の実行を制御すると共に、命令のオペランド
に指定されているロード先汎用レジスタ１１の汎用レジ
スタ番号と、ロードするデータの読出し先の実効論理ア
ドレスをアドレス識別部１３に通知する。

アドレス識別部１３は、通知されたアドレスが、アドレ
ス補正レジスタ１０に保持する開始アドレスから終了ア
ドレスまでの範囲内か識別し、範囲内の場合には、オペ
ランドの汎用レジスタ１１と対応して設けられる共通領
域表示１２をオンにし、範囲外の場合には共通領域表示
１２をオフにする。

又、命令制御部１４はいわゆるロード命令、ストア命令
等、記憶領域のオペランドへのアクセスを要する命令の
実行制御で生成する、オペランドデータの実効論理アド
レスと、そのアドレスを生成するベースのアドレスを保
持する汎用レジスタ１１として命令に指定されている汎
用レジスタ番号とをアドレス補正部１５に通知する。

アドレス補正部１５は、すべての共通領域表示１２の出
力を読むように接続され、通知された汎用レジスフ番号
に対応する共通領域表示１２がオンの場合には、アドレ
ス補正レジスタ１０に保持するアト゛レス差を、命令制
御部１４から受は取る実効論理アドレスに加算すること
によってアドレスを補正し、結果のアドレスを実効論理
アドレスとして出力する。

従って、この補正した実効論理アドレスをアドレス変換
してアクセスを実行することにより、基準アドレスの領
域を予定したアドレス定数を使用して、基準アドレスと
異なる領域に設けた共通領域のデータに７クセスするこ
とが可能になる。

〔発明の効果〕

以上の説明から明らかなように本発明によれば、多重仮
想記憶方式の計算機の仮想記憶空間間共通領域を各仮想
記憶空間ごとに定める領域に設けることが可能になり、
仮想記憶空間を利用性が改善されるという著しい工業的
効果がある。

【図面の簡単な説明】

第１図は本発明の構成を示すブロック図、第２図は計算
機の構成例ブロック図、 第３図は共通領域の説明図 である。 図において、 １は処理装置、　　　　　２は主記憶装置、３は外部記
憶装置、 １０はアドレス補正レジスタ、 １１は汎用レジスタ、　　１２は共通領域表示、１３は
アドレス識別部、　１４は命令制御部、本発明の構成を
示すブロック図 第１図 計算機の構成例ブロック図 第２図 共通領域の説明図 第３図

Claims (1)

1. 【特許請求の範囲】 複数の仮想記憶空間に共通する記憶内容を保持する共通
   領域を有する多重仮想記憶方式の計算機において、 該各仮想記憶空間のプログラムを実行する場合に、該仮
   想記憶空間の該共通領域のアドレス範囲を示すアドレス
   範囲値と、該共通領域のアドレスと所定のアドレスとの
   差とを保持する手段（１０）、該アドレス範囲値で示す
   記憶領域から汎用レジスタ（１１）にデータがロードさ
   れたことを識別して、該汎用レジスタごとに表示する手
   段（１２、１３）、及び、該表示（１２）のある該汎用
   レジスタ（１１）を記憶アドレスのベースとして使用す
   る場合に、該記憶アドレスを前記差の値によって補正す
   る手段（１５）を設けたことを特徴とする共通領域アド
   レス制御方式。