JPS63263996A - 多重デ−タリンク - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、各種産業機械やＮＣ＃Ｉ械、無人搬送車、
ロボット等において数多く用いられる各種センサのセン
サ出力を、制御用コントローラにある中央処理装置にて
集中モニタするに好適な多重データリンクに関し、特に
同モニタを合理的に行なうための各信号線の接続法およ
び信号のプロトコルの具現化に関する。

（従来の技術） こうしたセンサ出力の集中モニタ装置に従来採用されて
いた信号授受手法の一例を第７図に示ず。

この第７図において、１０は、上記制御用コントローラ
として対象機械を統括的に制御するマシンコントローラ
、２１〜２ｎは、同機械内の各部に配された上記のセン
サ、ＫＬは、これらマシンコントローラ１０およびセン
サ２１〜２ｎ間に配される信号線をそれぞれ示す。

すなわちこの第７図に示す手法においては、マシンコン
トローラ１０と各センサ２１〜２ｎとの間にそれぞれ信
号授受用の信＠線を配して、例えばセンサ２１のセンサ
出力を欲づ−る場合には、マシンコントローラ１０から
その該当する信号線を通じて当該センサ２１にデータ出
力要求信号（こうした多重通信において１つのマシンコ
ントローラと多数のセンサとの間での同期をとるために
用いられる信号であって、各センサはこの要求信号の印
加があってはじめて自らのデータをマシンコントローラ
に対し送出する）を送り、更にその該当する信号線を通
じて同センサ２１からのデータをマシンコントローラ１
０に受入してこれをモニタするようにしている。他のセ
ンサ２２〜２ｎの各センサ出力を欲する場合であっても
同様である。

また第８図は、同じくこうしたセンサ出力の集中モニタ
装置に従来採用されていた信号授受手法の伯の例を示す
ものである。

すなわちこの第８図に示す手法では、上述したマシンコ
ントローラ１０と各センサ２１〜２ｎとの間にｍ個（ｍ
＜　ｎ　）のＬＡＮ　（ローカルエリアネットワーク）
コントローラ３１〜３ｍを配し、これらしＡＮコントロ
ーラ３１〜３ｍの各々にて、いくつかずつのセンサ出力
を中継処理するようにしている。この場合であっても、
センサ出力についての基本的な授受態様は、先の第７図
に示した例と同様である。

〔発明が解決しようとする問題点〕

例えば、第７図に示した手法では、１つのマシンコント
ローラと多数のセンサとの間にそれぞれ各別の信号線を
配設して上記センサ出力モニタのための信号授受を行な
っていたことから、これら多数のセンサのセンサ出力を
集中管埋する上記マシンコントローラには、自と非常に
多くの信号線が配されることとなる。

このため、このマシンコントローラと各センサとの接続
が困難であるばかりか、誤配線の原因ともなり、またさ
らには、これら信号線の束が体積的にかさばるとともに
重量も非常に大ぎなものとなり、その取り扱いが著しく
不便なものとなっていた。

また、第８図に示した手法では、上述したマシンコン１
−ローラへの信号線の配線数については削減することが
でき、また全体としての配線長も矧縮することはできる
ものの、全体の信号線配線本数自体は根本的に減少する
ことはない。

したがって、この第８図に示した手法を用いる場合であ
っても、上記の本質的な問題は解消されない。

この発明は、こうしたマシンコントローラ（中央処理装
置）と多数のセンサとの間での接続並びに信号の授受態
様を改善して、その合理的かつ能率的な運用に供する多
重データリンクを提供しようとするものである。

〔問題点を解決するための手段〕

この発明では、前記複数のセンサの各々に対応して、各
対応するセンサのセンサ出力に基づき、判別し得る最小
単位のビット数をもってその内容を示すセンサデータを
生成する手段と、このセンサデータ位置を示すための識
別コードを少なくとも具えた信号の入力に伴ない、同入
力信号の識別コードおよびセンサデータを検出してこれ
を抽出する手段と、前記識別コードが該コードである旨
判別し得る同識別コードの最小単位のビット数にて示さ
れる内容から前記生成されるセンサデータのビット数分
だけ除いて示される第１の内容と前記入力信号に含まれ
るセンサデータの時系列的な第２の内容とを比較する手
段と、該手段による−　〇　− 比較に基づき、前記第１および第２の内容が一致しない
とき、前記抽出された識別コードおよびセンサデータに
前記生成されたセンサデータをそのまま付加し、同第１
および第２の内容が一致するとぎ、前記生成されたセン
サデータに前記識別コードと区別し得る識別ビットを添
えてこれを前記抽出された識別コードおよびセンサデー
タに付加する手段と、このセンサデータの付加された信
号を出力する手段とを具えた周辺処理装置を設け、前記
中央処理装置を介してこれら周辺処理装置を環状に直列
接続するようにする。

〔作用〕

これにより、中央処理装置と各センサ（正確には各周辺
処理装置）との接続は、各々その入力線と出力線との２
本の信号線（上記環状接続により実質的には各１本とな
る）のみによって達成されるようになる。

また、中央処理装置は、上記各センサのセンサ出力を取
り込むに、前述した如く各センサに対しその都度データ
出力要求信号を発する必要もなくなる。すなわち、同中
央処理装置では、上記の直列接続によってこれに電気的
に最も近い位置にある周辺処理装置に対してのみ上記識
別コードを少なくとも具えた信号を発することで、該周
辺処理装置を含む各々の周辺処理装置による上述した作
用に基づき、上記接続された全てのセンサのセンサ出力
に各々対応するデータが時系列的に効率良く多重化され
て一括して自動収集されるようになる。

なお、上記入力線あるいは出力線として配される信号線
が、上記において前提とした電気ケーブルに限らず、光
ケーブルであってもよいことは勿論である。

〔実施例〕

第１図〜第６図に、この発明にかかる多重データリンク
の一実施例を示す。

第１図は、この実施例データリンクの全体の構成を示す
ものである。

同第１図に示すように、この実施例では、前述したマシ
ンコントローラ１０に前記中央処理装置としてのＬＡＮ
コントローラ４０を設けるとともに、複数のセンサ２１
〜２ｎ各々に対応して各センサ出力を中継処理する周辺
処理装置としてのＬＡＮコントローラ５１〜５ｎを設け
、これらＬ−ＡＮコントローラ４０とＬＡＮコントロー
ラ５１〜５ｎとを環状に直列接続している。

なおこの実施例においては、上記センサ２１〜２ｎとし
て、リミットスイッチや近接スイッチ、押しボタンスイ
ッチ、圧力スイッチ、バイメタルなど、１ビツトの信号
を論理値＃　１　′１または（１０”として出力するい
わゆるオン−オフセンサを想定している。

第２図に、上記周辺処理装置としてのＬＡＮコントロー
ラ５１〜５ｎの具体的構成例を示す。なお、これらＬＡ
Ｎコントローラ５１〜５ｎは全て同一の構成を有するも
のである。

さて同第２図に示すように、これらＬＡＮコントローラ
５１〜５ｎは各々、中央のＬＡＮコントローラ４０若し
くは前段ＬＡＮコントローラから伝送される信号を受信
してこれを所要に復調する受信回路５０１と、この受信
復調された信号から所定の論理構造をもってセンサデー
タの末尾を示すストップコードを検出するストップコー
ド検出回路５０２と、同受信復調された信号を後述する
スタートコードのビット数である８ビツトだけ遅延する
８ビツトシフト回路５０３と、この８ビツト遅延された
信号をそれぞれ更に１ビツトあるいは２ビツト遅延する
１ビツトシフト回路５０４および２ビツトシフト回路５
０５と、同８ビツト遅延された信号から所定の論理構造
をもってセンサデータの先頭を示すスタートコード（上
記の如く８ビツトからなるとする）を検出するスタート
コード検出回路５０６と、同８ビツト遅延された信号の
うちのエラーチェックコード（エラーの有無を検索する
ためのコードとして前段ＬＡＮコントローラの後述する
エラーチェックコード生成回路５０９を通じて生成出力
される）に基づいて前段と自段間でのエラー発生の有無
をチェックするエラーチェック回路５０７と、上記８ビ
ット遅延信号のこのエラーチェック回路５０７への入力
を開開制御する第１スイッチ回路ＳＷ１と、上記８ビツ
ト遅延された信号およびこれが更に１ビツト遅延された
信号（１ビツトシフト回路５０４出力）およ′びｌ１ｉ
１８ビット遅延信号が更に２ビツト遅延された信号（２
ビツトシフト回路５０５出力）のうちのいずれか１つを
選択出力する第２スイッチ回路ＳＷ２と、各対応するセ
ンサのセンサ出力に基づいて自段の転送すべきセンサデ
ータを生成出力でるデータ生成回路５０８と、上記デー
タ生成回路５０８にて生成されるセンサデータに基づい
て新たにエラーチェックコードを生成出力するエラーチ
ェックコード生成回路５０９と、上記第２スイツヂ回路
ＳＷ２により選択出力された信号および上記データ生成
回路５０８にて生成されたセンサデータおよびこのエラ
ーチェックコード生成回路５０９にて生成されたエラー
チェックコードのうちのいずれかを経時的に選択出力す
る第３スイッチ回路ＳＷ３と、この第３スイッチ回路Ｓ
Ｗ３を通じて選択出力される上記データ生成回路５０８
の生成センサデータの上記エラーチェックコード生成回
路５０９への入力を開閉制御する第４スイッチ回路ＳＷ
４と、上記第３スイッチ回路ＳＷ３から選択出力される
信号を所要に変調してこれを次段のＬＡＮコントローラ
若しくは中央のＬＡＮコントローラ４０へ送出する送信
回路５１０と、上記スタートコード検出回路５０６によ
るスタートコードの検出タイミングおよび上記ストップ
コ　　　□−ド検出回路５０２によるストップコードの
検出タイミングに基づき、上記８ビット遅延信号に含ま
れる前段までのセンサデータについての末尾からの連続
するオンデータ（論理値１１１１１のデータ）の数を監
視してこの数に基づき上記データ生成回路５０８のセン
サデータ生成態様を制御するオンデータ監視回路５１１
と、上記ストップコード検出回路５０２によるストップ
コードの検出タイミングおよび上記データ生成回路５０
８におけるセンサデータ生成態様に基づいて上記第１〜
第４スイツチ回路ＳＷ１〜ＳＷ４の各切換動作を制御す
るシーケンサ５１２とをそれぞれ具えて構成される。

ここで、上記受信回路５０１は、各ＬＡＮコントローラ
間の信号授受がメタルケーブル（ツイストペアケーブル
や同軸ケーブル等々）を介した電気通信にて行なわれる
場合には、インピーダンスマツチング回路、受信アンプ
、復調回路等を有した構成となり、同信号授受が光ファ
イバを介した光通信にて行なわれる場合には、光−電気
変換器および復調回路（マンチェスター復調回路あるい
はＣＭＩ復調回路等）等を有した構成となる。

他方、上記送信回路５１０も、各ＬＡＮコントローラ間
の信号授受が、上記電気通信にて行なわれる場合には、
変調回路やドライバ回路を有した構成となり、上記光通
信にて行なわれる場合には、変調回路や電気−光変換器
を有した構成となる。

また、上記エラーチェック回路５０７は、ＯＲＣチェッ
ク方式や垂直水平パリティチェック方式等により上記の
エラーチェックを行なう周知の回路であり、上記シーケ
ンサ５１２は、当該ＬＡＮコントローラのビット転送速
度（ビット転送時間）に応じて上記各スイッチ回路ＳＷ
Ｉ〜ＳＷ４の動作タイミングおよび動作時間が各々タイ
マ時間として予設定されるタイマ回路等によって構成さ
れる回路である。

またこの実施例においては、上記スタートコード検出回
路５０６にて検出されるスタートコード、上記ストップ
コード検出回路５０２にて検出されるストップコード、
および各対応するセンサのセンサ出力（ｉｔ　１１１ま
たは（Ｌ　Ｏ＋１　）に基づき上記テ゛−タ生成回路５
０８にて生成されるセンサデータをそれぞれ次表第１表
および第２表の如く定めて、センサデータがいかなる態
様で列化されても、このセンサデータ列と上記スタート
コードあるいはストップコードとを的確に識別できるよ
うにしている。

第１表 第２表 なお、上記第２表における条件■あるいは■とは、上述
したオンデータ監視回路５１１によって判別されるもの
であり、データ生成回Ｎ５０Ｂでは、該監視回路５１１
によりこうして判別される条件■あるいは■に応じて、
それぞれ同第２表に示す１ビツトあるいは２ビツトから
なるセンサデータを生成出力する。

第３図および第４図は、上記ＬＡＮコントローラ５１〜
５ｎのうちの第７段目のＬＡＮコント〇−ラ５７を例に
とってその動作例を示したタイミングチャートであり、
以下、同第３図および第４図を参照してこれら各ＬＡＮ
コントローラにて実行される信号処理動作を詳述する。

はじめに、当該ＬＡＮコントローラ（ＬＡＮコントロー
ラ５７）において、上記条件■が満足される場合、すな
わち前段まで（第１段〜第６段まで）のセンサデータの
末尾からの連続するオンデータ（０１′１データ）の数
が５個未満である場合に、同コントローラ（ＬＡＮコン
トローラ５７）にて実行される信号処理動作について第
３図を参照して説明する。

いま、前段ＬＡＮコントローラ（ＬＡＮコントローラ５
６）から自段しＡＮコントローラ（ＬＡＮコントローラ
５７）に対して第３図（ａ）に示す態様の信号伝送があ
り、これが受信回路５０１にて受信復調されたとすると
、この８ピツト遅延された信号（第３図（ｂ）参照）を
受入してそのスタートコードを検出するスタートコード
検出回路５０６では、同第３図（ｄ）に示すタイミング
にてこの受信信号のスタートコードを検出して、第１ス
イッチ回路ＳＷ１を閉（初期は開となっている）、第４
スイッチ回路ＳＷ４を閉（初期は開となっている）にそ
れぞれ切換制御する（第３図（０）および（ｊ）参照）
。

これにより、エラーチェック回路５０７は、その入力さ
れる信号（８ビット遅延信号）についてのエラーチェッ
ク動作を開始し、またエラーチェックコード生成回路５
０９においても、その入力される信号（８ビット遅延信
号）に基づいて新たなエラーチェックコード７の生成を
開始する。

因みにこの時点において、第２および第３スイッチ回路
ＳＷ２およびＳＷ３は共に初期状態である端子１入力選
択状態が維持されていることから、上記８ビツト遅延さ
れた信号がそのまま送信回路５１０を通じて転送出力さ
れる（第３図（ｋ）参照）。

また同時に、オンデータ監視回路５１１も同８ビツト遅
延された信号に含まれるセンサデータ（データＤ１〜Ｄ
６）についての上述したオンデータ監視動作を開始する
。

こうして受信復調された信号（第３図（ａ）参照）は、
その後第３図（ｅ）に示すタイミングにてそのストップ
コードが検出される。

ストップコード検出回路５０２では、こうしてストップ
コードを検出すると、シーケンサ５１２に起動をかける
とともに、上記オンデータ監視回路５１１に監視動作を
終了する旨指示する。

これにより、オンデータ監視回路５１１では、前段まで
のセンサデータ（データＤ１〜Ｄ６）の末尾からの連続
するオンデータ（“１″データ）の数が５個未満（第３
図に図示の例ではＤ５−“”１”、Ｄ６＝　”１”の２
個）である前記条件■である旨判断して、データ生成回
路５０８に対し１ビツトからなるセンサデータ（４１１
Ｉ＋または１１０”）を生成出力するよう指示し、同時
にシーケンサ５１２では、このデータ生成回路５０８か
ら加えられる生成データのビット数情報に基づきその起
動に同期して、第２スイッチ回路ＳＷ２を端子２入力選
択状態に、また第３スイッチ回路ＳＷ３を端子２入力選
択状態にそれぞれ切換制御する（第３図（ｆ）および（
ｈ）および（ｉ）参照）とともに、同第３図（ｆ）に示
寸時間Ｔ１．Ｔ３　、Ｔ４およびＴ５の各時限制御信号
の出力を開始する。

因みに、これら時限制卸信号が意味する時間Ｔ１とは当
該ＬＡＮコントローラの信号１ビツトの転送にかかる時
間であり、時間Ｔ３とはストップコードのビット数（こ
の例では８ピツト）分の転送にかかる時間であり、時間
Ｔ４とはストップコードおよびエラーチェックコードを
合わせたビット数分の転送にかかる時間であり、時間Ｔ
５とはエラーチェックコードのビット数分の転送にかか
る時間である。

こうした時限制御信号の出力に伴ない、上記各スイッチ
回路ＳＷ１〜ＳＷ４は、それぞれ第３図（ｇ）〜（ｊ）
に示す態様で切換制御され、上記送信回路５１０からは
、同第３図（ｋ）に示す如く、先のスタートコードに続
く前段までのセンサデータに、上記生成された自段のセ
ンサデータＤ７（この例では自段対応センサ２７のセン
サ出力が１オン」である旨示す）が付加され、更にその
後に、１ビツト（正確には８ビツト＋１ビツト）遅延さ
れた信号（第３図ｆｃ）参照）のストップロードと上記
新たに生成されたエラーチェックコード７とが付加され
たかたちで、信号Ｓ７が次段ＬＡＮコントローラ（ＬＡ
Ｎコントローラ５８）へ送出される。

また、この次段への転送信号の送出完了時点において、
上記各スイッチ回路ＳＷ１〜ＳＷ４は全て初期の状態に
復帰されて、次回の信号入力に備えるようになる。

次に、当該ＬＡＮコントローラ（ＬＡＮコントローラ５
７）において前記条件■が満足される場合に、同コント
ローラ（ＬＡＮコントローラ５７）にて実行される信号
処理動作を第４図を参照して説明する。

この場合、オンデータ監視回路５１１は、上記ストップ
コード検出回路５０２によるストップコードの検出タイ
ミングに基づき、前段までのセンサデータ（データＤ１
〜Ｄ６）の末尾からの連続するオンデータ（１１１ＩＩ
データ）の数が５個（Ｄ２〜Ｄ６＝“’１”）に達して
いる旨判断して、データ生成回路５０８に対し２ビツト
からなるセンサデ゛−タ（’０１”または”００”）を
生成出力するよう指示し、同時にシーケンサ５１２は、
このデータ生成回路５０８から加えられる生成データの
ビット数情報に基づき、かつ上記ストップコードの検出
タイミングに応じたその起動に同期して、第２スイッチ
回路ＳＷ２を端子３入力選択状態に、また第３スイッチ
回路ＳＷ３を端子２入力選択状態にそれぞれ切換制御す
る（第４図（ｆ）および（ｈ）および（ｉ）参照）とと
もに、同第４図（ｆ）に示す時間Ｔ２　、Ｔ３　、Ｔ４
およびＴ５の各時限制御信号の出力を開示する。

ここで、この時限制御信号が意味する時間Ｔ２とは、当
該ＬＡＮコントローラの信号２ビツトの転送にかかる時
間である。他の時間Ｔ３〜Ｔ５については前述した通り
である。

こうした時限制御信号の出力に伴ない、上記各スイッチ
回路ＳＷ１〜ＳＷ４は、今度はそれぞれ第４図（ａ）〜
（ｊ）に示す態様で切換制御され、送信回路５１０から
も、同第４図（ｋ）に示す如く、８ビツトシフト回路５
０３により８ビツト遅延された信号のスタートコードお
よび前段までのセンサデータに、自段のセンサデータと
して上記２ビツトからなるデータＤ７（この例でも自段
対応センサ２７のセンサ出力が「オン」である旨示す）
が付加され、更にその後に、２ビツト（正確には８ビツ
ト＋２ビツト）遅延された信号（第４図（Ｃ）参照）の
ストップコードと自段にて新たに生成されたエラーチェ
ックコード７とが付加されたかたちで、信号Ｓ７が次段
ＬＡＮコントローラ（ＬＡＮコントローラ５８）へ送出
される。

ＬＡＮコントローラのこうした動作により、センサデー
タＤ１〜Ｄｎの時系列的な内容は、いかなる場合も前記
スタートコードおよびストップコードの内容（第１表参
照）と良好に区別されるようになる。

なお、受信回路５０１、スタートコード検出回路５０６
、エラーチェック回路５０７、エラーチェックコード生
成回路５０９、送信回路、およびストップコード検出回
路５０２は、上記条件■あるいは■に係わらずに、前述
した動作が維持される。

第５図および第６図は、各Ｌ　Ａ　Ｎコントローラ間を
伝送される信号Ｓｏ、８１．８２．・・・ｓｎ（第１図
参照）のプロトコルを示したものであり、ＬＡＮコント
ローラ５１〜５ｎの各々において上述した動作が繰り返
し実行されることにより、前記中央のＬＡＮコントロー
ラ４０からの第５図（ａ）（あるいは第６図（ａ））に
示す形態を有するとする信号ＳＯの送出に応じて、これ
らＬＡＮコントローラ５１．５２．・・・５ｎからは、
それぞれ同第５図（ｂ）、（Ｃ）および（ｄ）あるいは
第６図（ｂ）。

（Ｃ）および（ｄ）に示す形態を有してその各々の信号
Ｓ１．８２．・・・Ｓｎが送出されるようになる。

そして、最後の第ｎＬＡＮコントローラ５ｎからの出力
信号Ｓｎのみが中央のＬＡＮコントローラ４０に取り込
まれる。このＬＡＮコントローラ４０に取り込まれる信
号Ｓｎとは、第５図（ｄ）あるいは第６図（ｄ）に示さ
れる如く、ここで用いられるセンサ２１〜２ｎについて
の全てのデータＤ１〜Ｄｎが時系列的に含まれたもので
ある。

なお、これら第５図およびＭ６図において、第５図（ａ
）〜（ｄ）は、いかなるときも前記条件■が満足される
場合、すなわちセンサデータＤ１〜１）ｎの列が最短と
なる場合の信号伝送形態を、また第６図（ａ）〜（ｄ）
は、前記条件■が最大限に発生する場合、すなわちセン
サデータＤ１〜Ｄｎの列が最長となる場合の信号伝送形
態をそれぞれ示す。

マシンコントローラ１０（第１図）では、こうしてＬＡ
Ｎコントローラ４０に取り込まれ、適宜に識別処理され
た各センサ２１〜２ｎのセンサデータに基づいて、随時
のぼ械制御を統括的に実行する。

ところで、上記実施例においては、センサデータの前段
に付加されるスタートコードおよびストップコードの論
理構造を先の第１表の如く定めるとしたが、これは−例
にずぎず、要は上記センサデータの時系列的な内容と区
別され得る構造でありさえすればよい。

したがって例えば、これらスタートコードおよびストッ
プコードについて、それぞれｒｏｌｌｌｌｌｌｌｏ（９
ビツト）」および［０１１１１１１１１（９ビツト）Ｊ
、あるいはｒｏｌｌｌｌｌｏ（７ピツト）」およびｒｏ
ｌｌｌｌｌｌ　（７ビツト）」等のように定めてもよく
、この場合、前者については、前記条件を ■　前段までのセンサデータの末尾からの連続するオン
データ１１１１１の数が６個未満。

■　前段までのセンサデータの末尾からの連続するオン
データ゛′１″の数が６個。

の如く定めるとともに、前記８ビツトシフト回路５０３
を９ビツトシフト回路に変更し、また後者については、
同条件を ■　前段までのセンサデータの末尾からの連続するオン
データ１１１１１の数が４個未満。

■　前段までのセンサデータの末尾からの連続するオン
データ゛′１″の数が４個。

の如く定めるとともに、同８ビツトシフト回路５０３を
７ビツトシフト回路に変更すればよい。

こうした変形は、その他の場合についても同様に流用さ
れる。

才だ、各ＬＡＮコントローラの構成とて、第２図に例示
した構成に限られることなく任意であり、要は、各対応
するセンサのセン→Ｊ出力に基づ゛き、判別し得る最小
単位のビット数をもってその内容を示すセンサデータを
生成する手段と、このセンサデータ位置を示すための識
別コードを少なくとも具えた信号の入力に伴ない、同入
力信号の識別コードおよびセンサデータを検出してこれ
を抽出する手段と、前記識別コードが該コードである旨
判別し得る同識別コードの最小単位のビット数にて示さ
れる内容から前記生成されるセンサデータのビット数分
だけ除いて示される第１の内容と、前記入力信号に含ま
れるセンサデータの時系列的な第２の内容とを比較する
手段と、該手段による比較に基づき、前記第１および第
２の内容が一致しないとき、前記抽出された識別コード
およびセンサデータに前記生成されたセンサデータをそ
のまま付加し、同第１および第２の内容が一致するとき
、前記生成されたセンサデータに前記識別コ−ドと区別
し得る識別ビットを添えてこれを前記抽出された識別コ
ードおよびセンサデータに付加する手段と、このセンサ
データの付加された信号を出力する手段とを少なくとも
具えた構成でありさえすればよい。

（光間の効果〕 以上説明したように、この発明によれば、１）、非常に
簡単な信号線配線構造をもって、合理的かつ高能率なセ
ンサモニタが実現される。

２）、またこのため、センサ数が非常に多い機械につい
ても、配線のためのスペースを削減でき、ひいては機械
自体の小型化を図ることも可能となる。

３）１周辺処理装置としての各ＬＡＮコントローラは、
何らアドレス等を必要としないため、全て共通化でき、
量産効果も期待できる。

４）、上記３）、と同様の理由により、センサの追加、
削除、あるいは入れ換え等に際しても、信号伝送系に対
する配慮は不要となり、機械の構造等も容易となる。

等々の多くの優れた効果を得ることができる。

【図面の簡単な説明】

第１図はこの発明にかかる多重テ′−タリンクの一実施
例についてその構成の概要を示すブロック図、第２図は
第１図に示した実施例において周辺処理装置を構成する
各ＬＡＮコントローラの具体構成例を示すブロック図、
第３図および第４図は同ＬＡＮコントローラの動作例を
示すタイミングチャート、第５図および第６図は同実施
例にて各ＬＡＮコントローラ間を伝送される信号のプロ
トコルを示す略図、第７図および第８図はそれぞれ従来
採用されていた複数センサの集中モニタ手法の一例を示
すブロック図である。 １０・・・マシンコントローラ、２１〜２０・・・セン
サ、４０．５１〜５ｎ・　Ｌ’ＡＮコントローラ、５０
１・・・受信回路、５０２・・・ストップコード検出回
路、５０３・・・８ビツトシフト回路、５０４・・・１
ビツトシフト回路、５０５・・・２ビツトシフト回路、
５０６・・・スタートコード検出回路、５０７・・・エ
ラーチェック回路、５０８・・・データ生成回路、５０
９・・・エラーチェックコード生成回路、５１０・・・
送信回路、５１１・・・オンデータ監視回路、５１２・
・・シーケンサ、ＳＷ１〜ＳＷ４・・・スイッチ回路。

Claims (1)

1. 【特許請求の範囲】 複数のセンサのセンサ出力を１つの中央処理装置に転送
   してこれを集中モニタするにあたり、前記複数のセンサ
   の各々に対応して、 各対応するセンサのセンサ出力に基づき、判別し得る最
   小単位のビット数をもってその内容を示すセンサデータ
   を生成する手段と、 このセンサデータ位置を示すための識別コードを少なく
   とも具えた信号の入力に伴ない、同入力信号の識別コー
   ドおよびセンサデータを検出してこれを抽出する手段と
   、 前記識別コードが該コードである旨判別し得る同識別コ
   ードの最小単位のビット数にて示される内容から前記生
   成されるセンサデータのビット数分だけ除いて示される
   第１の内容と、前記入力信号に含まれるセンサデータの
   時系列的な第２の内容とを比較する手段と、 該手段による比較に基づき、前記第１および第２の内容
   が一致しないとき、前記抽出された識別コードおよびセ
   ンサデータに前記生成されたセンサデータをそのまま付
   加し、同第１および第２の内容が一致するとき、前記生
   成されたセンサデータに前記識別コードと区別し得る識
   別ビットを添えてこれを前記抽出された識別コードおよ
   びセンサデータに付加する手段と、 このセンサデータの付加された信号を出力する手段とを
   具えた周辺処理装置を設け、 前記中央処理装置を介してこれら周辺処理装置を環状に
   直列接続した多重データリンク。