JPS63260126A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS63260126A
JPS63260126A JP9337087A JP9337087A JPS63260126A JP S63260126 A JPS63260126 A JP S63260126A JP 9337087 A JP9337087 A JP 9337087A JP 9337087 A JP9337087 A JP 9337087A JP S63260126 A JPS63260126 A JP S63260126A
Authority
JP
Japan
Prior art keywords
impurities
coating film
trench portion
spin coating
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9337087A
Other languages
English (en)
Inventor
Akihiro Nakamura
明弘 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP9337087A priority Critical patent/JPS63260126A/ja
Publication of JPS63260126A publication Critical patent/JPS63260126A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 A、産業上の利用分野 本発明はトレンチ部(溝部)を有してなる半導体装置の
製造方法に関する。
B。発明の概要 本発明は、トレンチ部を形成し、該トレンチ部の側壁に
不純物を導入する半導体装置の製造方法において、トレ
ンチ部の形成後、不純物を含んだ回転塗布膜を形成し、
その不純物を含んだ回転塗布膜より上記トレンチ部の側
壁に不純物を導入することにより、微細化されたトレン
チ部の側壁への不純物の導入を容易且つ制御性良く行う
ものである。
C1従来の技術 微細化が進む半導体装置の製造技術においては、例えば
RIE(反応性イオンエツチング)等の異方性エツチン
グを用いて微細なトレンチ部を形成することがある。
このトレンチ部は、半導体基板の表面から略垂直に形成
された溝部であり、例えばメモリセルのキャパシタとし
て用いたり、素子間の分離のため等に用いられる。そし
て、このようなトレンチ部を用いてキャパシタや素子骨
M wI域等を形成する場合には、形成されたトレンチ
部の側壁′に不純物が導入されることがある。
ここで、第5図は従来の半導体装置の製造方法における
不純物の導入方法を説明するための製造工程中の半導体
基板の断面図であって、半導体基板lotに例えばRI
E法等に“より酸化膜103を用いてトレンチ部102
が形成されている。
ところで、従来の製造方法においては、このトレンチ部
102の側壁102Sに不純物を導入する場合、例えば
、不純物を所定のエネルギーで打ち込むイオン注入法が
用いられており、その側壁102Sに傾斜を設けたり、
半導体基板101をイオンの打ち込み方向に対して斜め
に回転させる等の方法が採られている。
また、他の側壁102sへの不純物の導入方法としては
、不純物を含有してなるPSG、As5G等のCVD膜
を拡散源としてトレンチ部102に形成し、そこから固
体拡散を行う方法が知られている。
D1発明が解決しようとする問題点 しかしながら、上述のような方法により、不純物をトレ
ンチ部102の側壁102Sに導入したときには、次の
ような問題点が生ずることになるる。
まず、トレンチ部102に傾斜を設けてイオン注入を行
う方法では、微細化のために略垂直に形成した側壁に、
イオン注入のために傾斜を設けることから、その面積は
拡がって、明らかに6HD化の傾向に反することになる
また、半導体基板101をイオンの打ち込み方向に対し
て斜めに回転させる方法では、その制j’8のための装
置が必要とされ、さらにその制御も容易でない等の問題
を有している。
さらに、上述の不純物を含有してなるCVDF!を用い
て固体拡散を行う方法では、トレンチ部102の形状が
急峻なものとなるほど、十分なカバレンジを以てCVD
MJを形成することが困難であり、また、比較的高価な
CVD装置が不可欠であって、不純物を任意のところに
導入するような制jBも容易でない。
そこで、本発明は上述の問題点に鑑み、微細なトレンチ
部に対しても確実且つ容易にさらに制御性良くその側壁
に不純物を導入するような半導体装置の製造方法を提供
することを目的とする。
E9問題点を解決するための手段 本発明は、トレンチ部を形成し、該トレンチ部の側壁に
不純物を導入する半導体装置の製造方法において、トレ
ンチ部の形成後、不純物を含んだ回転塗布膜を形成し、
その不純物を含んだ回転塗布膜より上記トレンチ部の側
壁に不純物を導入することを特徴とする半導体装置の製
造方法により上述の問題点を解決する。
ここで、上記回転塗布膜の形成は、複数回に亘って行う
ようにしても良く、途中にエッチバックするような制御
を行っても良い。
F0作用 不純物を含有する回転塗布膜を用いてトレンチ部の側壁
に不純物を導入することより、その回転塗布膜の流動特
性から、深く微細なトレンチ部に対しても十分に回転塗
布膜が入り込むことになる。
そして、これを拡散源として用いることで、確実且つ容
易にトレンチ部の側壁に不純物が導入されることになる
なお、トレンチ部の側壁には上記回転塗布膜によって不
純物が導入されるが、トレンチ部の底部にも同様な手段
で不純物が導入されることは勿論である。
G、実施例 本発明の好適な実施例を図面を参照しながら説明する。
第1の実施例 第1の実施例の半導体装置の製造方法は、不純物を含有
する回転塗布膜により、トレンチ部の側壁にその不純物
を導入するものである。以下、本実施例をその製造方法
に従って説明する。
(a)  まず、第1図aに示すように、半導体基板で
あるシリコン基板11上にトレンチ部形成のためのマス
クとして用いるシリコン酸化□膜12を形成する。この
シリコン酸化11!112は、例えばシリコン酸化膜、
シリコン窒化膜、シリコン酸化膜と積層した積層膜であ
っても良い。
(b)  次に、第1図すに示すように、シリコン酸化
膜12の表面にレジストJ!13を形成し、そのレジス
ト層13をパターニングする。続いて、そのバターニン
グされたレジスト層13をマスクとして用い、上記シリ
コン酸化膜12を例えばRIE法によりエツチングする
。すると、上記レジスト層13のパターンを反映した上
記シリコン酸化膜12のパターンが得られることになり
、シリコン基板11の一部11aは露出することになる
(C)  シリコン酸化膜12をパターニングした後、
上記レジスト層13を除去し、第1図Cに示すように、
上記シリコン酸化l1l12をマスクとして例えばRI
E法によりトレンチ部2を形成する。このトレンチ部2
の側壁2Sは略垂直のものとなり、上記シリコン基板1
1の断面が臨むことになる。
また、上記RIEのエツチングガスは、例えば5iCj
!4やCCl4である。ここで、トレンチ部2の寸法に
ついては、本実施例では特にその深さが深くされ、溝の
幅が狭い場合であっても、後述するような回転塗布膜を
用いるため十分に側壁への不純物の導入が行われること
になる。
(d)  次に、トレンチ部2を含む全面に不純物を含
有する回転塗布膜1をコーティングし、トレンチ部2を
その回転塗布膜1で埋め、第1図dにX印で示すように
、この回転塗布膜lからの不純物拡散によって不純物を
上記シリコン基板11に導入する。
ここで、上記回転塗布膜1は、例えばスピンコーターを
用いて塗布され、その膜厚等・がコントロールされる。
導入する不純物をN型とする場合には、例えば砒素珪酸
ガラス(八s203−5iO2)、アンチモン珪酸ガラ
ス(sb203−’5i02 )或いはリン酸ガラス(
P203 5i02 )等を用いることができ、導入す
る不純物をP型とする場合には、ガリウム珪酸ガラスC
Ga203−5i02)等を用いることができる。
このような回転塗布膜lから上記シリコン基板11への
不純物の固体拡散は、例えば400 ”Cで回転塗布膜
1のベーキング後、例えば1000°Cのパイロ等の雰
囲気中で行われる。すなわち、上記回転塗布膜1に含有
されていた不純物が、上記熱によって熱拡散を生じ、上
記トレンチ部2の側壁2sおよびトレンチ部2の底部へ
と導入されて行くことになる。
以上の如き工程で本実施例の半導体装置の製造方法が行
われるが、特に従来のPSG、As5C;等のCVDI
I!を用いた固体拡散の方法と比較してみると、CV[
)装置を用いず安価なスピンコーターを用いることがで
き、また、上記回転塗布膜1の流動性から、略垂直とさ
れたトレンチ部2の側壁2sに対しても確実に不純物の
導入を図ることができる。
第2の実施例 本実施例は、エッチバック工程を組み合わせてトレンチ
部2の底部および側壁の一部にのみ不純物を導入する例
である。なお、第1の実施例と同じ部分については同じ
引用符号を用い、その説明を省略する。
すなわち、シリコン酸化[12のバターニングの後、そ
のシリコン酸化膜12をマスクとしてトレンチ部2を形
成する(第1図C参照)0次に、第1の実施例と同様に
全面に回転塗布膜21を形成する。そして、本実施例で
は、ベーキングを行って熱拡散を行うのではなく、その
回転塗布膜21をエッチバックしてトレンチ部2内での
当該回転塗布膜21の膜厚を薄くする。そして、ベーキ
ングを行って所定の温度かつ所定の雰囲気で熱拡散を図
ることにより、第2図に示すように、薄くされた回転塗
布11121に対応したトレンチ部2の側壁2Sに不純
物が導入され、同様にトレンチ部2の底部にも不純物が
導入されることになる。
本実施例の半導体装置の製造方法では、エッチバック工
程を組み合わせてトレンチ部2の底部と側壁2Sの一部
のみに不純物を導入することができる。そして、この導
入される領域は、上記回転塗布膜21の寸法に依存して
決定され、その回転塗布121の厚みを制御することで
、制御性の良く側壁に不純物領域が形成されることにな
る。
第3の実施例 第3の実施例は、異なる不純物を含有する回転塗布膜や
不純物を含有しない回転塗布膜を組み合わせてトレンチ
部2の側壁に不純物を制御しながら導入する例である。
第3の実施例の半導体装置の製造方法についてその工程
に従って説明すると、まず、第1導電型の回転塗布膜3
1を形成し、これをエッチバックしてトレンチ部2の底
部に回転塗布膜31を残す。
次に、不純物を含有しない回転塗布11932を形成し
、これをエッチバックして上記回転塗布ll!Jlの上
部に回転塗布膜32を残す0次に、第2導電型の回転塗
布膜33を形成し、これをエッチバックしてトレンチ部
2の内部であって上記回転塗布膜32の上部に当該回転
塗布膜33を残す、そして、上述のような熱拡散を行っ
て、第3図に示すように、上記回転塗布膜31からは図
中X印で示す不純物をトレンチ部2の側壁2sおよび底
部に導入させ、上記回転塗布膜33から図中0印で示す
不純物をトレンチ部2の側壁2sへ導入させる。このと
き上記回転塗布膜32からは不純物がトレンチ部2の側
壁2sには導入されず、異なる導電型の不純物領域が同
じトレンチ部2の側壁2sにその位置を違えて形成され
ることになる。
本実施例においては、異なる不純物(異なる導電型のみ
ならず同じ導電型でも良い、)を含有するそれぞれ回転
塗布膜を用いて、トレンチ部の上下に分離した不純物領
域を容易に形成することができ、さらに不純物を含有し
ない回転塗布膜を組み合わせることにより、任意の側壁
上の位置へ不純物領域を形成したり、不純物が導入され
ない領域を形成することができる。
第4の実施例 本実施例は、第3の実施例の応用例であり、第4図に示
すような縦型のトランジスタを形成するものである。
すなわち、第1の導電型の回転塗布膜、不純物を含有し
ない回転塗布膜および第1のR電型の回転塗布膜を順に
トレンチ部41内に積層し、これらを用いてトレンチ部
41の深いところに不純物領域42を形成し、不純物を
含有しない回転塗布膜に対応したところにチャンネル領
域43を形成し、その上部に回転塗布膜を用いて不純物
領域44を形成している。なお、トレンチ部41の上部
には多結晶シリコン層45が埋めこまれ、これがゲート
電橋として機能する。
このような縦型のトランジスタは、上述のように回転塗
布膜を用いて容易に形成され、特性に影響のあるチャン
ネル長の制御は上記不純物を含有しない回転塗布膜の厚
みによって制御されること1、′ となり、その制御性の良さから安定した縦型のトランジ
スタが得られることになる。
また、縦型トランジスタのみならず素子間分離領域やキ
ャパシタ等にも応用できる。
H0発明の効果 本発明の半導体装置の製造方法は、上述のように回転塗
布膜を用いることから、その流動性を利用して略垂直や
逆テーパーを有する形状であっても、確実且つ容易に不
純物を側壁に導入できることになり、特にトレンチ部の
微細化を図った場合に有利である。また、回転塗布膜は
回転塗布されるものであり、その制御やエッチバックを
組み合わせた制御によって制御性良く不純物領域を形成
することができ、また、スピンコーターを用いるために
製造上便利である。
【図面の簡単な説明】
第1図a〜第1図dは本発明の半導体装置の製造方法の
一例をその製造工程に従って説明するためのそれぞれ断
面図、第2図は本発明の半導体装置の製造方法の他の一
例を説明するための断面図、第3図は本発明の半導体装
置の製造方法のさらに°他の例を説明するための断面図
、第4図は本発明の半導体装置の製造方法を適用して形
成される半導体装置の一例を示す断面図である。 また、第5図は従来の半導体装置の製造方法の一例を説
明するための断面図である。 1.31,32.33・−・・・・・−・−・回転塗布
膜2−・−−−−−・−・−−−一−−・・・・−−−
−−−・−・・−・・−・−−−一・−・ トレンチ部
2s  −・・・・・−一−−−−−−−・・・−・・
・−−一−−−・−−一・・・−−−−一側壁11 ・
・・・・・−・・−−−−−−−−・・・・・・・・−
−−−−一−・・・−・−シリコン基板12−・・・−
・・−・−・−・・−・−・・・・・・・・・−・−・
・・シリコン酸化膜13 −−−−−・−・・−−−一
−−・−・・・・−−−−−m−・−・−−−−−−−
−レジスト層特 許 出 願 人  ソニー株式会社代
理人   弁理士     小池 見回       
  田村榮− 第2図 訊 第4図 第3図 第5図

Claims (1)

    【特許請求の範囲】
  1.  トレンチ部を形成し、該トレンチ部の側壁に不純物を
    導入する半導体装置の製造方法において、トレンチ部の
    形成後、不純物を含んだ回転塗布膜を形成し、その不純
    物を含んだ回転塗布膜より上記トレンチ部の側壁に不純
    物を導入することを特徴とする半導体装置の製造方法。
JP9337087A 1987-04-17 1987-04-17 半導体装置の製造方法 Pending JPS63260126A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9337087A JPS63260126A (ja) 1987-04-17 1987-04-17 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9337087A JPS63260126A (ja) 1987-04-17 1987-04-17 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS63260126A true JPS63260126A (ja) 1988-10-27

Family

ID=14080410

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9337087A Pending JPS63260126A (ja) 1987-04-17 1987-04-17 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS63260126A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310373A (ja) * 2005-04-26 2006-11-09 Shin Etsu Handotai Co Ltd 太陽電池の製造方法及び太陽電池並びに半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310373A (ja) * 2005-04-26 2006-11-09 Shin Etsu Handotai Co Ltd 太陽電池の製造方法及び太陽電池並びに半導体装置の製造方法
WO2006117980A1 (ja) * 2005-04-26 2006-11-09 Shin-Etsu Handotai Co., Ltd. 太陽電池の製造方法及び太陽電池並びに半導体装置の製造方法
KR101216996B1 (ko) * 2005-04-26 2013-01-02 신에쯔 한도타이 가부시키가이샤 태양전지의 제조방법, 태양전지 및 반도체 장치의 제조방법

Similar Documents

Publication Publication Date Title
KR100354439B1 (ko) 트렌치 소자 분리막 형성 방법
US4968636A (en) Embedded isolation region and process for forming the same on silicon substrate
JPH1012718A (ja) トレンチ素子分離方法
JPH02214140A (ja) トレンチ分離構造を形成するためにシリコン基板に丸形底部を有するトレンチを形成する方法
US5646052A (en) Isolation region structure of semiconductor device and method for making
JPH0774235A (ja) 半導体装置及びその製造方法
US20010021567A1 (en) Method of forming device isolation structure
JPH0370127A (ja) 自己整合拡散接合を有する構造の製造方法
US5989975A (en) Method for manufacturing shallow trench isolation
US6544861B2 (en) Method for forming isolation trench
JP2745970B2 (ja) 半導体装置の製造方法
US6380088B1 (en) Method to form a recessed source drain on a trench side wall with a replacement gate technique
JPH05849B2 (ja)
JPS63260126A (ja) 半導体装置の製造方法
JPH06177239A (ja) トレンチ素子分離構造の製造方法
KR100529667B1 (ko) 반도체 소자의 트렌치 형성 방법
GB2345578A (en) A method of manufacturing a semiconductor device including a trench
JP2568638B2 (ja) 半導体装置の製造方法
CN100414681C (zh) 制造具有由充满隔离材料的沟槽组成的场隔离区的半导体器件的方法
JPH0521592A (ja) 半導体装置の製造方法及び半導体装置
JPH03156955A (ja) 半導体装置の製造方法
JP2000306991A (ja) 半導体装置の製造方法
KR100244250B1 (ko) 반도체 소자 격리층 형성 방법
JPH0272671A (ja) 不揮発性メモリ装置の製造方法
JPH04164368A (ja) 半導体記憶装置の製造方法