JPS63258066A - 砒化ガリウム電界効果半導体装置 - Google Patents
砒化ガリウム電界効果半導体装置Info
- Publication number
- JPS63258066A JPS63258066A JP9094787A JP9094787A JPS63258066A JP S63258066 A JPS63258066 A JP S63258066A JP 9094787 A JP9094787 A JP 9094787A JP 9094787 A JP9094787 A JP 9094787A JP S63258066 A JPS63258066 A JP S63258066A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- layers
- semiconductor device
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 8
- 230000005669 field effect Effects 0.000 title claims abstract description 7
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 15
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 8
- 230000001681 protective effect Effects 0.000 claims description 7
- 238000000034 method Methods 0.000 abstract description 8
- 238000009792 diffusion process Methods 0.000 abstract description 3
- 239000003960 organic solvent Substances 0.000 abstract description 2
- 229910052697 platinum Inorganic materials 0.000 abstract description 2
- 229920002120 photoresistant polymer Polymers 0.000 abstract 2
- 238000010276 construction Methods 0.000 abstract 1
- 238000003475 lamination Methods 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000035939 shock Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は砒化ガリウム電界効果半導体装置、すなわち
Ｇａ Ａｓ Ｆ Ｅ Ｔに関し、特にｆ−）電極に関す
るものである。
Ｇａ Ａｓ Ｆ Ｅ Ｔに関し、特にｆ−）電極に関す
るものである。
（従来の技術〕
Ｇａ Ａｓ Ｆ Ｅ ＴはＭ Ｅ Ｓ （ＭＥｔａｌ
Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ ）構造であるから、ゲー
ト電極は、ＧａＡａ基板上に直接ショットキー構造で形
成する方法が採用されている。そのゲート電極としては
、従来、Ｔｉ／Ｐｔ／Ａｕ多層膜が用いられており、こ
の多層膜においてＴｉ層はショットキー電極層であ！’
、ＧａＡｓとの障壁高す（９６ｎ）は０．８２ Ｖとな
る。また、ｐｔ層は、Ｔｉ層−とＡｕ層のバッファ層で
あり、Ａｕ層は保護兼電気抵抗低減層である。
Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ ）構造であるから、ゲー
ト電極は、ＧａＡａ基板上に直接ショットキー構造で形
成する方法が採用されている。そのゲート電極としては
、従来、Ｔｉ／Ｐｔ／Ａｕ多層膜が用いられており、こ
の多層膜においてＴｉ層はショットキー電極層であ！’
、ＧａＡｓとの障壁高す（９６ｎ）は０．８２ Ｖとな
る。また、ｐｔ層は、Ｔｉ層−とＡｕ層のバッファ層で
あり、Ａｕ層は保護兼電気抵抗低減層である。
上記のようなＰ−）’電極を有する従来のＧａ ＡｓＦ
ＥＴの製造方法、特にｒ−）電極の形成方法を第２図を
参照して説明する。
ＥＴの製造方法、特にｒ−）電極の形成方法を第２図を
参照して説明する。
まｆｓ ＧａＡｓ基板ｌ基板−ス・ドレイン拡散層とし
てのＮ”／ｉ１２、チャネル層としての８層３を形成し
、さらにＮ中層２上にソース・ドレイン電極としてのオ
ーミック電極４を形成し喪後、基板ｌ上の全面にレジス
ト５を塗布し、このレジスト５には通常のホ） ＩＪソ
工程により開口部６を前記８層３上にて形成する（第２
図（ａ））。
てのＮ”／ｉ１２、チャネル層としての８層３を形成し
、さらにＮ中層２上にソース・ドレイン電極としてのオ
ーミック電極４を形成し喪後、基板ｌ上の全面にレジス
ト５を塗布し、このレジスト５には通常のホ） ＩＪソ
工程により開口部６を前記８層３上にて形成する（第２
図（ａ））。
次に、基板ｌ上の全面に真空蒸着法によってＴｉ／Ｐｔ
／Ａｕの連続蒸着を行い、１１層７ 、 Ｐｔ層８およ
びＡｕ層９を形成する（第２図（ｂ））。
／Ａｕの連続蒸着を行い、１１層７ 、 Ｐｔ層８およ
びＡｕ層９を形成する（第２図（ｂ））。
その後、有機溶剤によってレノスト５を除去する。する
と、レノスト５とともに、該シソスト５上のＴｉ層７
、 Ｐｔ層８およびＡｕ層９が除去され、これらの層７
〜９はＮ層３上にのみｆ−）電極として残る（第２図（
Ｃ））。
と、レノスト５とともに、該シソスト５上のＴｉ層７
、 Ｐｔ層８およびＡｕ層９が除去され、これらの層７
〜９はＮ層３上にのみｆ−）電極として残る（第２図（
Ｃ））。
その後、基板ｌ上の全面に保護膜として絶縁膜１０を形
成する（第２図（ｄ））。
成する（第２図（ｄ））。
（発明が解決しようとする問題点）
しかるに、上記のようなＴＩ／Ｐｔ／Ａｕ多層膜からな
るＰ−ト電極では、Ｐｔ層８の厚みにより下記のような
問題が発生し、良好なｒ−）電極を安定して形成できな
かった。
るＰ−ト電極では、Ｐｔ層８の厚みにより下記のような
問題が発生し、良好なｒ−）電極を安定して形成できな
かった。
■ Ｐｔ層８が５００λ以下というように薄い場合は、
ピンホールの発生、歪の発生があり、１１層７とＡｕ層
９とのバッファ層としての役目が不充分となる。
ピンホールの発生、歪の発生があり、１１層７とＡｕ層
９とのバッファ層としての役目が不充分となる。
■ 上記とは逆にＰｔ層８を１０００−１５００又と厚
くすると、 ＧａＡ＋ｓとｐｔとの線膨張率の違いによ
ってＰｔ層８が剥れる問題点や、ダート電極形成後の保
護用絶縁膜ｌＯ影形成時温度（３５０℃前後）による熱
衝撃ならびに絶縁膜１０の応力によってＰｔ層８にクラ
ックが入るなどの問題がある。
くすると、 ＧａＡ＋ｓとｐｔとの線膨張率の違いによ
ってＰｔ層８が剥れる問題点や、ダート電極形成後の保
護用絶縁膜ｌＯ影形成時温度（３５０℃前後）による熱
衝撃ならびに絶縁膜１０の応力によってＰｔ層８にクラ
ックが入るなどの問題がある。
（問題点を解決するための手段）
そこで、この発明では、従来ｐｔ単層で形成されていた
バッファＪｍを％ Ｐｔ／！／Ｔｉ層／Ｐｔ層の３層構
造で形成する。
バッファＪｍを％ Ｐｔ／！／Ｔｉ層／Ｐｔ層の３層構
造で形成する。
（作用）
上記のようなバッファ層によれば、各ｐｔ層の膜厚が薄
くても、トータルでｐｔ層の膜厚は厚くなる。
くても、トータルでｐｔ層の膜厚は厚くなる。
また、各ｐｔ層の膜厚を薄くし得るので、 ＧａＡｓと
ｐｔとの線膨張率の違いを危惧する必要はない。さらに
、Ｐｔ層とｐｔ層の間にＴｉ層を介在させることにより
、ゲート電極形成後の保護用絶縁膜形成時の温度による
熱衝撃ならびに絶縁膜の応力が吸収される。
ｐｔとの線膨張率の違いを危惧する必要はない。さらに
、Ｐｔ層とｐｔ層の間にＴｉ層を介在させることにより
、ゲート電極形成後の保護用絶縁膜形成時の温度による
熱衝撃ならびに絶縁膜の応力が吸収される。
（実施例）
以下この発明のＧａＡａ ＦＥＴの一実施例を第１図を
膠層して製造工程順に説明する。
膠層して製造工程順に説明する。
まず、ＧａＡｌ基板２１にソース・ドレイン拡散層とし
てのＮ中層２２、チャネル層としての８層２３を形成し
、さらにＮ十層２２上にソース・ドレイン電極としての
オーミック電極２４を形成した後、基板２１上の全面に
ニーキシ系のネガレノスト２５を塗布し、このネガレノ
スト２５には通常のホトリソ工程によって遠紫外線露光
および現像を行い、開口部２６を前記８層２３上にて形
成する（第１図（ａ））。
てのＮ中層２２、チャネル層としての８層２３を形成し
、さらにＮ十層２２上にソース・ドレイン電極としての
オーミック電極２４を形成した後、基板２１上の全面に
ニーキシ系のネガレノスト２５を塗布し、このネガレノ
スト２５には通常のホトリソ工程によって遠紫外線露光
および現像を行い、開口部２６を前記８層２３上にて形
成する（第１図（ａ））。
次に、基板２１上の全面に同一蒸着装置による連続真空
蒸着法によってＴｉ／Ｐｔ／Ｔｉ／Ｐｔ／Ａｕ （１０
００＾１５００λ／１０００＾１５００＾／３０００＾
）の連続蒸着を行い、Ｔｉ層（１０００λ）２７．Ｐｔ
層（５００λ）２８．Ｔｉ層（ｔｏｏｏλ）２９．Ｐｔ
層（’５００＾）３０．Ａｕ層（３０００λ〕３１の多
層膜を形成する（第１図（ｂ））。
蒸着法によってＴｉ／Ｐｔ／Ｔｉ／Ｐｔ／Ａｕ （１０
００＾１５００λ／１０００＾１５００＾／３０００＾
）の連続蒸着を行い、Ｔｉ層（１０００λ）２７．Ｐｔ
層（５００λ）２８．Ｔｉ層（ｔｏｏｏλ）２９．Ｐｔ
層（’５００＾）３０．Ａｕ層（３０００λ〕３１の多
層膜を形成する（第１図（ｂ））。
その後、有機浴剤によってネガレノスト２５を除去する
。すると、ネガレノスト２５とともに。
。すると、ネガレノスト２５とともに。
該ネガレノスト２５上のＴｉ層２７〜Ａｕ層３１からな
る多層膜が除去され、この多層膜は８層２３上にのみゲ
ート電極として残る（第″１図（Ｃ））。ここで、’
）電極として残った多層膜中、１１層２７はショット
中−電極層であり、Ａｕ層３１は保護兼電気抵抗低減層
である。また、中間のＰｔ層２８゜１１層２９およびＰ
ｔ層３０はバッファ層であり、このようにこの実施例で
はバッファ層がＰｔ／Ｔｉ／Ｐｔの３層構造で形成され
る。なお、Ｐｔ層２８．３０は、この実施例では５００
＾の厚さであるが、５００〜１０００λの範囲内から厚
さが選択される。また。
る多層膜が除去され、この多層膜は８層２３上にのみゲ
ート電極として残る（第″１図（Ｃ））。ここで、’
）電極として残った多層膜中、１１層２７はショット
中−電極層であり、Ａｕ層３１は保護兼電気抵抗低減層
である。また、中間のＰｔ層２８゜１１層２９およびＰ
ｔ層３０はバッファ層であり、このようにこの実施例で
はバッファ層がＰｔ／Ｔｉ／Ｐｔの３層構造で形成され
る。なお、Ｐｔ層２８．３０は、この実施例では５００
＾の厚さであるが、５００〜１０００λの範囲内から厚
さが選択される。また。
１１層２９は１０００＾でろるが、１０００〜１５００
人の範囲内から厚さが選択される。
人の範囲内から厚さが選択される。
そして、上記のようにしてｆ−ト電極を形成し友後、基
板２１上には保護膜として絶縁膜３２がＣＶＤ法によっ
て形成される（第１図（ｄ））。
板２１上には保護膜として絶縁膜３２がＣＶＤ法によっ
て形成される（第１図（ｄ））。
（、発明の効果）
以上説明したように、この発明のＧａＡｓ ＦＥＴでは
、Ｐ−）電極のＴ１層とＡｕ層間のバッファ層を、ｐｔ
層／Ｔｉ層／Ｐｔ層の３層構造で形成したので、各Ｐｔ
Ｊ−の膜厚が薄くても、トータルでｐｔ層の膜厚を厚
くでき、ピンホールや歪の発生の問題を解決でき、充分
バッファ層として機能させることができる。また、各ｐ
ｔ層は薄くし得るから、Ｇａ ＡＥＩ とｐｔとの線
膨張率の違いによってｐｔ層が剥れるという問題もない
。さらに、Ｐｔ層とｐｔ層間にＴｉ層全全介在せること
によって、ｒ−上電極形成後の保護用絶縁膜形成時の温
度による熱衝撃ならびに絶縁１漠の応力を吸収できるか
ら、Ｐｔ層にクラックが入ることも防止できる。
、Ｐ−）電極のＴ１層とＡｕ層間のバッファ層を、ｐｔ
層／Ｔｉ層／Ｐｔ層の３層構造で形成したので、各Ｐｔ
Ｊ−の膜厚が薄くても、トータルでｐｔ層の膜厚を厚
くでき、ピンホールや歪の発生の問題を解決でき、充分
バッファ層として機能させることができる。また、各ｐ
ｔ層は薄くし得るから、Ｇａ ＡＥＩ とｐｔとの線
膨張率の違いによってｐｔ層が剥れるという問題もない
。さらに、Ｐｔ層とｐｔ層間にＴｉ層全全介在せること
によって、ｒ−上電極形成後の保護用絶縁膜形成時の温
度による熱衝撃ならびに絶縁１漠の応力を吸収できるか
ら、Ｐｔ層にクラックが入ることも防止できる。
このように、この発明のＧａＡｓ ＦＥＴによれば、ｙ
−上電極のバッファ層、延いてはＰ−上電極全体を安定
して良好に形成できるものであり、その結果として高信
頼性のＧａＡｓ ＦＥＴを得ることができる。
−上電極のバッファ層、延いてはＰ−上電極全体を安定
して良好に形成できるものであり、その結果として高信
頼性のＧａＡｓ ＦＥＴを得ることができる。
第１図はこの発明の砒化ガリウム電界効果半導体装置の
一実施例を製造工程順に示す工程断面図、第２図は従来
のＧａ Ａｓ Ｆ Ｅ Ｔの製造方法を示す工程断面図
である。 ２１− ＧａＡａ基板、２７−Ｔｉ層、２８−Ｐｔ層、
２９ ＝−Ｔｉ層、３０ ・Ｐｔ層、３１−・・Ａｕ層
。 本発シトｆｆａ（列にイ系る１ｈｉ二程述午面区第１図
一実施例を製造工程順に示す工程断面図、第２図は従来
のＧａ Ａｓ Ｆ Ｅ Ｔの製造方法を示す工程断面図
である。 ２１− ＧａＡａ基板、２７−Ｔｉ層、２８−Ｐｔ層、
２９ ＝−Ｔｉ層、３０ ・Ｐｔ層、３１−・・Ａｕ層
。 本発シトｆｆａ（列にイ系る１ｈｉ二程述午面区第１図
Claims (2)
- （１）砒化ガリウム基板上に、Ｔｉショットキー電極層
、バッファ層およびＡｕ保護兼電気抵抗低減層からなる
多層膜構造のゲート電極を有する砒化ガリウム電界効果
半導体装置において、 バッファ層を、Ｐｔ層／Ｔｉ層／Ｐｔ層の３層構造で形
成したことを特徴とする砒化ガリウム電界効果半導体装
置。 - （２）バッファ層のＰｔ層の厚さは５００〜１０００Å
、Ｔｉ層の厚さは１０００〜１５００Åであることを特
徴とする特許請求の範囲第１項記載の砒化ガリウム電界
効果半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9094787A JPS63258066A (ja) | 1987-04-15 | 1987-04-15 | 砒化ガリウム電界効果半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9094787A JPS63258066A (ja) | 1987-04-15 | 1987-04-15 | 砒化ガリウム電界効果半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63258066A true JPS63258066A (ja) | 1988-10-25 |
Family
ID=14012660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9094787A Pending JPS63258066A (ja) | 1987-04-15 | 1987-04-15 | 砒化ガリウム電界効果半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63258066A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02234442A (ja) * | 1989-03-07 | 1990-09-17 | Nec Corp | 電界効果型半導体装置及びその製造方法 |
| US5049954A (en) * | 1988-12-07 | 1991-09-17 | Kabushiki Kaisha Toshiba | GaAs field effect semiconductor device having Schottky gate structure |
-
1987
- 1987-04-15 JP JP9094787A patent/JPS63258066A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5049954A (en) * | 1988-12-07 | 1991-09-17 | Kabushiki Kaisha Toshiba | GaAs field effect semiconductor device having Schottky gate structure |
| JPH02234442A (ja) * | 1989-03-07 | 1990-09-17 | Nec Corp | 電界効果型半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW508830B (en) | Thin film transistor structure having four procedures of mask processing and the manufacturing method | |
| JPS62257768A (ja) | Ｅｐｒｏｍセルの製造方法 | |
| JPS63258066A (ja) | 砒化ガリウム電界効果半導体装置 | |
| TWI442515B (zh) | Semiconductor device and manufacturing method thereof | |
| JPS6138850B2 (ja) | ||
| JPH0237746A (ja) | 半導体装置 | |
| JP2621543B2 (ja) | 化合物半導体装置の製造方法 | |
| JP2569032B2 (ja) | 半導体装置 | |
| JP3936475B2 (ja) | 半導体装置の電極形成方法 | |
| KR940012614A (ko) | 고집적 반도체 접속장치 및 그 제조방법 | |
| JP2884743B2 (ja) | 半導体装置用多重配線層およびその製造方法 | |
| JPH04206842A (ja) | パッド形成方法 | |
| JPS59211236A (ja) | 半導体装置 | |
| JPS5921044A (ja) | 半導体装置の製造方法 | |
| JP3259641B2 (ja) | 半導体装置の保護膜構造 | |
| JPS63318145A (ja) | 半導体装置の製造方法 | |
| JPH1174288A (ja) | 半導体装置及びその製造方法 | |
| JPH04188769A (ja) | 薄膜トランジスタ | |
| JPS58201373A (ja) | 半導体装置の製造方法 | |
| JPS6273673A (ja) | 電界効果トランジスタの製造方法 | |
| JPS62132327A (ja) | 半導体装置の製造方法 | |
| JPS5966113A (ja) | 半導体装置の製造方法 | |
| JPH03225823A (ja) | 化合物半導体装置 | |
| JPS58134428A (ja) | 半導体装置の製造方法 | |
| JPH03141647A (ja) | 薄膜トランジスタおよびその製造方法 |