JPS63257358A - 試験制御回路 - Google Patents
試験制御回路Info
- Publication number
- JPS63257358A JPS63257358A JP62091040A JP9104087A JPS63257358A JP S63257358 A JPS63257358 A JP S63257358A JP 62091040 A JP62091040 A JP 62091040A JP 9104087 A JP9104087 A JP 9104087A JP S63257358 A JPS63257358 A JP S63257358A
- Authority
- JP
- Japan
- Prior art keywords
- line
- dte
- data
- test signal
- address code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 48
- 230000005540 biological transmission Effects 0.000 claims abstract description 41
- 238000001514 detection method Methods 0.000 claims abstract description 33
- 238000010586 diagram Methods 0.000 description 6
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は回線終端装置（以下ｒＤＣＥＪという）の試験
制御回路に関するものである。
制御回路に関するものである。
従来、この種のＤＣＥのリモートテストは折返しを設定
することにより行なわれており、リモートテストのため
の試験制御回路は折返しコード検出回路と折返し設定ス
イッチとから構成され、折返しコードを検出して折返し
設定スイッチを制御し、折返しを設定していた。
することにより行なわれており、リモートテストのため
の試験制御回路は折返しコード検出回路と折返し設定ス
イッチとから構成され、折返しコードを検出して折返し
設定スイッチを制御し、折返しを設定していた。
上述した従来の試験制御回路では、第２図に示すタンデ
ム接続の場合、直接対向していないＤＣＥ以下の折返し
試験ができないという欠点を有する。
ム接続の場合、直接対向していないＤＣＥ以下の折返し
試験ができないという欠点を有する。
第２図において、ＤＣＥ２．３は線路側インタフェース
を通じて接続され、ＤＣＥ３．４間は、本来はＤＴＥが
接続されるべきであるが、データ端末装置（以下ｒＤＴ
ＥＪという）インタフェースを介して接続されている。
を通じて接続され、ＤＣＥ３．４間は、本来はＤＴＥが
接続されるべきであるが、データ端末装置（以下ｒＤＴ
ＥＪという）インタフェースを介して接続されている。
また、ＤＣＥ４．５は線路側インタフェースを通じて接
続され、結果としてＤＴＥＩ、６が対向して通信できる
接続形態をとっている。
続され、結果としてＤＴＥＩ、６が対向して通信できる
接続形態をとっている。
従来の試験制御回路では、第２図においてＤＣＥ２が折
返しコードを発生すると、対向して設置されたＤＣＥ３
では折返しを設定すると共にＤＴＥインタフェースの信
号をオフとする。このため、ＤＣＥ４．５の折返しをＤ
ＣＥ２で設定できないという欠点があった。
返しコードを発生すると、対向して設置されたＤＣＥ３
では折返しを設定すると共にＤＴＥインタフェースの信
号をオフとする。このため、ＤＣＥ４．５の折返しをＤ
ＣＥ２で設定できないという欠点があった。
このような欠点を除去するために本発明による試験制御
回路は、線路受信データおよびＤＴＥ送信データから試
験信号を検出する第１および第２の試験信号検出回路と
、線路受信データおよびＤＴＥ送信データから自己アド
レスコードを検出する第１および第２のアドレスコード
検出回路と、第１の試験信号検出回路とアドレスコード
検出回路の出力信号により制御され、試験信号と自己ア
ドレスコードを検出した場合に線路受信データ等を線路
送信データとして送出し、線路受信データ等以外にはＤ
ＴＥ送信データを送出するよう制御する線路送信モード
制御回路と、第２の試験信号検出回路とアドレスコード
検出回路の出力信号により制御され、試験信号と自己ア
ドレスコードを検出した場合にＤＴＥ送信データ等をＤ
ＴＥ受信データとして送出し、ＤＴＥ送信データ等以外
には線路受信データを送出するよう制御するＤＴＥモー
ド制御回路とを設けるようにしたものである。
回路は、線路受信データおよびＤＴＥ送信データから試
験信号を検出する第１および第２の試験信号検出回路と
、線路受信データおよびＤＴＥ送信データから自己アド
レスコードを検出する第１および第２のアドレスコード
検出回路と、第１の試験信号検出回路とアドレスコード
検出回路の出力信号により制御され、試験信号と自己ア
ドレスコードを検出した場合に線路受信データ等を線路
送信データとして送出し、線路受信データ等以外にはＤ
ＴＥ送信データを送出するよう制御する線路送信モード
制御回路と、第２の試験信号検出回路とアドレスコード
検出回路の出力信号により制御され、試験信号と自己ア
ドレスコードを検出した場合にＤＴＥ送信データ等をＤ
ＴＥ受信データとして送出し、ＤＴＥ送信データ等以外
には線路受信データを送出するよう制御するＤＴＥモー
ド制御回路とを設けるようにしたものである。
本発明においては、回線終端装置をタンデム接続した場
合でも折返しを設定できる。
合でも折返しを設定できる。
第１図は本発明に係わる試験制御回路の一実施例を示す
ブロック系統図であり、本回路は各ＤＣＥ（第２図）に
含まれる。本回路を使用するテストはＤＣＥにて受信デ
ータを折り返す折返し試験である。
ブロック系統図であり、本回路は各ＤＣＥ（第２図）に
含まれる。本回路を使用するテストはＤＣＥにて受信デ
ータを折り返す折返し試験である。
第１図において、１１．１５は第１．第２の試験信号検
出回路、１２．１４は第１．第２のアドレスコード検出
回路である。試験設定信号としての折返し設定信号のフ
ォーマットの例を第３図に示す。この折返し設定信号は
試験信号としての折返しコードとアドレス信号とを有す
る。
出回路、１２．１４は第１．第２のアドレスコード検出
回路である。試験設定信号としての折返し設定信号のフ
ォーマットの例を第３図に示す。この折返し設定信号は
試験信号としての折返しコードとアドレス信号とを有す
る。
第２図に示すＤＣＥ２〜５には各々個別のアドレスが割
り当てられているものとする。各ＤＣＥは、試験信号検
出回路１１．アドレスコード検出回路１２により線路受
信データａから折返しコード、アドレス信号を正しく受
信した場合には、線路送信モード制御回路１３により線
路受信データａを線路送信データｂとして折り返す。
り当てられているものとする。各ＤＣＥは、試験信号検
出回路１１．アドレスコード検出回路１２により線路受
信データａから折返しコード、アドレス信号を正しく受
信した場合には、線路送信モード制御回路１３により線
路受信データａを線路送信データｂとして折り返す。
また、アドレスコード検出回路１４．試験信号検出回路
１５によりＤＴＥ送信送信データ線折返しコード、アド
レス信号を正しく受信した場合には、ＤＴＥ送信送信デ
ータ線ＴＥ受信受信データレて折り返す。
１５によりＤＴＥ送信送信データ線折返しコード、アド
レス信号を正しく受信した場合には、ＤＴＥ送信送信デ
ータ線ＴＥ受信受信データレて折り返す。
さらに、折返しコード、アドレス信号を正しく受信しな
い場合には、ＤＴＥ送信送信データ線路送信データｂ、
′Ｉａ路受信データａをＤＴＥ受信受信データレて使用
する。
い場合には、ＤＴＥ送信送信データ線路送信データｂ、
′Ｉａ路受信データａをＤＴＥ受信受信データレて使用
する。
上記試験制御回路を持つＤＣＥ２がＤＣＥ３に折返しを
設定した場合は、ＤＣＥ２が折返しコードとＤＣＥ３の
アドレス信号とを線路送信データｂとして送出する。Ｄ
ＣＥ３では、自己アドレス信号を正しく受信した時点で
、線路受信データａを線路送信データｂとして折り返す
ので、折返しが達成される。
設定した場合は、ＤＣＥ２が折返しコードとＤＣＥ３の
アドレス信号とを線路送信データｂとして送出する。Ｄ
ＣＥ３では、自己アドレス信号を正しく受信した時点で
、線路受信データａを線路送信データｂとして折り返す
ので、折返しが達成される。
ＤＣＥ２がＤＣＥ４に折返しを設定した場合は、ＤＣＥ
３はＤＣＥ２よりの折返しコードとＤＣＥ４のアドレス
信号とをＤＣＥ４のＤＴＥ送信送信データ線て伝送する
ので、ＤＣＥ４においてＤＴＥ送信送信データ線ＴＥ受
信受信データレて折り返す。ＤＣＥ３では、ＤＣＥ４の
ＤＴＥ受信受信データレＴＥ送信送信データ線て取り扱
うので、これを線路送信データｂとしてＤＣＥ２に送出
し、折返しが達成される。
３はＤＣＥ２よりの折返しコードとＤＣＥ４のアドレス
信号とをＤＣＥ４のＤＴＥ送信送信データ線て伝送する
ので、ＤＣＥ４においてＤＴＥ送信送信データ線ＴＥ受
信受信データレて折り返す。ＤＣＥ３では、ＤＣＥ４の
ＤＴＥ受信受信データレＴＥ送信送信データ線て取り扱
うので、これを線路送信データｂとしてＤＣＥ２に送出
し、折返しが達成される。
ＤＣＥ５に対する折返しもＤＣＥ３．４と同様である。
なお、第１図のｅはＤＴＥ制御信号である。
本回路による折返しは第２図において実線の矢印で示さ
れているが、折返しコードをもう１種用意することによ
り、第２図の破線の矢印で示す折返しを行なうことも可
能であり、これにより各ＤＣＥの折返し点を増やし、よ
り詳細な試験も可能となる。
れているが、折返しコードをもう１種用意することによ
り、第２図の破線の矢印で示す折返しを行なうことも可
能であり、これにより各ＤＣＥの折返し点を増やし、よ
り詳細な試験も可能となる。
第４図は本発明の第２の実施例を示すブロック系統図で
ある。第４図において、各ＤＣＨに対するアクセス方法
は第１図に示す第１の実施例と同じであるが、試験信号
検出回路１１とアドレスコード検出回路１２により試験
信号と自己アドレスコードを検出した場合、線路送信モ
ード制御回路１３は、線路送信データｂに線路受信デー
タａを送出する代わりに、自己ＤＣＥ内のパターン発生
器１７で発生した信号を送出するように制御を行なう。
ある。第４図において、各ＤＣＨに対するアクセス方法
は第１図に示す第１の実施例と同じであるが、試験信号
検出回路１１とアドレスコード検出回路１２により試験
信号と自己アドレスコードを検出した場合、線路送信モ
ード制御回路１３は、線路送信データｂに線路受信デー
タａを送出する代わりに、自己ＤＣＥ内のパターン発生
器１７で発生した信号を送出するように制御を行なう。
また、試験信号検出回路１５とアドレスコード検出回路
１４により試験信号と自己アドレスコードを検出した場
合、ＤＴＥモード制御回路１Ｇは、ＤＴＥ受信受信デー
タレてＤＴＥ送信データＣを送出する代わりに、自己Ｄ
ＣＥ内のパターン発生器１７で発生した信号を送出する
ように制御を行なう。
１４により試験信号と自己アドレスコードを検出した場
合、ＤＴＥモード制御回路１Ｇは、ＤＴＥ受信受信デー
タレてＤＴＥ送信データＣを送出する代わりに、自己Ｄ
ＣＥ内のパターン発生器１７で発生した信号を送出する
ように制御を行なう。
このようにして、ＤＣＥ２が、それぞれタンデム接続さ
れたＤＣＥ３〜５について通信バスを設定することが可
能となる。
れたＤＣＥ３〜５について通信バスを設定することが可
能となる。
以上説明したように本発明は、第１および第２の試験信
号検出回路と第１および第２のアドレスコード検出回路
とを設け、試験信号により折返し等を指定すると共にア
ドレスにより折返しを行なう回線終端装置を指定するこ
とにより、回線終端装置がタンデムに接続された場合で
も折返しを設定できる効果がある。
号検出回路と第１および第２のアドレスコード検出回路
とを設け、試験信号により折返し等を指定すると共にア
ドレスにより折返しを行なう回線終端装置を指定するこ
とにより、回線終端装置がタンデムに接続された場合で
も折返しを設定できる効果がある。
第１図は本発明に係わる試験制御回路の一実施例を示す
ブロック系統図、第２図はタンデムに接続された回線終
端装置を示すブロック系統図、第３図は折返し設定信号
のフォーマットを示すフォーマット図、第４図は本発明
の第２の実施例を示すブロック系統図である。 １１．１５・・・試験信号検出回路、１２．１４・・・
アドレスコード検出回路、１３・・・線路送信モード制
御回路、１６・・・ＤＴＥモード制御回路。
ブロック系統図、第２図はタンデムに接続された回線終
端装置を示すブロック系統図、第３図は折返し設定信号
のフォーマットを示すフォーマット図、第４図は本発明
の第２の実施例を示すブロック系統図である。 １１．１５・・・試験信号検出回路、１２．１４・・・
アドレスコード検出回路、１３・・・線路送信モード制
御回路、１６・・・ＤＴＥモード制御回路。
Claims (1)
- 線路受信データから試験信号を検出する第１の試験信号
検出回路と、前記線路受信データから自己アドレスコー
ドを検出する第１のアドレスコード検出回路と、ＤＴＥ
送信データから試験信号を検出する第２の試験信号検出
回路と、前記ＤＴＥ送信データから自己アドレスコード
を検出する第２のアドレスコード検出回路と、前記第１
の試験信号検出回路とアドレスコード検出回路の出力信
号により制御され、試験信号と自己アドレスコードを検
出した場合に線路受信データ又はパターン発生器で発生
した信号を線路送信データとして送出し、前記線路受信
データ又はパターン発生器で発生した信号以外にはＤＴ
Ｅ送信データを送出するよう制御する線路送信モード制
御回路と、前記第２の試験信号検出回路とアドレスコー
ド検出回路の出力信号により制御され、試験信号と自己
アドレスコードを検出した場合にＤＴＥ送信データ又は
パターン発生器で発生した信号をＤＴＥ受信データとし
て送出し、前記ＤＴＥ送信データ又はパターン発生器で
発生した信号以外には線路受信データを送出するよう制
御するＤＴＥモード制御回路とを備えたことを特徴とす
る試験制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62091040A JPH06103903B2 (ja) | 1987-04-15 | 1987-04-15 | 試験制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62091040A JPH06103903B2 (ja) | 1987-04-15 | 1987-04-15 | 試験制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63257358A true JPS63257358A (ja) | 1988-10-25 |
| JPH06103903B2 JPH06103903B2 (ja) | 1994-12-14 |
Family
ID=14015390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62091040A Expired - Lifetime JPH06103903B2 (ja) | 1987-04-15 | 1987-04-15 | 試験制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06103903B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5696544A (en) * | 1979-12-28 | 1981-08-04 | Fujitsu Ltd | Automatic folding test method for terminal |
-
1987
- 1987-04-15 JP JP62091040A patent/JPH06103903B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5696544A (en) * | 1979-12-28 | 1981-08-04 | Fujitsu Ltd | Automatic folding test method for terminal |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06103903B2 (ja) | 1994-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5065153A (en) | Contention control system | |
| KR960704423A (ko) | 통신 장치 검사 시스템(testing telecommunications equipment) | |
| EP0268664B1 (en) | A method of coupling a data transmitter unit to a signal line and an apparatus for performing the invention | |
| JPS63257358A (ja) | 試験制御回路 | |
| US4815070A (en) | Node apparatus for communication network having multi-conjunction architecture | |
| JPH0342757B2 (ja) | ||
| JPH0740702B2 (ja) | リモ−トテスト回路 | |
| JPS59127450A (ja) | 伝送制御方式 | |
| JPH0644763B2 (ja) | デ−タ転送方式 | |
| JPS5946144B2 (ja) | デ−タ伝送装置 | |
| JPS5842327A (ja) | 遠隔折返し解除制御方式 | |
| JPH0624329B2 (ja) | データー通信方法 | |
| JP2530361B2 (ja) | 端末機器インタフェ―ス装置 | |
| JPS61189050A (ja) | デ−タ転送方式 | |
| JPS61270930A (ja) | ワイヤレス伝送システム | |
| JPS59132256A (ja) | ポ−リング制御方式 | |
| JPH04368035A (ja) | グループ通信方法 | |
| JPS63316544A (ja) | デ−タ通信試験方式 | |
| JPS61278241A (ja) | ル−プ式デ−タ伝送方式 | |
| JPH06105010A (ja) | Ｉｓｄｎ端末装置 | |
| JPH0535624B2 (ja) | ||
| JPS63202154A (ja) | シリアル通信方式 | |
| JPS6080342A (ja) | 通信制御方式 | |
| JPH01108833A (ja) | 伝送路の折返し試験制御方式 | |
| JPS6382138A (ja) | 従局主導型デ−タ通信回線システム |