JPS63257261A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63257261A JPS63257261A JP9220487A JP9220487A JPS63257261A JP S63257261 A JPS63257261 A JP S63257261A JP 9220487 A JP9220487 A JP 9220487A JP 9220487 A JP9220487 A JP 9220487A JP S63257261 A JPS63257261 A JP S63257261A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- inversion
- base region
- surface potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000004065 semiconductor Substances 0.000 title claims description 6
- 239000012535 impurity Substances 0.000 claims abstract description 21
- 238000009792 diffusion process Methods 0.000 claims abstract description 16
- 230000002265 prevention Effects 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052782 aluminium Inorganic materials 0.000 abstract description 4
- 230000003449 preventive effect Effects 0.000 abstract 3
- 150000002500 ions Chemical class 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に拡散抵抗に
対する表面反転防止層形成方法に関する。
対する表面反転防止層形成方法に関する。
従来、半導体装置のＰ型不純物からなる拡散抵抗層はＮ
ＰＮのトランジスタのベース領域と同一拡散工程で同時
に形成され、また、Ｎ型不純物からなるその表面電位反
転防止層は同じ（ＮＰＮ）ランジスタのエミッタ領域と
同一拡散工程で同時にそれぞれ形成される。
ＰＮのトランジスタのベース領域と同一拡散工程で同時
に形成され、また、Ｎ型不純物からなるその表面電位反
転防止層は同じ（ＮＰＮ）ランジスタのエミッタ領域と
同一拡散工程で同時にそれぞれ形成される。
しかしながら表面電位反転防止のためのＮ型不純物層を
従来の如くＮＰＮトランジスタのエミッタ拡散と同時に
形成するとＮ型不純物濃度が高か過ぎるばかりでなく欠
陥も生じやすく、また拡散後における酸化保護膜の形成
時間を長く収れないので表面に酸化が充分に成長せず、
特にエピタキシャル層との接点部分の酸化膜が他の領域
上より薄く形成されるため静電破壊され易いという欠点
を生じる。
従来の如くＮＰＮトランジスタのエミッタ拡散と同時に
形成するとＮ型不純物濃度が高か過ぎるばかりでなく欠
陥も生じやすく、また拡散後における酸化保護膜の形成
時間を長く収れないので表面に酸化が充分に成長せず、
特にエピタキシャル層との接点部分の酸化膜が他の領域
上より薄く形成されるため静電破壊され易いという欠点
を生じる。
本発明の目的は、上記の状況に鑑み、不純物濃度を適度
に設定し得ると共に充分な熱酸化を行ない得る表面電位
反転層の形成工程を備えた半導体装置の製造方法を提供
することである。
に設定し得ると共に充分な熱酸化を行ない得る表面電位
反転層の形成工程を備えた半導体装置の製造方法を提供
することである。
本発明によれば、半導体装置の製造方法は、−導電型の
シリコン基板上に逆尋電型のエピタキシャル層を成長す
る工程と、前記エピタキシャル層内にエピタキシャル層
と同一導電形のベース領域を有するバイポーラ・トラン
ジスタを形成する工程と、前記バイポーラ・トランジス
タのベース領域形成のための不純物拡散工程と同時に拡
散される拡散抵抗層に対する表面電位反転防止層形成工
程とを含む。
シリコン基板上に逆尋電型のエピタキシャル層を成長す
る工程と、前記エピタキシャル層内にエピタキシャル層
と同一導電形のベース領域を有するバイポーラ・トラン
ジスタを形成する工程と、前記バイポーラ・トランジス
タのベース領域形成のための不純物拡散工程と同時に拡
散される拡散抵抗層に対する表面電位反転防止層形成工
程とを含む。
すなわち、本発明によれば、トランジスタがＰＮＰトラ
ンジスタであれば、そのベース領域と同一濃度のＮ型拡
散層がＮ型エピタキシャル層内に表面電位反転奉仕層と
して形成され、また、ＮＰＮ）ランジスタであればその
ベース領域と同一濃度のＰ型拡散層がＰ型エピタキシャ
ル層内に表面電位反転防止層として形成される。従って
、従来のＮＰＮトランジスタのエミッタ領域と同時拡散
された場合に比し不純物濃度を適切に制御することが可
能である。
ンジスタであれば、そのベース領域と同一濃度のＮ型拡
散層がＮ型エピタキシャル層内に表面電位反転奉仕層と
して形成され、また、ＮＰＮ）ランジスタであればその
ベース領域と同一濃度のＰ型拡散層がＰ型エピタキシャ
ル層内に表面電位反転防止層として形成される。従って
、従来のＮＰＮトランジスタのエミッタ領域と同時拡散
された場合に比し不純物濃度を適切に制御することが可
能である。
以下図面を参照して本発明の詳細な説明する。
第１図は（ａ）〜（ｄ）は本発明の一実施例を示す拡散
抵抗および表面電位反転防止層の製造工程図である。本
発明によればＰ型シリコン基板１にはまずＮ型埋込層２
およびＰ型埋込層３がそれぞれ形成されついでＮ型エピ
タキシャル層４およびＰ型絶縁拡散領域５が公知の技術
に従い順次形成される。ここで、絶縁拡散領域５の形成
と同時に縦型ＰＮＰのコレクタ・コンタクトのＰ型不純
物層６が形成され、更に表面にはシリコン酸化膜７が形
成される。〔第１図（ａ）参照〕。つぎにフォトレジス
トをマスクにしてシリコン酸化膜７が選択的に除去され
Ｎ型不純物〔例えば燐（ｐ〉〕がイン注入されて（例え
ば条件、Ｅ＝１００ Ｋ ｅ Ｖ 、Φ＝ ３ Ｘ １
０１３ｃｍ−２）縦型ＰＮＰのベース領域８および表面
電位反転防止ＪＶＪ９のＮ型不純物層がそれぞれ同時に
形成される。この際、Ｎ型表面電位反転防止層９はＮ型
エピタキシャル層４の濃度よりも高くなるようにコント
ルロールされる。〔第１図（ｂ）参照〕。
抵抗および表面電位反転防止層の製造工程図である。本
発明によればＰ型シリコン基板１にはまずＮ型埋込層２
およびＰ型埋込層３がそれぞれ形成されついでＮ型エピ
タキシャル層４およびＰ型絶縁拡散領域５が公知の技術
に従い順次形成される。ここで、絶縁拡散領域５の形成
と同時に縦型ＰＮＰのコレクタ・コンタクトのＰ型不純
物層６が形成され、更に表面にはシリコン酸化膜７が形
成される。〔第１図（ａ）参照〕。つぎにフォトレジス
トをマスクにしてシリコン酸化膜７が選択的に除去され
Ｎ型不純物〔例えば燐（ｐ〉〕がイン注入されて（例え
ば条件、Ｅ＝１００ Ｋ ｅ Ｖ 、Φ＝ ３ Ｘ １
０１３ｃｍ−２）縦型ＰＮＰのベース領域８および表面
電位反転防止ＪＶＪ９のＮ型不純物層がそれぞれ同時に
形成される。この際、Ｎ型表面電位反転防止層９はＮ型
エピタキシャル層４の濃度よりも高くなるようにコント
ルロールされる。〔第１図（ｂ）参照〕。
ここで、Ｎ型の表面電位反転防止層９上にはシリコン酸
化膜が形成され、再びフォトレジスタをマスクにして、
縦型ＰＮＰトランジスタのエミッタおよび拡散抵抗を形
成すべき各領域上のシリコン酸化膜７が取り除かれＰ型
不純物〔例えばボロン（Ｂ）〕を拡散またはイオン注入
されてＰ型エミッタ領域１０および拡散抵抗層１１がそ
れぞれ形成される。〔第１図（Ｃ）９照〕。
化膜が形成され、再びフォトレジスタをマスクにして、
縦型ＰＮＰトランジスタのエミッタおよび拡散抵抗を形
成すべき各領域上のシリコン酸化膜７が取り除かれＰ型
不純物〔例えばボロン（Ｂ）〕を拡散またはイオン注入
されてＰ型エミッタ領域１０および拡散抵抗層１１がそ
れぞれ形成される。〔第１図（Ｃ）９照〕。
以上で拡散抵抗層およびその表面電位反転防止層の形成
は完了したわけであるが、最後にＰ型エリツタ領域１０
および拡散抵抗層１１上に酸化膜を形成しフォトレジス
トをマスクにしてシリコン酸化ＩｙＡ７を選択除去し、
Ｎ型不純物を拡散して縦型ＰＮＰトランジスタのベース
・コンタクト部１２を形成し、更に電極１３，１４，１
５．１６および１７をそれぞれ形成すれば、第１図（ｂ
）の如き本発明の半導体装置を完成させることができる
。
は完了したわけであるが、最後にＰ型エリツタ領域１０
および拡散抵抗層１１上に酸化膜を形成しフォトレジス
トをマスクにしてシリコン酸化ＩｙＡ７を選択除去し、
Ｎ型不純物を拡散して縦型ＰＮＰトランジスタのベース
・コンタクト部１２を形成し、更に電極１３，１４，１
５．１６および１７をそれぞれ形成すれば、第１図（ｂ
）の如き本発明の半導体装置を完成させることができる
。
本実施例から明らかな如−く、本発明によれば縦型ＰＮ
Ｐ）ランジスタのベース領域形成のための型不純物拡散
工程と同時工程で表面電位反転防止層で形成される。従
って、表面電位反転防止層の不純物濃度が従来の如く高
くなりすぎることがなく、安定に動作して拡散抵抗とア
ルミ配線間に表面電位の反転が生じる電圧を高めること
ができる。また、表面保護膜も他の領域上と同等に充分
圧膜に成長できるので容易に静電破壊されることはない
。
Ｐ）ランジスタのベース領域形成のための型不純物拡散
工程と同時工程で表面電位反転防止層で形成される。従
って、表面電位反転防止層の不純物濃度が従来の如く高
くなりすぎることがなく、安定に動作して拡散抵抗とア
ルミ配線間に表面電位の反転が生じる電圧を高めること
ができる。また、表面保護膜も他の領域上と同等に充分
圧膜に成長できるので容易に静電破壊されることはない
。
以上は縦型トランジスタがＰＮＰ）ランジスタの場合を
説明したがＮＰＮトランジスタのベース領域と共に表面
電位反転防止層を形成することも基板その他の導電型が
全て逆となるが勿論可能であり、また、トランジスタが
横型であってもそのベース領域と同時拡散したものであ
れば同様の効果を得ることが可能である。
説明したがＮＰＮトランジスタのベース領域と共に表面
電位反転防止層を形成することも基板その他の導電型が
全て逆となるが勿論可能であり、また、トランジスタが
横型であってもそのベース領域と同時拡散したものであ
れば同様の効果を得ることが可能である。
以上詳細に説明したように本発明によれば、例えばＰ型
拡散抵抗層外側に縦型ＰＮＰのＮ型ベース領域の形成と
同時にＮ型不純物を拡散することによりＮ型エピタキシ
ャル層よりも僅か高い濃度の表面電位反転防止層を形成
できるので、きわめて信頼性高くＰ型拡散抵抗層とアル
ミ配線間の表面電位の反転電圧を高めることができる。
拡散抵抗層外側に縦型ＰＮＰのＮ型ベース領域の形成と
同時にＮ型不純物を拡散することによりＮ型エピタキシ
ャル層よりも僅か高い濃度の表面電位反転防止層を形成
できるので、きわめて信頼性高くＰ型拡散抵抗層とアル
ミ配線間の表面電位の反転電圧を高めることができる。
第１図（ａ）〜（ｄ）は本発明の一実施例を示す拡散抵
抗及び表面電位反転防止層製造工程図である。 １・・・Ｐ型シリコン基板、２・・・Ｎ型埋込み層、３
・・・Ｐ型埋込層、４・・・エピタキシャル層、５・・
・Ｐ型絶縁拡散領域、６・・・コンタク・コンタクト部
、７・・・シリコン酸化膜、８・・・Ｎ型ベース領域、
９・・・Ｎ型表面電位反転防止層、１０・・・Ｐ型エミ
ッタ領域、１１・・・拡散抵抗層、１２・・・ベース・
コンタクト部、１３，１４，１５，１６，１．７・・・
電極。 １（埋人弁理士内原 晋 第１ ！
抗及び表面電位反転防止層製造工程図である。 １・・・Ｐ型シリコン基板、２・・・Ｎ型埋込み層、３
・・・Ｐ型埋込層、４・・・エピタキシャル層、５・・
・Ｐ型絶縁拡散領域、６・・・コンタク・コンタクト部
、７・・・シリコン酸化膜、８・・・Ｎ型ベース領域、
９・・・Ｎ型表面電位反転防止層、１０・・・Ｐ型エミ
ッタ領域、１１・・・拡散抵抗層、１２・・・ベース・
コンタクト部、１３，１４，１５，１６，１．７・・・
電極。 １（埋人弁理士内原 晋 第１ ！
Claims (1)
- 一導電型のシリコン基板上に逆導電型のエピタキシャ
ル層を成長する工程と、前記エピタキシャル層内にエピ
タキシャル層と同一導電型のベース領域を有するバイポ
ーラ・トランジスタを形成する工程と、前記バイポーラ
・トランジスタのベース領域形成のための不純物拡散工
程と同時に拡散される拡散抵抗層に対する表面電位反転
防止層形成工程とを含むことを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9220487A JPS63257261A (ja) | 1987-04-14 | 1987-04-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9220487A JPS63257261A (ja) | 1987-04-14 | 1987-04-14 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63257261A true JPS63257261A (ja) | 1988-10-25 |
Family
ID=14047917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9220487A Pending JPS63257261A (ja) | 1987-04-14 | 1987-04-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63257261A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5763935A (en) * | 1994-12-09 | 1998-06-09 | Mitsubishi Denki Kabushiki Kaisha | Bipolar semiconductor device and fabricating method thereof |
-
1987
- 1987-04-14 JP JP9220487A patent/JPS63257261A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5763935A (en) * | 1994-12-09 | 1998-06-09 | Mitsubishi Denki Kabushiki Kaisha | Bipolar semiconductor device and fabricating method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0171128B1 (ko) | 수직형 바이폴라 트랜지스터 | |
| JPS63257261A (ja) | 半導体装置の製造方法 | |
| JPS5811743B2 (ja) | ハンドウタイソウチノ セイゾウホウホウ | |
| US4144106A (en) | Manufacture of an I2 device utilizing staged selective diffusion thru a polycrystalline mask | |
| KR930010119B1 (ko) | 상보형 쌍극 트랜지스터 | |
| US4459606A (en) | Integrated injection logic semiconductor devices | |
| JP2648027B2 (ja) | Ｉｉｌ型半導体装置 | |
| JPH02114645A (ja) | バイポーラトランジスタ | |
| JPS60123062A (ja) | 半導体集積回路の製造方法 | |
| JPS60180138A (ja) | 半導体装置 | |
| JPH01307216A (ja) | 半導体装置の製造方法 | |
| JPS61252644A (ja) | 半導体装置の製造方法 | |
| JPS6223177A (ja) | 半導体装置の製造方法 | |
| JPH01187868A (ja) | 半導体装置 | |
| JPS59134B2 (ja) | 半導体集積回路装置 | |
| JPH01223740A (ja) | 半導体集積回路の製造方法 | |
| JPS639667B2 (ja) | ||
| JPH0439787B2 (ja) | ||
| JPS61111575A (ja) | 半導体装置 | |
| JPH0439788B2 (ja) | ||
| JPS62104069A (ja) | 半導体集積回路の製造方法 | |
| JPH0254533A (ja) | 半導体装置およびその製造方法 | |
| JPS623570B2 (ja) | ||
| JPH06196638A (ja) | 半導体装置 | |
| JPS61231762A (ja) | 半導体装置 |