JPS6325383B2 - - Google Patents
Info
- Publication number
- JPS6325383B2 JPS6325383B2 JP56162717A JP16271781A JPS6325383B2 JP S6325383 B2 JPS6325383 B2 JP S6325383B2 JP 56162717 A JP56162717 A JP 56162717A JP 16271781 A JP16271781 A JP 16271781A JP S6325383 B2 JPS6325383 B2 JP S6325383B2
- Authority
- JP
- Japan
- Prior art keywords
- processing
- bus
- processing unit
- module
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000002457 bidirectional effect Effects 0.000 claims description 4
- 238000003672 processing method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
- 238000012935 Averaging Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000004069 differentiation Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3877—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
- Multi Processors (AREA)
Description
【発明の詳細な説明】
本発明は、画像処理等に使用される、パイプラ
ィン方式を用いた信号処理装置に関するものであ
る。
ィン方式を用いた信号処理装置に関するものであ
る。
平均化、微分、線画処理等をパイプライン方式
で行なうパイプライン方式画像処理装置として
は、従来、第１図に示すような構成のものが知ら
れている。
で行なうパイプライン方式画像処理装置として
は、従来、第１図に示すような構成のものが知ら
れている。
すなわち、主制御装置１からの制御命令をバス
２を介して複数の処理ユニツト３〜５に入力する
ようになつており、また、これら装置間を共通バ
ス６，７およびデータバス８〜１６で接続してい
る。
２を介して複数の処理ユニツト３〜５に入力する
ようになつており、また、これら装置間を共通バ
ス６，７およびデータバス８〜１６で接続してい
る。
このような構成において、処理ユニツト３，４
および５はそれぞれ、例えば平均化、微分および
線画処理を行なうもので、データは、主制御装置
１から処理ユニツト３→処理ユニツト４→処理ユ
ニツト５………のようにパイプライン方式で処理
される。
および５はそれぞれ、例えば平均化、微分および
線画処理を行なうもので、データは、主制御装置
１から処理ユニツト３→処理ユニツト４→処理ユ
ニツト５………のようにパイプライン方式で処理
される。
ところで、このパイプライン処理の経路を処理
内容によつては、処理ユニツト３→処理ユニツト
５→処理ユニツト４………のように変更したいこ
とが、画像等の信号処理ではしばしば起る。
内容によつては、処理ユニツト３→処理ユニツト
５→処理ユニツト４………のように変更したいこ
とが、画像等の信号処理ではしばしば起る。
そのため、第１図のように、共通バス６，７等
を設け、プログラムによつて、処理ユニツト３→
データバス８→共通バス６→データバス１２→処
理ユニツト５→データバス１３→共通バス７→デ
ータバス１１→処理ユニツト４の経路を指定する
ことによつて、処理ユニツト３→処理ユニツト５
→処理ユニツト４のようにパイプライン処理でき
る。
を設け、プログラムによつて、処理ユニツト３→
データバス８→共通バス６→データバス１２→処
理ユニツト５→データバス１３→共通バス７→デ
ータバス１１→処理ユニツト４の経路を指定する
ことによつて、処理ユニツト３→処理ユニツト５
→処理ユニツト４のようにパイプライン処理でき
る。
このような従来の装置では、プログラムによつ
て経路指定できる利点があるが、処理ユニツトの
数が増加すると、それだけ共通バスの本数を増す
必要があり、装置規模が大きくなる欠点があつ
た。
て経路指定できる利点があるが、処理ユニツトの
数が増加すると、それだけ共通バスの本数を増す
必要があり、装置規模が大きくなる欠点があつ
た。
本発明の目的は、比較的簡単な構成により、信
号処理の経路を変更できるようにした信号処理装
置を提供することにある。
号処理の経路を変更できるようにした信号処理装
置を提供することにある。
このような目的を達成するために、本発明では
それぞれ処理ユニツトを有する処理モジユール間
を接続するバスラインとして双方向バスを使用
し、かつ、各処理モジユール内にバスラインの入
出力方向を切替える切替手段を設けたことに特徴
がある。
それぞれ処理ユニツトを有する処理モジユール間
を接続するバスラインとして双方向バスを使用
し、かつ、各処理モジユール内にバスラインの入
出力方向を切替える切替手段を設けたことに特徴
がある。
以下、本発明の実施例を図面により詳細に説明
する。
する。
第２図は本発明による信号処理装置での単位と
しての処理ユニツトを含む機能モジユールの一実
施例を示すものである。
しての処理ユニツトを含む機能モジユールの一実
施例を示すものである。
機能モジユール２０は、例えば、１枚のプリン
ト基板であり、入出力バスとして各機能モジユー
ルに共通とされた双方向のデータバス２１，２
２，２３，入力バス２４，出力バス２５および制
御バス２６を備えている。また、機能モジユール
２０内には、処理ユニツト２７とバス切替器２８
とが設けられている。この場合処理ユニツト２７
自体は高速信号処理を図るべく一般にランダムロ
ジツク構成とされ、これを含むモジユール全体と
しての機能はそのモジユールに固有として、ほぼ
固定化されたものとなつている。
ト基板であり、入出力バスとして各機能モジユー
ルに共通とされた双方向のデータバス２１，２
２，２３，入力バス２４，出力バス２５および制
御バス２６を備えている。また、機能モジユール
２０内には、処理ユニツト２７とバス切替器２８
とが設けられている。この場合処理ユニツト２７
自体は高速信号処理を図るべく一般にランダムロ
ジツク構成とされ、これを含むモジユール全体と
しての機能はそのモジユールに固有として、ほぼ
固定化されたものとなつている。
このような構成において、制御バス２６の信号
の一部により、バス切替器２８を制御し、処理ユ
ニツト２７への入出力バス２４，２５が外部への
入出力バスであるデータバス２１，２２のいずれ
に接続されるかを決めている。例えば、データバ
ス２１が入力に、データバス２２が出力に設定さ
れた場合、第３図（ａ）に示すように、外部から
の信号はデータバス２１、入力バス２４を通して
処理ユニツト２７に入力され、処理ユニツト２７
からの信号は出力バス２５、データバス２２を介
して外部へ出力される。また、データバス２１が
出力に、データバス２２が入力に設定された場
合、第３図（ｂ）に示すように、外部の信号は、
データバス２２、入力バス２４を通して処理ユニ
ツト２７に入力され、処理ユニツト２７の信号は
出力バス２５、データバス２１を介して外部へ出
力される。
の一部により、バス切替器２８を制御し、処理ユ
ニツト２７への入出力バス２４，２５が外部への
入出力バスであるデータバス２１，２２のいずれ
に接続されるかを決めている。例えば、データバ
ス２１が入力に、データバス２２が出力に設定さ
れた場合、第３図（ａ）に示すように、外部から
の信号はデータバス２１、入力バス２４を通して
処理ユニツト２７に入力され、処理ユニツト２７
からの信号は出力バス２５、データバス２２を介
して外部へ出力される。また、データバス２１が
出力に、データバス２２が入力に設定された場
合、第３図（ｂ）に示すように、外部の信号は、
データバス２２、入力バス２４を通して処理ユニ
ツト２７に入力され、処理ユニツト２７の信号は
出力バス２５、データバス２１を介して外部へ出
力される。
第４図は、第３図の機能モジユール２０を複数
個使用してパイプライン接続した例を示すもので
ある。
個使用してパイプライン接続した例を示すもので
ある。
図において、例えば、機能モジユール２０−１
が空間微分モジユール、機能モジユール２０−２
が雑音処理モジユール、機能モジユール２０−３
が傾斜（gradient）演算モジユール、機能モジユ
ール２０−４が頻度分演算モジユール、………と
し、各機能モジユールのバスラインの方向を切替
えてデータを機能モジユール２０−１→２０−２
→２０−３→２０−４→２０−５の順に流してパ
イプライン処理を行なわせる。
が空間微分モジユール、機能モジユール２０−２
が雑音処理モジユール、機能モジユール２０−３
が傾斜（gradient）演算モジユール、機能モジユ
ール２０−４が頻度分演算モジユール、………と
し、各機能モジユールのバスラインの方向を切替
えてデータを機能モジユール２０−１→２０−２
→２０−３→２０−４→２０−５の順に流してパ
イプライン処理を行なわせる。
また、機能モジユール２０−１〜２０−５のバ
ス間は、多芯ケーブル（図示省略）により一括接
続されている。
ス間は、多芯ケーブル（図示省略）により一括接
続されている。
このような構成において、例えば頻度分布演算
を行なう機能モジユール２０−４での処理を先に
行なう必要が生じた時は、すなわち、信号処理の
順序を変更する必要が生じた時は、機能モジユー
ル２０−１〜２０−５の並び変えと、バスライン
の方向切替えを行なうだけで、基本構成はまつた
く同じにすることができる。機能モジユール２０
−１〜２０−５の並び変えは、具体的には基板の
差し換えによつて行なわれるものである。
を行なう機能モジユール２０−４での処理を先に
行なう必要が生じた時は、すなわち、信号処理の
順序を変更する必要が生じた時は、機能モジユー
ル２０−１〜２０−５の並び変えと、バスライン
の方向切替えを行なうだけで、基本構成はまつた
く同じにすることができる。機能モジユール２０
−１〜２０−５の並び変えは、具体的には基板の
差し換えによつて行なわれるものである。
なお、バスラインとしては、第２図に示すよう
に、上述した以外に全ての機能モジユールにアク
セス可能なデータバス２３を設けるようにすれ
ば、さらに応用範囲を広げることができる。この
場合、バスの占有を、機能モジユールの１つ、ま
たは、第１図に示す主制御装置１が管理すること
により、機能モジユール間のバス占有の競合を避
けるようにすることができる。
に、上述した以外に全ての機能モジユールにアク
セス可能なデータバス２３を設けるようにすれ
ば、さらに応用範囲を広げることができる。この
場合、バスの占有を、機能モジユールの１つ、ま
たは、第１図に示す主制御装置１が管理すること
により、機能モジユール間のバス占有の競合を避
けるようにすることができる。
なお、上述した例では、画像処理のための装置
について説明したが、それに限定されるものでは
なく、各種の高速信号処理装置にも適用できるこ
とは言うまでもない。
について説明したが、それに限定されるものでは
なく、各種の高速信号処理装置にも適用できるこ
とは言うまでもない。
上述した実施例からも解るように、本発明によ
れば、双方向性のバスラインを使用し、それを切
替える手段を設けることにより、簡単な構成で信
号処理の経路を変更できる。
れば、双方向性のバスラインを使用し、それを切
替える手段を設けることにより、簡単な構成で信
号処理の経路を変更できる。
また、システムの機能増強が容易でビルデイン
グブロツク化ができ、拡張性に富んでいる。
グブロツク化ができ、拡張性に富んでいる。
第１図は従来の信号処理装置の構成図、第２図
は本発明による信号処理装置での単位としての機
能モジユールの一実施例の構成図、第３図ａおよ
びｂは本発明によるバスラインの方向切替えを説
明する図、第４図は第２図の機能モジユールを組
合せて本発明による信号処理装置を構成すること
を示す図である。 ２〜４……処理ユニツト、２０……機能モジユ
ール、２１〜２３……（双方向の）データバス、
２４……入力バス、２５……出力バス、２６……
制御バス、２７……バス切替器。
は本発明による信号処理装置での単位としての機
能モジユールの一実施例の構成図、第３図ａおよ
びｂは本発明によるバスラインの方向切替えを説
明する図、第４図は第２図の機能モジユールを組
合せて本発明による信号処理装置を構成すること
を示す図である。 ２〜４……処理ユニツト、２０……機能モジユ
ール、２１〜２３……（双方向の）データバス、
２４……入力バス、２５……出力バス、２６……
制御バス、２７……バス切替器。
Claims (1)
- １ 各々固有な処理機能を具備した、ランダムロ
ジツク構成処理ユニツトを内部に有する複数の処
理モジユールによつてパイプライン処理方式によ
りデータが処理されるべくなした信号処理装置で
あつて、複数の処理モジユール各々の位置並びは
処理順序に応じ他の処理モジユールとの間で置換
可とされ、かつ上記複数の処理モジユール間を接
続する２つの共通双方向データバスラインは、処
理モジユール各々の内部において該ラインの入出
力方向が切替手段により切替可とされてなる構成
を特徴とする信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16271781A JPS5864562A (ja) | 1981-10-14 | 1981-10-14 | 信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16271781A JPS5864562A (ja) | 1981-10-14 | 1981-10-14 | 信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5864562A JPS5864562A (ja) | 1983-04-16 |
| JPS6325383B2 true JPS6325383B2 (ja) | 1988-05-25 |
Family
ID=15759947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16271781A Granted JPS5864562A (ja) | 1981-10-14 | 1981-10-14 | 信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5864562A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59208649A (ja) * | 1983-05-12 | 1984-11-27 | Nec Corp | 演算処理装置 |
| JP2010033336A (ja) * | 2008-07-29 | 2010-02-12 | Fujitsu Ltd | 信号処理装置及び信号処理方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50105039A (ja) * | 1974-01-23 | 1975-08-19 | ||
| JPS51147149A (en) * | 1975-06-12 | 1976-12-17 | Yaskawa Electric Mfg Co Ltd | High speed data processor |
| JPS5456743A (en) * | 1977-09-19 | 1979-05-08 | Siemens Ag | Computer system |
| JPS5858672A (ja) * | 1981-07-24 | 1983-04-07 | テキサス・インストルメンツ・インコ−ポレ−テツド | 再構成可能集積回路 |
-
1981
- 1981-10-14 JP JP16271781A patent/JPS5864562A/ja active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50105039A (ja) * | 1974-01-23 | 1975-08-19 | ||
| JPS51147149A (en) * | 1975-06-12 | 1976-12-17 | Yaskawa Electric Mfg Co Ltd | High speed data processor |
| JPS5456743A (en) * | 1977-09-19 | 1979-05-08 | Siemens Ag | Computer system |
| JPS5858672A (ja) * | 1981-07-24 | 1983-04-07 | テキサス・インストルメンツ・インコ−ポレ−テツド | 再構成可能集積回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5864562A (ja) | 1983-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61141065A (ja) | 画像表示信号発生装置 | |
| CA2100700A1 (en) | Multi-Media Computer Architecture | |
| GB2156113A (en) | Microcomputer data processing systems permitting bus control by peripheral processing devices | |
| EP0015054A1 (en) | Bus connection systems | |
| JPS6325383B2 (ja) | ||
| EP0344677B1 (en) | Microprocessor system | |
| JPH02208704A (ja) | プログラマブルコントローラのｉ／ｏバス拡張装置 | |
| JPS63310031A (ja) | エラ−検出方式 | |
| US6434646B1 (en) | Signal distribution system and method based on bus arrangement | |
| JPH0540516A (ja) | Ｎｃ装置通信システム及びｎｃ装置 | |
| JP3086245B2 (ja) | 他系アクセス指定装置 | |
| JPH03211937A (ja) | 優先制御回路 | |
| JPS6095678A (ja) | マルチプロセツサシステム | |
| JPH02307150A (ja) | 分散アービトレーション方式 | |
| JPH096495A (ja) | バス接続制御システム | |
| JPH02204855A (ja) | マルチプロセッサ回路 | |
| JPH02139653A (ja) | バス占有制御方式 | |
| JPS62256155A (ja) | バス争奪方式 | |
| JPH04143846A (ja) | インターフェイス変換回路 | |
| JPH03136157A (ja) | アドレス設定装置 | |
| JPS63240660A (ja) | 複合コンピユ−タシステム | |
| JPH038001A (ja) | プログラマブル コントローラ | |
| JPH0340164A (ja) | 応答信号制御回路 | |
| JPH01292993A (ja) | ビル管理システム | |
| JPH02153436A (ja) | 二重化システムにおけるアドレス配置方式 |